KR20150072041A - 워드라인 구동 회로 - Google Patents

워드라인 구동 회로 Download PDF

Info

Publication number
KR20150072041A
KR20150072041A KR1020130159281A KR20130159281A KR20150072041A KR 20150072041 A KR20150072041 A KR 20150072041A KR 1020130159281 A KR1020130159281 A KR 1020130159281A KR 20130159281 A KR20130159281 A KR 20130159281A KR 20150072041 A KR20150072041 A KR 20150072041A
Authority
KR
South Korea
Prior art keywords
word line
pull
signal
transistor
driving signal
Prior art date
Application number
KR1020130159281A
Other languages
English (en)
Inventor
지성수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130159281A priority Critical patent/KR20150072041A/ko
Priority to US14/299,928 priority patent/US20150179243A1/en
Publication of KR20150072041A publication Critical patent/KR20150072041A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

워드라인 구동 회로는, 다수의 어드레스 정보신호에 응답해 제어 노드를 풀다운 구동하는 직렬 연결된 다수의 제1풀다운 트랜지스터; 상기 제어 노드의 활성화시에 워드라인 구동신호를 활성화하고, 워드라인 오프신호의 활성화시에 상기 워드라인 구동신호를 비활성화하는 구동신호 출력부; 상기 워드라인 구동신호의 비활성화시에 상기 제어 노드를 풀업 구동하기 위한 제1풀업 트랜지스터; 및 상기 제1풀업 트랜지스터로 유입되는 전류의 양을 제한하는 클램핑부를 포함할 수 있다.

Description

워드라인 구동 회로 {WORD LINE DRIVING CIRCUIT}
본 발명은 워드라인 구동 회로에 관한 것이다.
잘 알려진 바와 같이, 메모리 장치의 메모리 셀(cell)의 게이트는 워드라인에 의해 제어되는데, 이하 메모리 장치의 셀어레이에서의 워드라인과 비트라인의 구조에 대해 알아보기로 한다.
도 1은 종래의 메모리 장치의 셀어레이에서 워드라인 비트라인 및 메모리 셀의 구조를 나타내는 도면이다.
도 1을 참조하면, 셀어레이는 다수의 워드라인들(WL0-WLX)과 다수의 비트라인 쌍들(BL0/BLb0-BLN/BLbN)을 포함한다. 또한, 워드라인들(WL0-WLX)의 개수와 비트라인 쌍들(BL0/BLb0-BLN/BLbN)의 개수의 곱의 개수만큼의 메모리 셀들((X+1)*(N+1))을 포함한다. 각각의 메모리 셀들은 데이터를 저장하기 위한 캐패시터와 캐패시터와 비트라인의 접속을 제어하기 위한 트랜지스터들을 포함한다. 비트라인 센스앰프들(110_0-110_N)은 비트라인 쌍들(BL0/BLb0-BLN/BLbN)의 데이터를 증폭한다.
액티브 동작시에 워드라인들(WL0-WLX) 중 로우 어드레스에 의해 선택된 하나의 워드라인이 활성화되면, 활성화된 워드라인에 대응하는 메모리 셀들의 데이터가 비트라인 쌍들(BL0/BLb0-BLN/BLbN)로 전달된다(이를 차지 쉐어링(charge sharing)이라 한다). 그리고, 비트라인 쌍들(BL0/BLb0-BLN/BLbN)로 전달된 데이터는 비트라인 센스앰프들(110_0-110_N)에 의해 감지 증폭된다. 리드 동작시에 컬럼 어드레스에 의해 컬럼이 선택되면, 선택된 컬럼(선택된 컬럼은 다수개일 수 있음)에 대응하는 비트라인 센스앰프의 데이터가 메모리 장치 외부로 출력된다.
다수의 워드라인들(WL0-WLX) 중 어드레스에 의해 선택된 워드라인을 활성화하는 회로를 워드라인 구동 회로라고 하는데, 워드라인 구동 회로는 메모리 장치에서 가장 중요하며 많은 면적을 차지하는 회로들 중 하나이며, 워드라인 구동 회로의 설계를 최적화하는 것은 매우 중요한 이슈이다.
본 발명의 실시예들은, 많은 개수의 워드라인을 구동하면서도 오류 없이 동작하는 워드라인 구동회로를 제공한다.
본 발명의 일실시예에 따른 워드라인 구동회로는, 다수의 어드레스 정보신호에 응답해 제어 노드를 풀다운 구동하는 직렬 연결된 다수의 제1풀다운 트랜지스터; 상기 제어 노드의 활성화시에 워드라인 구동신호를 활성화하고, 워드라인 오프신호의 활성화시에 상기 워드라인 구동신호를 비활성화하는 구동신호 출력부; 상기 워드라인 구동신호의 비활성화시에 상기 제어 노드를 풀업 구동하기 위한 제1풀업 트랜지스터; 및 상기 제1풀업 트랜지스터로 유입되는 전류의 양을 제한하는 클램핑부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 워드라인 구동회로는, 다수의 제1어드레스 정보신호에 응답해 다수의 메인 워드라인 구동신호를 생성하는 다수의 메인 워드라인 제어부; 다수의 제2어드레스 정보신호에 응답해 다수의 로컬 워드라인 구동신호를 생성하는 다수의 로컬 워드라인 제어부; 및 상기 다수의 메인 워드라인 구동신호와 상기 다수의 로컬 워드라인 구동신호를 이용해 다수의 워드라인을 구동하는 다수의 워드라인 드라이버를 포함하고, 상기 다수의 메인 워드라인 제어부 각각은 상기 다수의 제1어드레스 정보신호에 응답해 제어 노드를 풀다운 구동하는 직렬 연결된 다수의 제1풀다운 트랜지스터; 상기 제어 노드의 활성화시에 메인 워드라인 구동신호를 활성화하고, 워드라인 오프신호의 활성화시에 상기 워드라인 구동신호를 비활성화하는 구동신호 출력부; 상기 메인 워드라인 구동신호의 비활성화시에 상기 제어 노드를 풀업 구동하기 위한 제1풀업 트랜지스터; 및 상기 제1풀업 트랜지스터로 유입되는 전류의 양을 제한하는 클램핑부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 워드라인 구동회로가 많은 개수의 워드라인을 구동하면서도 오류 없이 동작할 수 있다.
도 1은 종래의 메모리 장치의 셀어레이에서 워드라인 비트라인 및 메모리 셀의 구조를 나타내는 도면.
도 2는 본 발명의 일실시예에 따른 워드라인 구동 회로의 구성도.
도 3은 도 2의 메인 워드라인 제어부(210)의 일실시예 구성도.
도 4는 도 2의 로컬 워드라인 제어부(220)의 일실시예 구성도.
도 5는 도 2의 워드라인 드라이버(230)의 일실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2는 본 발명의 일실시예에 따른 워드라인 구동 회로의 구성도이다.
도 2를 참조하면, 워드라인 구동 회로는, 다수의 메인 워드라인 제어부(210), 다수의 로컬 워드라인 제어부(220), 및 다수의 워드라인 드라이버(230)를 포함할 수 있다.
다수의 메인 워드라인 제어부(210)는 다수의 메인 워드라인 구동신호(MWLB<0:511>)를 생성한다. 하나의 메인 워드라인 제어부가 하나의 메인 워드라인 구동신호를 생성하므로, 다수의 메인 워드라인 제어부(210)는 메인 워드라인 구동신호(MWLB<0:511>)의 개수만큼 구비될 수 있다. 예를 들어, 메인 워드라인 구동신호(MWLB<0:511>)의 개수가 512개라면 메인 워드라인 제어부(210)도 512개가 구비된다. 메인 워드라인 제어부들(210) 각각은 제1어드레스 정보 신호(BAX345<0:7>, BAX678<0:7>, BAX9AB<0:7>)에 응답해 메인 워드라인 구동신호(MWLB<0:511>)를 생성할 수 있다. 메인 워드라인 구동신호들(MWLB<0:511>) 중 제1어드레스 정보 신호(BAX345<0:7>, BAX678<0:7>, BAX9AB<0:7>)에 의해 선택된 1개의 메인 워드라인 구동신호가 활성화될 수 있다.
다수의 로컬 워드라인 제어부(220)는 다수의 로컬 워드라인 구동신호(FXB<0:7>)를 생성한다. 하나의 로컬 워드라인 제어부가 하나의 로컬 워드라인 제어부가 하나의 로컬 워드라인 구동신호를 생성하므로, 다수의 로컬 워드라인 제어부(220)는 로컬 워드라인 구동신호(FXB<0:7>)의 개수만큼 구비될 수 있다. 예를 들어, 로컬 워드라인 구동신호(FXB<0:7>)의 개수가 8개라면 로컬 워드라인 제어부(220)도 8개가 구비된다. 로컬 워드라인 제어부들(220) 각각은 제2어드레스 정보 신호(BAX0<0:1>, BAX12<0:3>)에 응답해 로컬 워드라인 구동신호(FXB<0:7>)를 생성할 수 있다. 로컬 워드라인 구동신호들(FXB<0:7>) 중 제2어드레스 정보 신호(BAX0<0:1>, BAX12<0:3>)에 의해 선택된 1개의 로컬 워드라인 구동신호가 활성화될 수 있다.
다수의 워드라인 드라이버(230)는 다수의 메인 워드라인 구동신호(MWLB>0:511>)와 다수의 로컬 워드라인 구동신호(FXB<0:7>)에 응답해 워드라인(WL<0:4095>)을 구동한다. 하나의 워드라인 드라이버가 하나의 워드라인을 구동하므로, 다수의 워드라인 드라이버(230)의 개수는 워드라인(WL<0:4095>)의 개수만큼 구비될 수 있다. 다수의 워드라인 드라이버(230) 각각은 서로 다른 조합의 메인 워드라인 구동신호(MWLB<0:511>)와 로컬 워드라인 구동신호(FXB<0:7>)를 입력받는다. 메인 워드라인 구동신호(MWLB<0:511>)가 512개이고 로컬 워드라인 구동신호(FXB<0:7>)가 8개인 경우에, 전체 조합은 512*8=4096개가 되고, 워드라인 드라이버(230)의 개수도 4096개가 될 수 있다.
메인 워드라인 제어부(210), 로컬 워드라인 제어부(220) 및 워드라인 드라이버(230)의 세부 구성 및 동작에 대해서는 도면과 함께 후술하기로 한다.
도 3은 도 2의 메인 워드라인 제어부(210)의 일실시예 구성도이다. 앞서, 메인 워드라인 제어부(210)는 메인 워드라인 구동신호(MWLB<0:11>)의 개수만큼 구비될 수 있다고 설명했는데, 도 3에서는 그 중 하나의 메인 워드라인 제어부의 구성에 대해 알아보기로 한다.
도 3을 참조하면, 메인 워드라인 제어부(210)는 다수의 제1풀다운 트랜지스터(311-313), 구동신호 출력부(320), 제1풀업 트랜지스터(330), 클램핑부(340), 제3풀업 트랜지스터(350), 제4풀업 트랜지스터(360) 및 활성화 트랜지스터(370)를 포함할 수 있다.
메인 워드라인 제어부(210)에서 풀업 전원으로 승압전압(VPP)이 사용되고, 풀다운 전원으로 음전압(VBBW)이 사용될 수 있다. 승압전압(VPP)과 음전압(VBBW)은 모두 메모리 장치 내부적으로 생성된 전압일 수 있으며, 승압전압(VPP)은 전원전압(VDD)보다도 높은 레벨을 가지며, 음전압(VBBW)은 접지전압(VSS)보다 낮은 레벨을 가질 수 있다. 승압전압(VPP)과 음전압(VBBW)은 워드라인(WL)의 스윙폭을 크게 하기 위해 사용되는데, 메인 워드라인 제어부(210)에서 사용되는 풀업 전원과 풀다운 전원이 꼭 이들(VPP, VBBW)에 한정되는 것이 아님은 당연하다.
활성화 트랜지스터(370)는 메인 워드라인 제어부(210)를 활성화/비활성화하기 위한 트랜지스터일 수 있다. 활성화 트랜지스터(370)는 디코더 활성화 신호(XDECEN)에 응답해서 온/오프되며, 활성화 트랜지스터(370)가 턴온된 동안에 메인 워드라인 제어부(210)가 활성화된다.
다수의 제1풀다운 트랜지스터(311-313)는 서로 직렬 연결되며, 다수의 제1어드레스 정보 신호(BAX345<0:7>, BAX678<0:7>, BAX9AB<0:7>)에 응답해 제어 노드(A)를 풀다운 구동한다. 제1풀다운 트랜지스터(311)는 8개의 신호들(BAX345<0:7>) 중 하나를 입력받으며, 제1풀다운 트랜지스터(312)는 8개의 신호들(BAX678<0:7>) 중 하나를 입력받으며, 제1풀다운 트랜지스터(313)는 8개의 신호들(BAX9AB<0:7>) 중 하나를 입력받을 수 있다. 전체 경우의 수는 8*8*8=512이며, 이는 메인 워드라인 제어부(210)의 개수와 일치한다. 즉, 512개의 메인 워드라인 제어부(210) 각각은 서로 다른 조합의 제1어드레스 정보 신호(BAX345<0:7>, BAX678<0:7>, BAX9AB<0:7>)를 입력받을 수 있다. 다수의 제1풀다운 트랜지스터(311-313)가 모두 턴온되는 경우에 제어 노드(A)가 '로우'로 구동되며, 제어 노드(A)의 '로우'로의 구동은 메인 워드라인 구동신호(MWLB<i>, i는 0 이상 511 이하의 정수)를 활성화할 수 있다.
제1어드레스 정보 신호(BAX345<0:7>, BAX678<0:7>, BAX9AB<0:7>) 중 신호들(BAX345<0:7>)은 3,4,5번 어드레스를 디코딩해 생성한 신호이며 3,4,5번 어드레스의 논리 값에 따라 신호들(BAX345<0:7>) 중 하나의 신호만이 '1'의 값을 가지고 나머지 신호들은 '0'의 값을 가질 수 있다. 신호들(BAX456<0:7>)은 4,5,6번 어드레스를 디코딩해 생성한 신호이며, 4,5,6번 어드레스의 논리 값에 따라 신호들(BAX456<0:7>) 중 하나의 신호만이 '1'의 값을 가지고 나머지 신호들은 '0'의 값을 가질 수 있다. 신호들(BAX9AB<0:7>)은 9,10,11번 어드레스를 디코딩해 생성한 신호이며 9,10,11번 어드레스의 논리 값에 따라 신호들(BAX9AB<0:7>) 중 하나의 신호만이 '1'의 값을 가지고 나머지 신호들은 '0'의 값을 가질 수 있다. 제1어드레스 정보 신호(BAX345<0:7>, BAX678<0:7>, BAX9AB<0:7>)가 이러하므로, 512개의 메인 워드라인 제어부(220) 중 모든 제1풀다운 트랜지스터(311-313)가 턴온되는(즉, 3개의 제1풀다운 트랜지스터(311-313)에 모두 '1'의 신호를 입력받는) 메인 워드라인 제어부는 1개가 존재할 수 있다. 따라서, 512개의 메인 워드라인 제어부(220) 중 1개의 메인 워드라인 제어부에서 제어 노드(A)가 '로우'로 구동되고 메인 워드라인 구동신호(MWLB<i>)가 활성화될 수 있다.
구동신호 출력부(320)는 제어 노드(A)가 '로우'로 활성화되면, 메인 워드라인 구동신호(MWLB<i>)를 '로우'로 활성화하고, 워드라인 오프신호(WLOFF)가 '하이'로 활성화되면 메인 워드라인 구동신호(MWLB<i>)를 '하이'로 비활성화할 수 있다. 구동신호 출력부(320)는 제2풀업 트랜지스터(321), 인버터(322), 제2풀다운 트랜지스터(323) 및 제3풀다운 트랜지스터(324)를 포함할 수 있다. 제어 노드(A)가 '로우'레벨인 경우에 제3풀업 트랜지스터(321)가 턴온되어 예비 구동신호(B)가 '하이'레벨이 되며, 인버터(322)에 의해 예비 구동신호(B)가 반전되어 메인 워드라인 구동신호(MWLB<i>)가 '로우'로 활성화된다. 한편, 워드라인 오프신호(WLOFF)가 '하이'레벨로 활성화되면, 제3풀다운 트랜지스터(324)가 턴온되어 예비 구동신호(B)가 '로우'레벨이 되며 인버터(322)에 의해 메인 워드라인 구동신호(MWLB<i>)가 '하이'로 비활성화될 수 있다. 한편, 메인 워드라인 구동신호(MWLB<i>)가 '하이'로 비활성화되면, 제2풀다운 트랜지스터(323)가 턴온되어 메인 워드라인 구동신호(MWLB<i>)가 비활성화된 상태를 유지할 수 있다.
제1풀업 트랜지스터(330)는 예비 구동신호(B)가 '로우'레벨인 동안에, 즉 메인 워드라인 구동신호(MWLB<i>)가 '하이'레벨로 비활성화된 동안에, 턴온되어 제어 노드(A)를 '하이'레벨로 구동할 수 있다.
클램핑부(340)는 제1풀업 트랜지스터(330)로 유입되는 전류의 양을 제한할 수 있다. 클램핑부(340)는 접지전압(VSS)을 입력받는 PMOS 트랜지스터일 수 있다. 물론, 제1풀업 트랜지스터(330)로 유입되는 전류의 양을 제한할 수만 있다면, 클램핑부(340)는 이와 다르게 설계될 수도 있다. 클램핑부(340)가 사용되는 이유는 다음과 같다. 메인 워드라인 구동신호(MWLB<i>)가 활성화되기 위해서는 제어 노드(A)가 '로우'로 구동되어야 한다. 제어 노드(A)가 '로우'로 구동되기 위해서는 다수의 제1트랜지스터들(311-313)의 풀다운 구동력이 제1풀업 트랜지스터(330)의 풀업 구동력보다 강해야 한다. 그런데, 워드라인의 개수가 늘어나는 경향에 따라 직렬로 연결되는 제1풀다운 트랜지스터(311-313)의 개수가 늘어나고 있다. 따라서, 다수의 제1풀다운 트랜지스터들(311-313)의 구동력이 약해지므로, 이에 따라 제1풀업 트랜지스터(330)의 구동력도 약하게 할 필요가 있으며, 이러한 필요에 의해 클램핑부(340)가 구비된다. 즉, 클램핑부(340)의 구비에 의해 직렬로 연결되는 제1풀다운 트랜지스터들(311-313)의 개수가 늘어나더라도 제1풀업 트랜지스터(330)와 제1풀다운 트랜지스터들(311-313) 간의 구동력에 균형을 가져올 수 있다.
제3풀업 트랜지스터(350)와 제4풀업 트랜지스터(360)는 워드라인 오프신호(WLOFF)의 활성화에 응답해, 메인 워드라인 구동신호(MWLB<i>)가 비활성화되는 것을 돕기 위한 구성일 수 있다. 제3풀업 트랜지스터(350)는 워드라인 오프신호(WLOFF)의 활성화시에 제어 노드(A)를 '하이'로 구동하며, 제4풀업 트랜지스터(360)는 제1풀다운 트랜지스터들(311-313) 간의 연결 노드들 중 적어도 하나를 '하이'로 구동할 수 있다.
도 4는 도 2의 로컬 워드라인 제어부(220)의 일실시예 구성도이다. 앞서, 로컬 워드라인 제어부(220)는 로컬 워드라인 구동신호(FXB<0:7>)의 개수만큼 구비될 수 있다고 설명했는데, 도 4에서는 그 중 하나의 로컬 워드라인 제어부의 구성에 대해 알아보기로 한다.
도 4를 참조하면, 로컬 워드라인 제어부(220)는 다수의 제3풀다운 트랜지스터(411-412), 구동신호 출력부(420), 제5풀업 트랜지스터(430), 제7풀업 트랜지스터(450), 제8풀업 트랜지스터(460) 및 활성화 트랜지스터(470)를 포함할 수 있다.
제2어드레스 정보신호 중 신호들(BAX0<0:1>, BAX12<0:3>) 중 신호들(BAX0<0:1>)은 0번 어드레스를 디코딩해 생성한 신호이며 0번 어드레스의 논리값에 따라 2개의 신호(BAX0<0:1>) 중 하나의 신호가 '1'의 값을 가질 수 있다. 신호들(BAX12<0:3>)은 1,2번 어드레스를 디코딩해 생성한 신호이며, 1,2번 어드레스의 논리값에 따라 신호들(BAX12<0:3>) 중 하나의 신호만이 '1'의 값을 가지고 나머지 신호들은 '0'의 값을 가질 수 있다.
로컬 워드라인 제어부(220)의 제3풀다운 트랜지스터들(411-412)은 메인 워드라인 제어부(210)의 제1풀다운 트랜지스터들(311-313)에 대응한다. 마찬가지로, 구동신호 출력부(420)는 구동신호 출력부에, 제5풀업 트랜지스터(430)는 제1풀업 트랜지스터(330)에, 제7풀업 트랜지스터(450)는 제3풀업 트랜지스터(350)에, 제8풀업 트랜지스터(460)는 제4풀업 트랜지스터(360)에, 활성화 트랜지스터(470)는 활성화 트랜지스터(370)에 대응한다.
차이점이 있다면, 제3풀다운 트랜지스터들(411-412)의 개수가 제1풀다운 트랜지스터들(311-313)의 개수보다 적다는 것인데, 이는 로컬 워드라인 제어신호(FXB<0:7>)의 개수가 메인 워드라인 제어신호(MWLB<0:511>)의 개수보다 작기 때문이다. 또한, 로컬 워드라인 제어부(220)에서는 클램핑부(340)가 사용되지 않았는데, 이는 직렬로 연결된 제3풀다운 트랜지스터들(411-412)의 개수가 많지 않으므로 제3풀다운 트랜지스터들(411-412)이 충분한 풀다운 구동력을 가질 수 있기 때문이다. 또한, 로컬 워드라인 제어부(220)는 메인 워드라인 제어부(210)보다 적은 개수만 구비되면 되므로, 제3풀다운 트랜지스터들(411-412_을 큰 사이즈로 설계하는 것이 용이하므로, 로컬 워드라인 제어부(220)에서 클램핑부(340)의 필요성은 더 적어진다. 물론, 로컬 워드라인 제어부(220)가 클램핑부(340)를 포함하도록 설계될 수도 있음은 당연하다.
로컬 워드라인 제어부(220)는 제2어드레스 정보신호들(BAX0<0:1>, BAX12<0:3>)에 의해 로컬 워드라인 구동신호(FXB<j>, j는 0 이상 7 이하의 정수)가 구동되도록 선택되는 경우에, 로컬 워드라인 구동신호(FXB<j>)를 '로우'로 활성화하고, 워드라인 오프신호(WLOFF)의 활성화에 응답해 로컬 워드라인 구동신호(FXB<j>)를 '하이'로 비활성화할 수 있다. 로컬 워드라인 구동신호들(FXB<0:7>) 중 제2어드레스 정보신호들(BAX0<0:1>, BAX12<0:3>)에 의해 선택되어 활성화되는 신호는 1개이다. 참고로, 로컬 워드라인 구동신호(FXB<0:7>)는 파이액스 구동신호라 불리기도 한다.
도 5는 도 2의 워드라인 드라이버(230)의 일실시예 구성도이다. 앞서, 워드라인 드라이버(230)가 워드라인(WL<0:4095)의 개수만큼 구비될 수 있다고 설명했는데, 도 5에서는 그 중 하나의 워드라인 드라이버의 구성에 대해 알아보기로 한다.
도 5를 참조하면, 워드라인 드라이버(230)는 2개의 인버터(510, 520)와 트랜지스터(530)를 포함할 수 있다.
인버터(510)는 로컬 워드라인 구동신호(FXB<j>)를 반전해 출력할 수 있다. 로컬 워드라인 구동신호(FXB<j>)가 '로우'로 활성화되어 있는 경우에 인버터(510)의 출력신호(FX<j>)는 풀업 전원(VPP)의 레벨을 가지며, 로컬 워드라인 구동신호(FXB<j>)가 '하이'로 비활성화되어 있는 경우에 인버터(510)의 출력신호(FX<j>)는 풀다운 전원(VBBW)의 레벨을 가질 수 있다.
인버터(520)는 메인 워드라인 구동신호(MWLB<i>)를 입력받으며, 메인 워드라인 구동신호(MWLB<i>)가 '로우'로 활성화된 경우에는 인버터(510)의 출력신호(FX<j>)를 워드라인(WL<k>, k는 0 이상 4095 이하의 정수)으로 구동할 수 있다. 결국, 워드라인(WL<k>)이 '하이'로 활성화되기 위해서는 메인 워드라인 구동신호(MWLB<i>)가 '로우'로 활성화되고, 로컬 워드라인 구동신호(FXB<j>)가 '로우'로 활성화되어야 한다. 메인 워드라인 구동신호(MWLB<i>)가 '하이'로 비활성화된 경우에는 인버터(520)에 의해 워드라인(WL<k>)이 '로우'로 비활성화될 수 있다.
트랜지스터(530)는 로컬 워드라인 구동신호(FXB<j>)가 '하이'로 비활성화된 경우에 워드라인(WL<k>)을 '로우'로 구동할 수 있다.
워드라인(WL<k>)은 메인 워드라인 구동신호(MWLB<i>)와의 구별을 위해 서브 워드라인이라고 불리기도 한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
210: 메인 워드라인 제어부 220: 로컬 워드라인 제어부
230: 워드라인 드라이버

Claims (14)

  1. 다수의 어드레스 정보신호에 응답해 제어 노드를 풀다운 구동하는 직렬 연결된 다수의 제1풀다운 트랜지스터;
    상기 제어 노드의 활성화시에 워드라인 구동신호를 활성화하고, 워드라인 오프신호의 활성화시에 상기 워드라인 구동신호를 비활성화하는 구동신호 출력부;
    상기 워드라인 구동신호의 비활성화시에 상기 제어 노드를 풀업 구동하기 위한 제1풀업 트랜지스터; 및
    상기 제1풀업 트랜지스터로 유입되는 전류의 양을 제한하는 클램핑부
    를 포함하는 워드라인 구동 회로.
  2. 제 1항에 있어서,
    상기 구동신호 출력부는
    상기 제어 노드에 응답해 예비 구동신호를 풀업 구동하는 제2풀업 트랜지스터;
    상기 예비 구동신호에 응답해 상기 워드라인 구동신호를 생성하는 인버터;
    상기 워드라인 구동신호에 응답해 상기 예비 구동신호를 풀다운 구동하는 제2풀다운 트랜지스터; 및
    상기 워드라인 오프신호에 응답해 상기 예비 구동신호를 풀다운 구동하는 제3풀다운 트랜지스터를 포함하는
    워드라인 구동 회로.
  3. 제 1항에 있어서,
    상기 워드라인 오프신호에 응답해 상기 제어 노드를 풀업 구동하는 제3풀업 트랜지스터
    를 더 포함하는 워드라인 구동 회로.
  4. 제 3항에 있어서,
    상기 워드라인 오프신호에 응답해 상기 다수의 제1풀다운 트랜지스터 간의 연결 노드들 중 적어도 하나를 풀업 구동하는 제4풀업 트랜지스터
    를 더 포함하는 워드라인 구동 회로.
  5. 제 1항에 있어서,
    상기 다수의 어드레스 정보신호에 의해 상기 워드라인 구동신호가 활성화되도록 선택된 경우에, 상기 다수의 제1풀다운 트랜지스터는 모두 턴온되어 상기 제어 노드를 풀다운 구동하는
    워드라인 구동 회로.
  6. 제 1항에 있어서,
    상기 워드라인 구동신호는 메인 워드라인 구동신호인
    워드라인 구동 회로.
  7. 제 1항에 있어서,
    상기 워드라인 구동신호는 로컬 워드라인 구동신호인
    워드라인 구동 회로.
  8. 다수의 제1어드레스 정보신호에 응답해 다수의 메인 워드라인 구동신호를 생성하는 다수의 메인 워드라인 제어부;
    다수의 제2어드레스 정보신호에 응답해 다수의 로컬 워드라인 구동신호를 생성하는 다수의 로컬 워드라인 제어부; 및
    상기 다수의 메인 워드라인 구동신호와 상기 다수의 로컬 워드라인 구동신호를 이용해 다수의 워드라인을 구동하는 다수의 워드라인 드라이버를 포함하고,
    상기 다수의 메인 워드라인 제어부 각각은
    상기 다수의 제1어드레스 정보신호에 응답해 제어 노드를 풀다운 구동하는 직렬 연결된 다수의 제1풀다운 트랜지스터;
    상기 제어 노드의 활성화시에 메인 워드라인 구동신호를 활성화하고, 워드라인 오프신호의 활성화시에 상기 워드라인 구동신호를 비활성화하는 구동신호 출력부;
    상기 메인 워드라인 구동신호의 비활성화시에 상기 제어 노드를 풀업 구동하기 위한 제1풀업 트랜지스터; 및
    상기 제1풀업 트랜지스터로 유입되는 전류의 양을 제한하는 클램핑부를 포함하는
    워드라인 구동 회로.
  9. 제 8항에 있어서,
    상기 구동신호 출력부는
    상기 제어 노드에 응답해 예비 구동신호를 풀업 구동하는 제2풀업 트랜지스터;
    상기 예비 구동신호에 응답해 상기 메인 워드라인 구동신호를 생성하는 인버터;
    상기 메인 워드라인 구동신호에 응답해 상기 예비 구동신호를 풀다운 구동하는 제2풀다운 트랜지스터; 및
    상기 워드라인 오프신호에 응답해 상기 예비 구동신호를 풀다운 구동하는 제3풀다운 트랜지스터를 포함하는
    워드라인 구동 회로.
  10. 제 8항에 있어서,
    상기 메인 워드라인 제어부 각각은
    상기 워드라인 오프신호에 응답해 상기 제어 노드를 풀업 구동하는 제3풀업 트랜지스터를 더 포함하는
    워드라인 구동 회로.
  11. 제 10항에 있어서,
    상기 메인 워드라인 제어부 각각은
    상기 워드라인 오프신호에 응답해 상기 다수의 제1풀다운 트랜지스터 간의 연결 노드들 중 적어도 하나를 풀업 구동하는 제4풀업 트랜지스터를 더 포함하는
    워드라인 구동 회로.
  12. 제 8항에 있어서,
    상기 다수의 워드라인 중 상기 다수의 제1어드레스 정보신호와 상기 다수의 제2어드레스 정보신호에 의해 선택된 워드라인이 활성화되는
    워드라인 구동 회로.
  13. 제 8항에 있어서
    상기 다수의 로컬 워드라인 제어부 각각은
    상기 다수의 제2어드레스 정보신호에 응답해 제어 노드를 풀다운 구동하는 직렬 연결된 다수의 제3풀다운 트랜지스터;
    상기 제어 노드의 활성화시에 로컬 워드라인 구동신호를 활성화하고, 워드라인 오프신호의 활성화시에 상기 로컬 워드라인 구동신호를 비활성화하는 구동신호 출력부; 및
    상기 메인 워드라인 구동신호의 비활성화시에 상기 제어 노드를 풀업 구동하기 위한 제5풀업 트랜지스터를 포함하는
    워드라인 구동 회로.
  14. 제 13항에 있어서,
    상기 다수의 로컬 워드라인 제어부 각각은
    상기 제5풀업 트랜지스터로 유입되는 전류의 양을 제한하는 클램핑부를 더 포함하는
    워드라인 구동 회로.
KR1020130159281A 2013-12-19 2013-12-19 워드라인 구동 회로 KR20150072041A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130159281A KR20150072041A (ko) 2013-12-19 2013-12-19 워드라인 구동 회로
US14/299,928 US20150179243A1 (en) 2013-12-19 2014-06-09 Word line driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130159281A KR20150072041A (ko) 2013-12-19 2013-12-19 워드라인 구동 회로

Publications (1)

Publication Number Publication Date
KR20150072041A true KR20150072041A (ko) 2015-06-29

Family

ID=53400734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130159281A KR20150072041A (ko) 2013-12-19 2013-12-19 워드라인 구동 회로

Country Status (2)

Country Link
US (1) US20150179243A1 (ko)
KR (1) KR20150072041A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20153235A1 (it) * 2015-08-26 2017-02-26 St Microelectronics Srl Decodificatore di riga per un dispositivo di memoria non volatile e relativo dispositivo di memoria non volatile
CN108573724A (zh) * 2017-03-13 2018-09-25 旺宏电子股份有限公司 存储器装置、字线译码器及存储器装置的操作方法
KR20220060381A (ko) * 2020-11-04 2022-05-11 삼성전자주식회사 집적회로 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7313050B2 (en) * 2006-04-18 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Word-line driver for memory devices
KR100967102B1 (ko) * 2008-06-30 2010-07-01 주식회사 하이닉스반도체 반도체 메모리 장치
KR101858243B1 (ko) * 2011-12-09 2018-06-28 에스케이하이닉스 주식회사 버퍼회로 및 이를 이용한 워드라인 드라이버

Also Published As

Publication number Publication date
US20150179243A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
JP4993912B2 (ja) 半導体メモリ素子及び半導体メモリ素子のビットライン感知増幅器の駆動方法
US7196965B2 (en) Over driving control signal generator in semiconductor memory device
US7298660B2 (en) Bit line sense amplifier control circuit
KR20040013727A (ko) 불휘발성 강유전체 메모리 장치의 셀 어레이와, 그의 구동장치 및 방법
KR102280872B1 (ko) 기록 보조 전압 부스트를 이용하는 메모리 회로
US7567469B2 (en) Over driving pulse generator
KR101974115B1 (ko) 라인 셀프 부스팅 스킴을 가진 반도체 장치
JP2004134058A (ja) メモリ装置
KR20150072041A (ko) 워드라인 구동 회로
US9013914B2 (en) Semiconductor memory device and method for controlling semiconductor memory device
KR20110025487A (ko) 반도체 메모리 장치
US7894279B2 (en) Semiconductor storage device comprising reference cell discharge operation load reduction
KR100876807B1 (ko) 반도체 메모리 장치
US9437283B2 (en) Semiconductor storage device
KR100492799B1 (ko) 강유전체 메모리 장치
JP4028840B2 (ja) 半導体読み出し回路
KR20190006346A (ko) 반도체 장치
EP2948955B1 (en) Low power static random access memory
JP4008906B2 (ja) 半導体記憶装置
KR100876900B1 (ko) 센스 앰프와 그의 구동 방법
EP1132923B1 (en) Bit line sense circuit and method for dynamic random access memories
US11935588B2 (en) Memory device, and method for driving memory
KR101732073B1 (ko) 읽기 보조 회로, 정적 랜덤 액세스 메모리, 및 그 제어 방법
KR100693782B1 (ko) 센스앰프 드라이버
KR100734321B1 (ko) 반도체 메모리 장치 및 이의 구동방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid