CN102157196B

CN102157196B - 基于自参考反相器的1t1r型阻变存储器及其读写方法

Info

Publication number: CN102157196B
Application number: CN201010598105.3A
Authority: CN
Inventors: 贾泽; 徐建龙; 王林凯; 任天令
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2010-12-15
Filing date: 2010-12-15
Publication date: 2014-07-23
Anticipated expiration: 2030-12-15
Also published as: CN102157196A

Abstract

一种基于自参考反相器的ITIR型阻变存储器及其读写方法，通过设计此自参考读出反相器的一系列性能指标使得其能够正确实现数据分辨，从而完成读操作，大大优化了器件的可靠性、面积及功耗等性能。

Description

基于自参考反相器的1T1R型阻变存储器及其读写方法

技术领域

本发明涉及一种存储单元技术领域，具体涉及一种基于自参考反相器的1T1R型阻变存储器及其读写方法。

背景技术

阻变存储器是一种具有希望成为下一代主流存储设备的新型非挥发存储器件，它利用阻变材料的电阻值可在高阻态和低阻态之间实现可逆转换作为基本原理并作为记忆的方式，其1T1R型单元结构代表了高密度阻变存储器的设计方向。

目前，在阻变存储器的研究及电路设计中，参考信号产生单元的设计是一较大问题，主要考虑的是阻变参考单元的疲劳性，以及器件工作的可靠性、单元面积、功耗等性能会降低。若是能从电路设计上及工作原理上省略掉参考信号产生电路，则阻变参考单元易疲劳导致的问题将全部忽略，且器件可靠性、单元面积及功耗等性能指标会得到很好的优化，但是目前还没有这样的技术可以省略掉参考信号产生电路来实现数据分辨。

发明内容

为了克服上述现有技术存在的不足，本发明的目的在于提供一种基于自参考反相器的1T1R型阻变存储器及其读写方法，通过设计此自参考读出反相器的一系列性能指标使得其能够正确实现数据分辨，从而完成读操作，大大优化了器件的可靠性、面积及功耗等性能。

为了达到上述目的，本发明所采用的技术方案是：

一种基于自参考反相器的1T1R型阻变存储器，该自参考读出反相器的1T1R型阻变存储器包括n行m列1T1R型阻变存储阵列，该n行m列1T1R型阻变存储阵列由n×m个第i行第j列1T1R型阻变存储单元1T1R_cell_ij构成,1T1R型阻变存储阵列的第i行1T1R型阻变存储单元1T1R_cell_{i(0.。。m-1)}同第i行字线WLi及第i行源线SL_i相连接，1T1R型阻变存储阵列的第j列阻变存储单元1T1R_cell_(0…n-1)j通过第j列位线BL_j连接至第j列读出电路，所述的所有读出电路都同读出电路使能信号Read_en及自参考读出反相器使能信号SEL相连接，其中i＝0….n-1，j＝0….m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。

所述的第i行第j列1T1R型阻变存储单元1T1R_cell_ij包括第i行第j列阻变元件R_ij，该第i行第j列阻变元件R_ij的一端和对应的第i行第j列NMOS管M_ij的漏极相连接，而第i行第j列阻变元件R_ij的另一端和对应的第j列位线BL_j连接，第i行第j列阻变元件R_ij的两端、第i行第j列NMOS管M_ij的栅极和第i行字线WL_i相连接，第i行第j列NMOS管M_ij的源极和第i行源线SL_i相连接，其中i＝0….n-1，j＝0….m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。

所述的第j列读出电路包括通过对应的第j列位线BL_j相连接的传输门T_j0、恒定电流源I_j0以及第j列自参考读出反相器inv_j0，读出电路使能信号Read_en连接至传输门T_j0的控制端，传输门T_j0的输入端和输出端分别同第j列位线BL_j和第j列恒流源I_j0相连接，其中j＝0….m-1，j表示1T1R型阻变存储单元的列号，m为1T1R型阻变存储阵列的列数。

所述的第j列自参考读出反相器inv_j0包括源极接至电源V_{DD_inv}的j列第二PMOS管N_j3，j列第二PMOS管N_j3的栅极和反相的反相器使能信号相连接，j列第二PMOS管N_j3的漏极和j列第一PMOS管N_j1的源极相连接构成输出信号OUTPUT，j列第一PMOS管N_j1的漏极和j列第一NMOS管N_j0的漏极相连接，j列第一PMOS管N_j1的栅极、j列第一NMOS管N_j0的栅极以及第j列位线BL_j相连接，j列第一NMOS管N_j0的源极和j列第二NMOS管N_j2的漏极相连接，j列第二NMOS管N_j2的栅极和反相器使能信号SEL相连接，j列第二NMOS管N_j2的源极接地,其中j＝0….m-1，j表示1T1R型阻变存储单元的列号，m为1T1R型阻变存储阵列的列数。

所述的基于自参考反相器的1T1R型阻变存储器的写实现方法为首先将预设的连续时间段顺序分为第一写时间段T₀₀、第二写时间段T₀₁以及第三写时间段T₀₂，然后在预设的第一写时间段T₀₀阶段设置所有的第i行字线WL_i、读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平；而在第二写时间段T₀₁阶段，将进行写操作单元对应的第i行字线WL_i升高至高电平，当需要写入数据“1”时，将进行写操作单元对应的第j列位线BL_j接高电平和相应的第i行源线SL_i接低电平则写入该数据“1”，当需要写入数据“0”时，将进行写操作单元对应的第j列位线BL_j接低电平和相应的第i行源线SL_i接高电平则写入该数据“0”；最后在第三写时间段T₀₂阶段设置字线WL_i、位线BL_i、源线SL_i读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平，结束写操作，其中i＝0….n-1，j＝0….m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。

所述的基于自参考反相器的1T1R型阻变存储器的读实现方法为三值型读操作，先将预设的连续时间段顺序分为第一读时间段T₁₀、第二读时间段T₁₁以及第三读时间段T₁₂，然后在第一读时间段T₁₀将进行读操作单元对应的第i行字线WL_i、读出电路使能信号Read_en及自参考读出反相器使能信号SEL设置为低电平；而在第二读时间段T₁₁，将进行读操作单元对应的第i行字线WL_i和读出电路使能信号Read_en升高至高电平，随即启动对应的第j列恒流源I_j0，并将自参考读出反相器使能信号SEL设置为高电平，让对应的第j列自参考读出反相器inv_j0进行使能操作，这样就在输出信号OUTPUT处执行读操作；最后在第三写时间段T₀₂阶段设置进行读操作单元对应的第i行字线WL_i、源线SL_i、位线BL_i、读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平，结束读操作，其中i＝0….n-1，j＝0….m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。

通过设计此自参考读出反相器的一系列性能指标使得其能够正确实现数据分辨，从而完成读操作，大大优化了器件的可靠性、面积及功耗等性能。

附图说明

图1为本发明的基于自参考读出反相器的1T1R型阻变存储器的原理架构图。

图2为本发明的第i行第j列1T1R型阻变存储单元1T1R_cell_ij和读出电路的具体实现图。

图3为本发明的基于自参考读出反相器的1T1R型阻变存储器的写操作时序图。

图4为本发明的基于自参考读出反相器的1T1R型阻变存储器的读操作时序图。

具体实施方式

下面结合附图和实施例对本发明作更详细的说明。

如图1所示，基于自参考读出反相器的1T1R型阻变存储器，该自参考读出反相器的1T1R型阻变存储器包括n行m列1T1R型阻变存储阵列，该n行m列1T1R型阻变存储阵列由n×m个第i行第j列1T1R型阻变存储单元1T1R_cell_ij构成,1T1R型阻变存储阵列的第i行1T1R型阻变存储单元1T1R_cell_{i(0.。。m-1)}同第i行字线WL_i及第i行源线SL_i相连接，1T1R型阻变存储阵列的第j列阻变存储单元1T1R_cell_(0…n-1)j通过第j列位线BL_j连接至第j列读出电路，所述的所有读出电路都同读出电路使能信号Read_en及自参考读出反相器使能信号SEL相连接，其中i＝0….n-1，j＝0….m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。

如图2所示，所述的第i行第j列1T1R型阻变存储单元1T1R_cell_ij包括第i行第j列阻变元件R_ij，该第i行第j列阻变元件R_ij的一端和对应的第i行第j列NMOS管M_ij的漏极相连接，而第i行第j列阻变元件R_ij的另一端和对应的第j列位线BL_j连接，第i行第j列阻变元件R_ij的两端、第i行第j列NMOS管M_ij的栅极和第i行字线WL_i相连接，第i行第j列NMOS管M_ij的源极和第i行源线SL_i相连接，其中i＝0….n-1，j＝0….m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。所述的第j列读出电路包括通过对应的第j列位线BL_j相连接的传输门T_j0、恒定电流源I_j0以及第j列自参考读出反相器inv_j0，读出电路使能信号Read_en连接至传输门T_j0的控制端，传输门T_j0的输入端和输出端分别同第j列位线BL_j和第j列恒流源I_j0相连接，其中j＝0….m-1，j表示1T1R型阻变存储单元的列号，m为1T1R型阻变存储阵列的列数。所述的第j列自参考读出反相器inv_j0包括源极接至电源V_DD__inv的j列第二PMOS管N_j3，j二PMOS管N_j3的栅极和反相的反相器使能信号SEL相连接，j列第二PMOS管N_j3的漏极和j列第一PMOS管N_j1的源极相连接构成输出信号OUTPUT，j列第一PMOS管N_j1的漏极和j列第一NMOS管N_j0的漏极相连接，j列第一PMOS管N_j1的栅极、j列第一NMOS管N_j0的栅极以及第j列位线BL_j相连接，j列第一NMOS管N_j0的源极和j列第二NMOS管N_j2的漏极相连接，j列第二NMOS管N_j2的栅极和反相器使能信号SEL相连接，j列第二NMOS管N_j2的源极接地,其中j＝0….m-1，j表示1T1R型阻变存储单元的列号，m为1T1R型阻变存储阵列的列数。

如图3所示，所述的基于自参考读出反相器的1T1R型阻变存储器的写实现方法为首先将预设的连续时间段顺序分为第一写时间段T₀₀、第二写时间段T₀₁以及第三写时间段T₀₂，然后在预设的第一写时间段T₀₀阶段设置所有的第i行字线WL_i、读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平；而在第二写时间段T₀₁阶段，将进行写操作单元对应的第i行字线WL_i升高至高电平，当需要写入数据“1”时，将进行写操作单元对应的第j列位线BL_j接高电平和相应的第i行源线SL_i接低电平则写入该数据“1”，当需要写入数据“0”时，将进行写操作单元对应的第j列位线BL_j接低电平和相应的第i行源线SL_i接高电平则写入该数据“0”；最后在第三写时间段T₀₂阶段设置字线WL_i、位线BL_i、源线SL_i、读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平，结束写操作，其中i＝0….n-1，j＝0….m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。

如图4所示，所述的基于自参考读出反相器的1T1R型阻变存储器的读实现方法为三值型读操作，先将预设的连续时间段顺序分为第一读时间段T₁₀、第二读时间段T₁₁以及第三读时间段T₁₂，然后在第一读时间段T₁₀将进行读操作单元对应的第i行字线WL_i、读出电路使能信号Read_en及自参考读出反相器使能信号SEL设置为低电平；而在第二读时间段T₁₁，将所有的第i行字线WL_i和读出电路使能信号Read_en升高至高电平，随即启动进行读操作单元所对应的第j列恒流源I_j0，并将自参考读出反相器使能信号SEL设置为高电平，让相应的第j列自参考读出反相器inv_j0进行使能操作，这样就在输出信号OUTPUT处执行读操作；最后在第三写时间段T₀₂阶段设置字线WL_i、位线BL_i、源线SL_i、读出电路使能信号Read_en及自参考读出反相器使能信号SEL为低电平，结束读操作，其中i＝0….n-1，j＝0….m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。

Claims

1.基于自参考反相器的1T1R型阻变存储器的写实现方法，该自参考反相器的1T1R型阻变存储器包括n行m列1T1R型阻变存储阵列，该n行m列1T1R型阻变存储阵列由n×m个第i行第j列1T1R型阻变存储单元1T1R_cell_ij构成，1T1R型阻变存储阵列的第i行1T1R型阻变存储单元1T1R_cell_{i(0，…，m-1)}同第i行字线WL_i及第i行源线SL_i相连接，1T1R型阻变存储阵列的第j列阻变存储单元1T1R_cell_{(0，…，n-1)j}通过第j列位线BL_j连接至第j列读出电路，所有的所述读出电路都同读出电路使能信号Read_en及自参考反相器使能信号SEL相连接，其中i＝0，…，n-1，j＝0，…，m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数；

所述的第i行第j列1T1R型阻变存储单元1T1R_cell_ij包括第i行第j列阻变元件R_ij，该第i行第j列阻变元件R_ij的一端和对应的第i行第j列NMOS管M_ij的漏极相连接，而第i行第j列阻变元件R_ij的另一端和对应的第j列位线BL_j连接，第i行第j列阻变元件R_ij的两端、第i行第j列NMOS管M_ij的栅极和第i行字线WL_i相连接，第i行第j列NMOS管M_ij的源极和第i行源线SL_i相连接，其中i＝0，…，n-1，j＝0，…，m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数；

所述的第j列读出电路包括通过对应的第j列位线BL_j相连接的传输门T_j0、恒定电流源I_j0以及第j列自参考反相器inv_j0，读出电路使能信号Read_en连接至传输门T_j0的控制端，传输门T_j0的输入端和输出端分别同第j列位线BL_j和第j列恒流源I_j0相连接，其中j＝0，…，m-1，j表示1T1R型阻变存储单元的列号，m为1T1R型阻变存储阵列的列数；

所述的第j列自参考反相器inv_j0包括源极接至电源V_{DD_inv}的j列第二PMOS管N_j3，j列第二PMOS管N_j3的栅极和反相的反相器使能信号相连接，j列第二PMOS管N_j3的漏极和j列第一PMOS管N_j1的源极相连接构成输出信号OUTPUT，j列第一PMOS管N_j1的漏极和j列第一NMOS管N_j0的漏极相连接，j列第一PMOS管N_j1的栅极、j列第一NMOS管N_j0的栅极以及第j列位线BL_j相连接，j列第一NMOS管N_j0的源极和j列第二NMOS管N_j2的漏极相连接，j列第二NMOS管N_j2的栅极和反相器使能信号SEL相连接，j列第二NMOS管N_j2的源极接地,其中j＝0，…，m-1，j表示1T1R型阻变存储单元的列号，m为1T1R型阻变存储阵列的列数，

其特征在于：

首先将预设的连续时间段顺序分为第一写时间段T₀₀、第二写时间段T₀₁以及第三写时间段T₀₂，然后在预设的第一写时间段T₀₀阶段设置进行写操作单元对应的第i行字线WL_i、读出电路使能信号Read_en及自参考反相器使能信号SEL为低电平；而在第二写时间段T₀₁阶段，将进行写操作单元对应的第i行字线WL_i升高至高电平，当需要写入数据“1”时，将进行写操作单元对应的第j列位线BL_j接高电平和相应的第i行源线SL_i接低电平则写入该数据“1”，当需要写入数据“0”时，将进行写操作单元对应的第j列位线BL_j接低电平和相应的第i行源线SL_i接高电平则写入该数据“0”；最后在第三写时间段T₀₂阶段设置字线WL_i、位线BL_i、源线SL_i、读出电路使能信号Read_en及自参考反相器使能信号SEL为低电平，结束写操作，其中i＝0，…，n-1，j＝0，…，m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。

2.基于自参考反相器的1T1R型阻变存储器的读实现方法，该自参考反相器的1T1R型阻变存储器包括n行m列1T1R型阻变存储阵列，该n行m列1T1R型阻变存储阵列由n×m个第i行第j列1T1R型阻变存储单元1T1R_cell_ij构成，1T1R型阻变存储阵列的第i行1T1R型阻变存储单元1T1R_cell_{i(0，…，m-1)}同第i行字线WL_i及第i行源线SL_i相连接，1T1R型阻变存储阵列的第j列阻变存储单元1T1R_cell_{(0，…，n-1)j}通过第j列位线BL_j连接至第j列读出电路，所有的所述读出电路都同读出电路使能信号Read_en及自参考反相器使能信号SEL相连接，其中i＝0，…，n-1，j＝0，…，m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数；

其特征在于：

所述的自参考反相器的1T1R型阻变存储器的读实现方法为三值型读操作，先将预设的连续时间段顺序分为第一读时间段T₁₀、第二读时间段T₁₁以及第三读时间段T₁₂，然后在第一读时间段T₁₀将进行读操作单元对应的第i行字线WL_i、读出电路使能信号Read_en及自参考反相器使能信号SEL设置为低电平；而在第二读时间段T₁₁，将进行读操作单元对应第i行字线WL_i和读出电路使能信号Read_en升高至高电平，随即启动进行读操作单元所在的第j列恒流源I_j0，并将自参考反相器使能信号SEL设置为高电平，让相应的第j列自参考反相器inv_j0进行使能操作，这样就在输出信号OUTPUT处执行读操作；最后在第三写时间段T₀₂阶段设置字线WL_i、位线BL_i、源线SL_i、读出电路使能信号Read_en及自参考反相器使能信号SEL为低电平，结束读操作，其中i＝0，…，n-1，j＝0，…，m-1，i和j分别表示1T1R型阻变存储单元的行号和列号，n为1T1R型阻变存储阵列的行数，m为1T1R型阻变存储阵列的列数。