KR101572263B1 - 비휘발성 반도체 기억 장치 - Google Patents

비휘발성 반도체 기억 장치 Download PDF

Info

Publication number
KR101572263B1
KR101572263B1 KR1020090014345A KR20090014345A KR101572263B1 KR 101572263 B1 KR101572263 B1 KR 101572263B1 KR 1020090014345 A KR1020090014345 A KR 1020090014345A KR 20090014345 A KR20090014345 A KR 20090014345A KR 101572263 B1 KR101572263 B1 KR 101572263B1
Authority
KR
South Korea
Prior art keywords
nmos transistor
memory cell
drain
source
circuit
Prior art date
Application number
KR1020090014345A
Other languages
English (en)
Other versions
KR20090091061A (ko
Inventor
후미야스 우츠노미야
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20090091061A publication Critical patent/KR20090091061A/ko
Application granted granted Critical
Publication of KR101572263B1 publication Critical patent/KR101572263B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Read Only Memory (AREA)

Abstract

(과제) 메모리 셀의 판독 속도가 빠른 비휘발성 반도체 기억 장치를 제공한다.
(해결수단) 메모리 셀 (101) 의 드레인 전압을 클램프하기 위한 클램프용 NMOS 트랜지스터 (102) 에 미소 전류원 (105) 을 접속하여, 클램프용 NMOS 트랜지스터 (102) 에 미소 전류를 흘리는 구성으로 하였다. 메모리 셀 (101) 에 전류가 흐르지 않는 경우에, 클램프용 NMOS 트랜지스터 (102) 에 미소 전류를 흐르게 함으로써 메모리 셀 (101) 의 드레인 전압 상승을 방지한다. 클램프용 NMOS 트랜지스터 (102) 의 바이어스 전압 (BIAS) 을 높게 설정할 수 있어, 메모리 셀 (101) 의 드레인 전압도 높아지기 때문에, 메모리 셀 (101) 의 전류치가 많아지고, 센스 앰프 회로 (104) 의 전류 센싱 속도가 향상된다.
비휘발성 반도체 기억 장치, 메모리 셀, 센스 앰프 회로

Description

비휘발성 반도체 기억 장치{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE}
본 발명은 비휘발성 반도체 기억 장치에 관한 것으로, 보다 자세하게는, 메모리 셀의 판독시에, 메모리 셀의 드레인 전압을 소망 전압 이하로 하는 클램프 회로를 구비한 비휘발성 반도체 기억 장치에 관한 것이다.
비휘발성 반도체 기억 장치에 있어서, 판독시에 메모리 셀의 드레인 전압이 높으면, 메모리 셀의 임계값이 변동하여 데이터가 잘못 판독되는 원인이 된다. 따라서, 판독시의 메모리 셀의 드레인 전압은, 메모리 셀의 임계값 전압이 변동하지 않는 전압 이하로 클램프될 필요가 있다.
도 3 은, 종래의 비휘발성 반도체 기억 장치의 판독 회로의 회로도이다. 도 3 에 나타내는 판독 회로는, 메모리 셀 (101) 과, 선택용 NMOS 트랜지스터 (102) 와, 클램프용 NMOS 트랜지스터 (103) 와, 반전 앰프를 구성하는 NMOS 트랜지스터 (301) 및 정전류원 (302) 과, 센스 앰프 회로 (104) 를 구비하고 있다.
메모리 셀 (101) 은, 소스가 접지 단자에 접속되고, 드레인이 선택용 NMOS 트랜지스터 (102) 의 소스에 접속되고, 게이트에 판독용 게이트 전위를 입력하기 위한 CGBIAS 단자가 접속되어 있다. 선택용 NMOS 트랜지스터 (102) 는, 드레인 이 클램프용 NMOS 트랜지스터 (103) 의 소스와 NMOS 트랜지스터 (301) 의 게이트에 접속되고, 판독하는 메모리 셀을 선택하기 위한 선택 신호 (SG) 가 게이트에 입력되어 있다. 클램프용 NMOS 트랜지스터 (103) 는, 센스 앰프 회로 (104) 와 선택용 NMOS 트랜지스터 (102) 사이에 형성되고, 게이트가 NMOS 트랜지스터 (301) 의 드레인과 접속되어 있다. 반전 앰프는, 정전류원 (302) 과 NMOS 트랜지스터 (301) 가 전원 단자와 접지 단자 사이에 직렬로 접속되어 있다. 센스 앰프 회로 (104) 는, 입력 단자가 클램프용 NMOS 트랜지스터 (103) 의 드레인에 접속되어 있다 (예를 들어, 특허 문헌 1 참조).
전술한 바와 같은 판독 회로는, 선택용 NMOS 트랜지스터 (102) 의 드레인이 NMOS 트랜지스터 (301) 의 임계값 전압으로 클램프되기 때문에, 선택용 NMOS 트랜지스터 (102) 가 온 (on) 으로 되었을 때에는, 메모리 셀 (101) 의 드레인 전압도 NMOS 트랜지스터 (301) 의 임계값 전압으로 클램프된다. 또, 반전 앰프로 클램프용 NMOS 트랜지스터 (103) 의 게이트 전압을 제어함으로써, 클램프용 NMOS 트랜지스터 (103) 의 소스가 상기 전압이 되도록 제어되기 때문에, 메모리 셀 (101) 에 흐르는 전류량에 의해서 클램프 전압이 변동하지 않는다.
도 4 는, 종래의 비휘발성 반도체 기억 장치의 판독 회로의 회로도이다. 도 4 에 나타내는 판독 회로는, 도 3 에서 나타내는 반전 앰프 대신에, 클램프용 NMOS 트랜지스터 (103) 의 게이트에 원하는 클램프 전압이 되도록 바이어스 전압 (BIAS) 이 입력되는 점이다 (예를 들어, 특허 문헌 2 참조).
전술한 바와 같은 판독 회로는, 메모리 셀의 드레인 전압은, 바이어스 전압 (BIAS) 에서 클램프용 NMOS 트랜지스터 (103) 의 임계값을 마이너스한 전압 부근으로 클램프된다.
특허 문헌 1: 일본 공개특허공보 2001-250391호
특허 문헌 2: 일본 공개특허공보 평5-36288호
그러나, 도 3 에서 나타내는 종래의 비휘발성 반도체 기억 장치에서는 상기한 바와 같이 반전 앰프를 사용하여 클램프 전압이 제어되기 때문에, 선택용 NMOS 트랜지스터 (102) 가 온되고 나서, 참(眞) 클램프 전압으로 제어될 때까지는 시간이 걸렸다. 요컨대, 판독 시작으로부터 메모리 셀 (101) 의 드레인 전압이 참값이 되는 데에 시간이 걸리고, 그 때문에 판독하는 메모리 셀 (101) 의 전류가 참값이 될 때까지 시간이 걸려, 그 결과, 판독 시작에서부터, 센스 앰프 회로에서 참의 판정 결과가 출력되기까지에 시간이 걸렸다.
또한, 도 4 에서 나타내는 종래의 비휘발성 반도체 기억 장치에서는, 판독하는 메모리 셀의 전류량에 의해서 클램프 전압이 변화된다는 문제가 발생한다. 예를 들어, 메모리 셀에 전류가 흐르는 경우, 바이어스 전압 (BIAS) 이 1.2V 이고, 클램프용 NMOS 트랜지스터 (103) 의 임계값이 0.5V 인 경우, 클램프 전압은 0.7V 가 되지만, 메모리 셀에 전류가 흐르지 않는 경우에는, 상기 조건의 경우 클램프 전압은 1.2V 정도까지 상승되어, 판독하는 메모리 셀의 임계값 변동이 발생하고 만다. 따라서, 메모리 셀에 전류가 흐르지 않는 경우라도 클램프 전압을 0.7V 로 하기 위해서 바이어스 전압 (BIAS) 을 0.7V 정도로 저하시키는 필요가 있고, 그 때문에, 메모리 셀에 전류가 흐르는 경우의 클램프 전압은 0.2V 로 매우 낮은 전압이 되어 버린다. 그 결과, 전류가 흐르는 메모리 셀의 드레인 전압이 0.2V 로 매우 낮아지고, 메모리 셀의 전류치가 적어져 버리기 때문에, 메모리 셀의 전류를 센 싱하는 센스 앰프 회로의 판단 속도가 저하된다.
상기 서술한 바와 같이, 도 3 내지 도 4 에서 나타내는 종래의 비휘발성 반도체 기억 장치에서는, 판독 시작에서부터 센스 앰프 회로가 메모리 셀의 전류치를 판정하기까지에 시간이 걸린다는 과제가 있었다.
본 발명은, 이상과 같은 과제를 해결하기 위해서 고안된 것으로, 그 목적은, 판독 정밀도를 손상시키지 않으면서 판독 속도가 빠른 비휘발성 반도체 기억 장치를 제공하는 것이다.
종래의 과제를 해결하기 위해서, 본 발명의 비휘발성 반도체 기억 장치는 다음과 같은 구성으로 하였다.
메모리 셀로부터 센스 앰프 회로로의 전류 경로에 소정의 바이어스 전압이 게이트에 입력되고, 드레인으로부터 소스로 상기 메모리 셀의 전류가 흐르는 NMOS 트랜지스터를 갖고, 그 NMOS 트랜지스터의 소스 전압이 원하는 전압으로 클램프됨으로써, 상기 메모리 셀의 드레인 전압을 클램프하는 구성이며, 또한, 상기 NMOS 트랜지스터의 소스로부터 미소 전류를 접지 단자에 흘리는 미소 전류원을 갖고, 그 미소 전류원에서, 전류가 흐르지 않는 상기 메모리 셀을 판독할 때의, 상기 메모리 셀의 드레인 전압의 상승을 방지하는 것을 특징으로 하는 비휘발성 반도체 기억 장치를 제공한다.
본 발명의 비휘발성 반도체 기억 장치에 의하면, 판독시에, 판독하는 메모리 셀의 드레인 전압을 클램프하는 클램프 회로에 있어서, 반전 앰프를 사용하지 않더라도 메모리 셀 전류의 변동에 의해 클램프 전압이 거의 변동하지 않는 클램프 회로를 실현할 수 있다. 따라서, 전류가 흐르는 메모리 셀의 드레인 전압을 높게 설정할 수 있어, 메모리 셀의 전류치의 저하를 방지할 수 있기 때문에, 종래의 비휘발성 반도체 기억 장치에 있어서의 판독 회로보다, 판독 시작에서부터 센스 앰프 회로가 메모리 셀의 전류치를 판정하기까지의 시간을 단축할 수 있다. 요컨대, 판독 정밀도를 손상시키지 않으면서 판독 속도가 빠른 비휘발성 반도체 기억 장치를 실현할 수 있다.
도 1 은, 본 발명의 실시형태의 비휘발성 반도체 기억 장치의 판독 회로의 회로도이다.
도 1 의 실시형태의 판독 회로는, 메모리 셀 (101) 과, 선택용 NMOS 트랜지스터 (102) 와, 클램프용 NMOS 트랜지스터 (103) 와, 센스 앰프 회로 (104) 와, 미소 전류원 (105) 을 구비하고 있다.
메모리 셀 (101) 은, 소스가 접지 단자에 접속되고, 게이트에 판독용 게이트 전위를 입력하기 위한 CGBIAS 단자가 접속되어 있다. 선택용 NMOS 트랜지스터 (102) 는, 소스가 메모리 셀 (101) 의 드레인에 접속되고, 게이트에 판독하는 메모리 셀을 선택하기 위한 선택 신호 (SG) 를 입력하기 위한 SG 단자가 접속되어 있다. 클램프용 NMOS 트랜지스터 (103) 는, 소스가 선택용 NMOS 트랜지스터 (102) 의 드레인에 접속되고, 게이트에 바이어스 전압 (BIAS) 을 입력하기 위한 BIAS 단자가 접속되어 있다. 센스 앰프 회로 (104) 는, 입력 단자가 클램프용 NMOS 트랜지스터 (103) 의 드레인에 접속되어 있다. 미소 전류원 (105) 은, 싱크 단자가 클램프용 NMOS 트랜지스터 (103) 의 소스와 접속되고, 소스 단자가 접지 단자에 접속되어 있다.
전술한 바와 같이 구성한 판독 회로는, 센스 앰프 회로 (104) 가 메모리 셀 (101) 의 전류가 소정 이상 흐르는지 아닌지를 센싱한다. 선택용 NMOS 트랜지스터 (102) 의 드레인은, 바이어스 전압 (BIAS) 에서 클램프용 NMOS 트랜지스터 (103) 의 임계값을 마이너스한 전압으로 클램프된다. 따라서, 선택용 NMOS 트랜지스터 (102) 가 온으로 된 경우에는, 메모리 셀 (101) 의 드레인 전압도 클램프용 NMOS 트랜지스터 (103) 의 임계값 전압으로 클램프된다. 그리고, 미소 전류원 (105) 은, 메모리 셀 (101) 에 전류가 흐르지 않는 경우에 있어서, 클램프용 NMOS 트랜지스터 (103) 에 미소 전류를 흐르게 함으로써 클램프 전압이 바이어스 전압 (BIAS) 까지 상승하는 것을 방지한다.
또, 미소 전류원 (105) 의 전류치는, 센스 앰프 회로 (104) 가 오판정하지 않을 정도로 미소한 전류치로 설정한다. 예를 들어, 10㎂ 와 0㎂ 의 메모리 셀 전류를, 센스 앰프 회로 (104) 가 구별할 필요가 있다고 하자. 이 경우, 센스 앰프 회로 (104) 의 기준 전류는 5㎂ 정도로 설정한다. 따라서, 미소 전류원 (105) 의 전류치는 1㎂ 이하로 설정하면, 센스 앰프 회로 (104) 는 오판정하는 일이 없다.
또한, 종래의 바이어스 전압 (BIAS) 이 클램프용 NMOS 트랜지스터 (103) 의 게이트에 입력될 뿐인 판독 회로에서는, 클램프 전압은, 메모리 셀 (101) 에 전류가 흐르지 않는 경우, 바이어스 전압 (BIAS) 까지 상승되어 버렸다. 따라서, 종래의 판독 회로에서는, 이 클램프 전압의 상승분 바이어스 전압 (BIAS) 을 저하시켜, 메모리 셀 (101) 의 전류가 흐르지 않는 경우에 메모리 셀 (101) 의 임계값이 변동하지 않는 한계점의 클램프 전압이 되도록 설계하였다. 그 때문에, 메모리 셀 (101) 에 전류가 흐르는 경우에, 이 메모리 셀 (101) 의 드레인 전압이 저하되어, 메모리 셀 (101) 의 전류치가 감소되고 말았다.
그러나, 전술한 바와 같은 본 실시형태의 판독 회로에서는, 미소 전류원 (105) 이 미소한 전류를 메모리 셀 대신에 흘리기 때문에, 클램프 전압은 거의 상승하지 않는다. 즉, 메모리 셀 (101) 에 전류가 흐르지 않는 경우에, 메모리 셀 (101) 의 임계값이 변동하지 않는 한계점의 클램프 전압이 되도록 설정할 수 있다. 그 결과, 메모리 셀 (101) 에 전류가 흐르는 경우의 전류치가 감소하지 않기 때문에, 메모리 셀 (101) 의 전류치가 감소하는 것으로 인한 센스 앰프 회로 (104) 의 판단 속도의 저하가 일어나지 않는다.
따라서 상기 서술한 본 실시형태의 판독 회로에서는, 종래에 사용한 반전 앰프를 사용할 필요가 없고, 메모리 셀의 전류치도 저하되지 않기 때문에, 종래의 비휘발성 반도체 기억 장치보다 고속 판독이 가능해진다.
도 2 는, 본 발명의 실시형태의 비휘발성 반도체 기억 장치의 판독 회로의 구체예를 나타내는 회로도이다. 도 1 의 회로도의, 바이어스 전압 (BIAS) 의 발생 회로와, 미소 전류원 (105) 의 구체적인 회로예이다.
도 2 의 실시형태의 판독 회로는, 메모리 셀 (101) 과, 선택용 NMOS 트랜지스터 (102) 와, 선택용 NMOS 트랜지스터 (102) 보다 임계값이 낮은 클램프용 NMOS 트랜지스터 (201) 와, 정전류원 (203) 과, 클램프용 NMOS 트랜지스터 (201) 와 임계값 전압이 동등한 NMOS 트랜지스터 (204) 와, NMOS 트랜지스터 (205) 와, NMOS 트랜지스터 (202) 와, 센스 앰프 회로 (104) 를 구비한다.
직렬로 접속된 정전류원 (203) 과, NMOS 트랜지스터 (204) 와, NMOS 트랜지스터 (205) 는, 클램프용 NMOS 트랜지스터 (201) 의 게이트에 입력되는 바이어스 전압 (BIAS) 을 발생시킨다. 정전류원 (203) 의 소스 단자는, NMOS 트랜지스터 (204) 의 드레인 및 게이트와 접속되어 있다. NMOS 트랜지스터 (204) 의 소스는, NMOS 트랜지스터 (205) 의 드레인 및 게이트와 접속되어 있다. 그리고, NMOS 트랜지스터 (204) 의 드레인은, 클램프용 NMOS 트랜지스터 (201) 의 게이트에 접속되어 있다.
NMOS 트랜지스터 (205) 의 드레인 및 게이트와 게이트가 접속된 NMOS 트랜지스터 (202) 는, 도 1 에서 나타내는 미소 전류원 (105) 으로서 기능한다.
상기 서술한 구성 이외의 회로는, 도 1 에서 나타낸 본 발명의 실시형태의 비휘발성 반도체 기억 장치의 판독 회로와 동일한 구성이다.
비휘발성 반도체 기억 장치의 판독 회로를 상기 구성으로 함으로써, 다음과 같이 동작하여, 판독 정밀도를 손상시키지 않고서 판독 속도가 빠르다는 기능을 갖는다.
정전류원 (203) 의 전류에 의해, NMOS 트랜지스터 (204) 의 드레인에, NMOS 트랜지스터 (204) 와 NMOS 트랜지스터 (205) 의 임계값을 플러스한 값의 바이어스 전압 (BIAS) 이 발생한다. 바이어스 전압 (BIAS) 이 클램프용 NMOS 트랜지스터 (201) 의 게이트에 입력되기 때문에, 선택용 NMOS 트랜지스터 (102) 의 드레인은 NMOS 트랜지스터 (205) 의 임계값 전압으로 클램프된다. 그리고, 선택용 NMOS 트랜지스터 (102) 가 온으로 된 경우에는, 메모리 셀 (101) 의 드레인이 NMOS 트랜지스터 (205) 의 임계값 전압으로 클램프된다.
예를 들어, 정전류원 (203) 의 전류치는 1㎂ 정도로 설계하고, NMOS 트랜지스터 (205) 와 NMOS 트랜지스터 (202) 의 전류 미러비는 5 : 1 로 설계하면, NMOS 트랜지스터 (202) 에 흐르는 미소 전류는 0.2㎂ 가 되어, 센스 앰프 회로 (104) 의 판정에 거의 영향을 주지 않는 전류치가 된다. 또한, 상기한 바와 같이 MOS 트랜지스터로 구성한 전류 미러 회로의 미러비에 의해 상기 미소 전류를 발생시키는 방법은, 저항 소자 등으로 미소 전류를 발생시키는 방법과 비교하여 회로 면적을 축소시킬 수 있음은 말할 필요도 없다.
그리고, NMOS 트랜지스터 (204) 와 클램프용 NMOS 트랜지스터 (201) 는 동일한 임계값이고, 다른 NMOS 트랜지스터의 임계값과 비교하여 낮은 값의 임계값으로 설계한다. 그와 같은 구성으로 함으로써, 전원 전압이 저하되어도 바이어스 전압 (BIAS) 이 저하되기 어려워, 낮은 전원 전압까지 메모리 셀 (101) 의 드레인 전압이 저하되지 않는다. 따라서, 낮은 전원 전압까지 메모리 셀 (101) 의 전류치가 저하되지 않기 때문에, 낮은 전원 전압이라도 메모리 셀의 판독 속도가 저하되는 일이 없다.
또, 본 발명의 실시형태에서는 미소 전류원을 NMOS 트랜지스터로 구성한 예를 나타내었지만, 센스 앰프 회로의 판정에 영향을 주지 않는 전류를 흐르게 할 수 있는 소자이면 어떠한 소자로 구성해도 된다. 예를 들어, 저항 소자나 바이폴라 트랜지스터나 PN 다이오드 등으로 구성해도 되는 것은 말할 필요도 없다.
도 1 은 본 발명의 실시형태의 비휘발성 반도체 기억 장치의 판독 회로의 회로도.
도 2 는 본 발명의 실시형태의 비휘발성 반도체 기억 장치의 판독 회로의 구체예를 나타내는 회로도.
도 3 은 종래의 비휘발성 반도체 기억 장치의 판독 회로의 회로도.
도 4 는 종래의 비휘발성 반도체 기억 장치의 판독 회로의 회로도.
(부호의 설명)
101 : 메모리 셀
102 : 선택용 NMOS 트랜지스터
103, 201 : 클램프용 NMOS 트랜지스터
104 : 센스 앰프 회로
105 : 미소 전류원
203, 302 : 정전류원
202, 204, 205, 301 : NMOS 트랜지스터

Claims (5)

  1. 복수의 메모리 셀과,
    상기 복수의 메모리 셀을 선택 신호에 의해서 선택하는 메모리 셀 선택 회로와,
    상기 메모리 셀 선택 회로에 의해서 선택된 상기 메모리 셀에 흐르는 전류를 센싱하는 센스 앰프 회로와,
    상기 메모리 셀과 상기 센스 앰프 회로 사이에 형성되고, 상기 메모리 셀의 드레인 전압을 클램프하는 클램프 회로를 구비한 비휘발성 반도체 기억 장치로서,
    상기 클램프 회로는,
    상기 센스 앰프 회로측에 드레인이 접속되고, 상기 메모리 셀측에 소스가 접속된 클램프용 NMOS 트랜지스터와,
    상기 클램프용 NMOS 트랜지스터의 게이트에 바이어스 전압을 공급하는 바이어스 전압 발생 회로와,
    상기 클램프용 NMOS 트랜지스터의 소스에 접속되고 상기 클램프용 NMOS 트랜지스터의 소스로부터 전류를 접지 단자에 흘리는 전류원을 구비하고,
    상기 전류원은, MOS 트랜지스터를 구비하고 있고,
    상기 MOS 트랜지스터의 게이트는, 정전류원이 흘리는 전류를 미러하기 위한, 드레인과 게이트가 접속된 미러용 MOS 트랜지스터의 게이트와 접속되어 있고,
    상기 MOS 트랜지스터의 드레인은, 상기 클램프용 NMOS 트랜지스터의 소스와 접속되고, 상기 MOS 트랜지스터의 소스는 접지 단자에 접속되어 있는 것을 특징으로 하는 비휘발성 반도체 기억 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 바이어스 전압 발생 회로는 직렬로 접속된, 정전류 회로와, 드레인 및 게이트가 접속된 제 1 NMOS 트랜지스터 (2) 와, 드레인 및 게이트가 접속된 제 2 NMOS 트랜지스터를 구비하고,
    상기 바이어스 전압 발생 회로는, 상기 제 1 NMOS 트랜지스터 (2) 의 드레인으로부터 바이어스 전압이 출력되며,
    상기 정전류 회로는 상기 제 1 NMOS 트랜지스터 (2) 의 드레인 및 게이트와 접속되어 있고, 상기 제 1 NMOS 트랜지스터 (2) 의 소스는 상기 제 2 NMOS 트랜지스터의 드레인 및 게이트와 접속되어 있고,
    상기 제 2 NMOS 트랜지스터의 소스는 상기 접지 단자와 접속되어 있는 것을 특징으로 하는 비휘발성 반도체 기억 장치.
  5. 제 4 항에 있어서,
    상기 클램프용 NMOS 트랜지스터와 상기 제 1 NMOS 트랜지스터 (2) 의 임계값 전압은 동일한 임계값 전압이고,
    상기 제 2 NMOS 트랜지스터 및 상기 메모리 셀의 임계값과 비교하여 낮은 값의 임계값 전압인 것을 특징으로 하는 비휘발성 반도체 기억 장치.
KR1020090014345A 2008-02-22 2009-02-20 비휘발성 반도체 기억 장치 KR101572263B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-041145 2008-02-22
JP2008041145A JP2009199675A (ja) 2008-02-22 2008-02-22 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR20090091061A KR20090091061A (ko) 2009-08-26
KR101572263B1 true KR101572263B1 (ko) 2015-11-26

Family

ID=40599934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014345A KR101572263B1 (ko) 2008-02-22 2009-02-20 비휘발성 반도체 기억 장치

Country Status (6)

Country Link
US (1) US7907453B2 (ko)
EP (1) EP2093770A1 (ko)
JP (1) JP2009199675A (ko)
KR (1) KR101572263B1 (ko)
CN (1) CN101515476B (ko)
TW (1) TWI483254B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385147B2 (en) * 2010-03-30 2013-02-26 Silicon Storage Technology, Inc. Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features
EP3107102A1 (en) * 2015-06-18 2016-12-21 EM Microelectronic-Marin SA Memory circuit
TWI708253B (zh) 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970691A (en) 1988-04-13 1990-11-13 Kabushiki Kaisha Toshiba 2-cell/1-bit type EPROM
JP2000173282A (ja) 1998-11-26 2000-06-23 Hyundai Electronics Ind Co Ltd 多重ビットメモリセルのデ―タセンシング装置
JP2004335883A (ja) 2003-05-09 2004-11-25 Toshiba Corp 半導体記憶装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281400A (en) * 1979-12-28 1981-07-28 Rca Corporation Circuit for reducing the loading effect of an insulated-gate field-effect transistor (IGFET) on a signal source
US4460985A (en) * 1982-02-19 1984-07-17 International Business Machines Corporation Sense amplifier for MOS static memory array
JPS6282598A (ja) * 1985-10-08 1987-04-16 Toshiba Corp 半導体メモリ
JPS6231094A (ja) * 1985-08-01 1987-02-10 Toshiba Corp 不揮発性半導体記憶装置
KR940003409B1 (ko) * 1991-07-31 1994-04-21 삼성전자 주식회사 반도체 메모리 장치의 센스앰프 제어회로
JPH0536288A (ja) 1991-08-01 1993-02-12 Fujitsu Ltd 不揮発性半導体記憶装置
US5572474A (en) * 1995-07-18 1996-11-05 Cypress Semiconductor Corporation Pseudo-differential sense amplifier
JP4032448B2 (ja) * 1997-03-31 2008-01-16 ソニー株式会社 データ判定回路
JPH1153891A (ja) * 1997-08-05 1999-02-26 Oki Micro Design Miyazaki:Kk 半導体記憶装置
JP3886669B2 (ja) * 1999-06-10 2007-02-28 株式会社東芝 半導体記憶装置
JP2001184881A (ja) * 1999-12-28 2001-07-06 Toshiba Corp 不揮発性半導体メモリの読み出し回路
JP3611497B2 (ja) * 2000-03-02 2005-01-19 松下電器産業株式会社 電流センスアンプ
US6625057B2 (en) * 2000-11-17 2003-09-23 Kabushiki Kaisha Toshiba Magnetoresistive memory device
US6426905B1 (en) * 2001-02-07 2002-07-30 International Business Machines Corporation High speed DRAM local bit line sense amplifier
US6734719B2 (en) * 2001-09-13 2004-05-11 Kabushiki Kaisha Toshiba Constant voltage generation circuit and semiconductor memory device
US7196931B2 (en) * 2002-09-24 2007-03-27 Sandisk Corporation Non-volatile memory and method with reduced source line bias errors
US6836443B2 (en) * 2003-01-14 2004-12-28 Tower Semiconductor Ltd. Apparatus and method of high speed current sensing for low voltage operation
US7570524B2 (en) * 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
US7170784B2 (en) * 2005-04-01 2007-01-30 Sandisk Corporation Non-volatile memory and method with control gate compensation for source line bias errors
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7548467B2 (en) * 2006-12-28 2009-06-16 Samsung Electronics Co., Ltd. Bias voltage generator and method generating bias voltage for semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970691A (en) 1988-04-13 1990-11-13 Kabushiki Kaisha Toshiba 2-cell/1-bit type EPROM
JP2000173282A (ja) 1998-11-26 2000-06-23 Hyundai Electronics Ind Co Ltd 多重ビットメモリセルのデ―タセンシング装置
JP2004335883A (ja) 2003-05-09 2004-11-25 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
JP2009199675A (ja) 2009-09-03
US7907453B2 (en) 2011-03-15
TWI483254B (zh) 2015-05-01
TW201001423A (en) 2010-01-01
EP2093770A1 (en) 2009-08-26
CN101515476A (zh) 2009-08-26
KR20090091061A (ko) 2009-08-26
US20090213665A1 (en) 2009-08-27
CN101515476B (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
EP2050097B1 (en) Memory circuit using a reference for sensing
KR20150050880A (ko) 전압 레귤레이터 및 바이어스 전류 조절 장치
KR20070121507A (ko) 전압 발생 회로
US20030048684A1 (en) Constant voltage generation circuit and semiconductor memory device
KR101286241B1 (ko) 최대 전압 선택회로
TWI537701B (zh) 汲極穩壓器
US6559710B2 (en) Raised voltage generation circuit
KR101572263B1 (ko) 비휘발성 반도체 기억 장치
EP1058270B1 (en) Biasing stage for biasing the drain terminal of a nonvolatile memory cell during the read phase
US8189405B2 (en) Data readout circuit and semiconductor memory device
US7826291B2 (en) Precharge and evaluation phase circuits for sense amplifiers
WO2001057874A2 (en) Voltage boost level clamping circuit for a flash memory
KR101952968B1 (ko) 불휘발성 메모리 장치의 판독 회로
US12032396B2 (en) Voltage generating circuit and semiconductor device for suppressing leakage current
JP6220031B2 (ja) 不揮発性半導体記憶回路
US6265932B1 (en) Substrate control voltage circuit of a semiconductor memory
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
JP6022874B2 (ja) 半導体記憶回路
US6697288B2 (en) Bit line voltage regulation circuit
KR100833416B1 (ko) 파워업 리셋 회로
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100615572B1 (ko) 반도체 메모리 장치의 고전압 발생회로
JP2005251315A (ja) メモリ装置
KR20040005076A (ko) 데이터 센싱 회로
KR100551883B1 (ko) 플래쉬 메모리 셀의 프로그램 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 5