CN115933796A - 稳压电路模块、存储器存储装置及电压控制方法 - Google Patents

Abstract

本发明提供一种稳压电路模块、存储器存储装置及电压控制方法。稳压电路模块包括稳压电路、补偿电路、镜像电路及开关电路。稳压电路用以根据参考电压产生第一电压与第二电压。开关电路用以根据第一电压与控制电压之间的电压差导通或断开补偿电路。镜像电路用以根据第二电压产生控制电压。由此，可提高稳压电路模块内部的开关电路的操作稳定性。

Description

稳压电路模块、存储器存储装置及电压控制方法

技术领域

本发明涉及一种电压控制技术，尤其涉及一种稳压电路模块、存储器存储装置及电压控制方法。

背景技术

低压差稳压器(low dropout regulator,LDO)等稳压电路模块逐渐被应用于存储器控制芯片的封装结构中，以提高存储器控制芯片的运作可靠度。一般来说，各式稳压电路模块所使用的电性参数在出厂前就会被预先设置，以满足大多数的使用需求。但是，实务上，稳压电路模块内部的电子元件的性能容易受到环境温度或工艺误差等因素影响，从而导致稳压电路模块的运作效率降低。特别是，针对稳压电路模块内部需要精准控制的开关电路，更需要具有在不同的环境或操作条件下稳定运作的能力。

发明内容

本发明提供一种稳压电路模块、存储器存储装置及电压控制方法，可提高稳压电路模块内部的开关电路的操作稳定性。

本发明的范例实施例提供一种稳压电路模块，其包括稳压电路、补偿电路、镜像电路及开关电路。所述开关电路连接至所述稳压电路、所述补偿电路及所述镜像电路。所述稳压电路用以根据参考电压产生第一电压与第二电压。所述开关电路用以根据所述第一电压与控制电压之间的电压差导通或断开所述补偿电路。所述镜像电路用以根据所述第二电压产生所述控制电压。

在本发明的一范例实施例中，所述稳压电路包括运算放大器，其连接至所述开关电路。所述运算放大器用以：接收所述参考电压；以及根据所述参考电压于所述运算放大器的所述输出端产生所述第一电压。

在本发明的一范例实施例中，所述稳压电路包括第一晶体管元件，其连接至所述开关电路与所述镜像电路。所述第一晶体管元件用以：经由所述第一晶体管元件的第一端接收所述第一电压；以及根据所述第一电压而经由所述第一晶体管元件的第二端输出所述第二电压。

在本发明的一范例实施例中，所述开关电路包括第二晶体管元件，其连接至所述稳压电路、所述补偿电路及所述镜像电路。所述第二晶体管元件用以：经由所述第二晶体管元件的第一端接收所述第一电压；经由所述第二晶体管元件的第二端接收所述控制电压；以及根据所述第一电压与所述控制电压之间的所述电压差，导通或断开连接至所述第二晶体管元件的第三端的所述补偿电路。

在本发明的一范例实施例中，所述镜像电路包括第三晶体管元件与第四晶体管元件。所述第三晶体管元件连接至所述稳压电路。所述第四晶体管元件连接至所述第三晶体管元件与所述开关电路。所述第三晶体管元件用以：经由所述第三晶体管元件的第一端接收所述第二电压；以及根据所述第二电压而经由所述第三晶体管元件的第二端产生第三电压。所述第四晶体管元件用以：经由所述第四晶体管元件的第一端接收所述第三电压；以及根据所述第三电压而经由所述第四晶体管元件的第二端产生所述控制电压。

在本发明的一范例实施例中，所述稳压电路包括运算放大器与第一晶体管元件。所述开关电路包括第二晶体管元件。所述运算放大器的输出端连接至所述第一晶体管元件的第一端与所述第二晶体管元件的第一端。所述第一晶体管元件的第二端与所述第二晶体管元件的第二端连接至所述镜像电路。所述第二晶体管元件的第三端连接至所述补偿电路。

在本发明的一范例实施例中，所述镜像电路包括第三晶体管元件与第四晶体管元件。所述第三晶体管元件的第一端连接至所述第一晶体管元件的所述第二端。所述第三晶体管元件的第二端连接至所述第四晶体管元件的第一端。所述第四晶体管元件的第二端连接至所述第二晶体管元件的所述第二端。

在本发明的一范例实施例中，所述补偿电路用以补偿所述稳压电路的频率响应。

在本发明的一范例实施例中，所述的稳压电路模块还包括反馈电路，其连接至所述稳压电路。所述反馈电路用以根据所述第二电压产生反馈电压并将所述反馈电压反馈至所述稳压电路。

在本发明的一范例实施例中，所述镜像电路更用以反应所述稳压电路及所述开关电路中的至少一晶体管元件的电气变化而作动。

在本发明的一范例实施例中，所述镜像电路中的第三晶体管元件用以反应所述稳压电路中的第一晶体管元件的电气变化。所述镜像电路中的第四晶体管元件用以反应所述开关电路中的第二晶体管元件的电气变化。

本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块、存储器控制电路单元及稳压电路模块。所述连接接口单元用以连接至主机系统。所述稳压电路模块连接至所述连接接口单元、所述可复写式非易失性存储器模块及所述存储器控制电路单元的至少其中之一。所述稳压电路模块用以：由稳压电路根据参考电压产生第一电压与第二电压；由开关电路根据所述第一电压与控制电压之间的电压差导通或断开补偿电路；以及根据所述第二电压产生所述控制电压。

本发明的范例实施例另提供一种电压控制方法，其用于稳压电路模块。所述电压控制方法包括：由稳压电路根据参考电压产生第一电压与第二电压；由开关电路根据所述第一电压与控制电压之间的电压差导通或断开补偿电路；以及根据所述第二电压产生所述控制电压。

在本发明的一范例实施例中，由所述稳压电路根据所述参考电压产生所述第一电压与所述第二电压的步骤包括：接收所述参考电压；以及根据所述参考电压于运算放大器的输出端产生所述第一电压。

在本发明的一范例实施例中，由所述稳压电路根据所述参考电压产生所述第一电压与所述第二电压的步骤包括：经由所述第一晶体管元件的第一端接收所述第一电压；以及根据所述第一电压而经由所述第一晶体管元件的第二端输出所述第二电压。

在本发明的一范例实施例中，由所述开关电路根据所述第一电压与所述控制电压之间的所述电压差导通或断开所述补偿电路的步骤包括：经由第二晶体管元件的第一端接收所述第一电压；经由所述第二晶体管元件的第二端接收所述控制电压；以及根据所述第一电压与所述控制电压之间的所述电压差，导通或断开连接至所述第二晶体管元件的第三端的所述补偿电路。

在本发明的一范例实施例中，根据所述第二电压产生所述控制电压的步骤包括：经由第三晶体管元件的第一端接收所述第二电压；根据所述第二电压而经由所述第三晶体管元件的第二端产生第三电压；经由第四晶体管元件的第一端接收所述第三电压；以及根据所述第三电压而经由所述第四晶体管元件的第二端产生所述控制电压。

在本发明的一范例实施例中，所述的电压控制方法还包括：由反馈电路根据所述第二电压产生反馈电压；以及将所述反馈电压反馈至所述稳压电路。

基于上述，在稳压电路根据参考电压产生第一电压与第二电压后，镜像电路可根据第二电压产生控制电压。此外，开关电路可根据第一电压与控制电压之间的电压差，来导通或断开补偿电路。由此，可有效提高稳压电路模块内部的开关电路的操作稳定性。

附图说明

图1是根据本发明的范例实施例所示出的稳压电路模块的示意图；

图2是根据本发明的范例实施例所示出的稳压电路模块的示意图；

图3是根据本发明的范例实施例所示出的稳压电路模块的示意图；

图4是根据本发明的范例实施例所示出的稳压电路模块的示意图；

图5是根据本发明的范例实施例所示出的稳压电路模块的示意图；

图6是根据本发明的范例实施例所示出的稳压电路模块的示意图；

图7是根据本发明的范例实施例所示出的存储器存储装置的示意图；

图8是根据本发明的范例实施例所示出的电压控制方法的流程图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

以下提出多个范例实施例来说明本发明，然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。

图1是根据本发明的范例实施例所示出的稳压电路模块的示意图。请参照图1，稳压电路模块10可实作于低压差稳压器(low dropout regulator,LDO)或类似的电压控制电路模块中。

稳压电路模块10包括稳压电路11、补偿电路12、开关电路13及镜像电路14。稳压电路11可根据电压(亦称为参考电压)V(ref)产生电压(亦称为第一电压)V(1)与电压(亦称为第二电压)V(2)。电压V(2)可作为稳压电路11的输出电压并提供给外部负载。

补偿电路12可经由开关电路13连接至稳压电路11。补偿电路12可用以补偿稳压电路11的频率响应。例如，补偿电路12可经由开关电路13补偿稳压电路11的高频响应。在一范例实施例中，补偿电路12可包括至少一阻抗元件。在一范例实施例中，补偿电路12可包括相互串接的至少一阻抗元件与至少一电容元件。

开关电路13连接至稳压电路11、补偿电路12及镜像电路14。开关电路13可接收电压V(1)与电压(亦称为控制电路)V(ctrl)。开关电路13可根据电压V(1)与电压V(ctrl)之间的电压差来导通或断开补偿电路12。例如，开关电路13可根据电压V(1)与电压V(ctrl)之间的电压差是否符合特定条件，来导通或断开补偿电路12。例如，响应于电压V(1)与电压V(ctrl)之间的电压差符合特定条件，开关电路13可导通补偿电路12(即，将补偿电路12导通至稳压电路11)。或者，响应于此电压差不符合所述特定条件，开关电路13可断开补偿电路12(即，将补偿电路12从稳压电路11断开)。

在一范例实施例中，在补偿电路12被导通的情况下，补偿电路12可补偿稳压电路11的频率响应(例如高频响应)。此外，在补偿电路12被断开的情况下，补偿电路12无法对稳压电路11的频率响应进行补偿。

在一范例实施例中，电压V(1)与电压V(ctrl)之间的电压差符合特定条件的情况，包括电压V(1)与电压V(ctrl)之间的电压差大于临界值的情况。在一范例实施例中，响应于电压V(1)与电压V(ctrl)之间的电压差大于临界值，开关电路13可导通补偿电路12。反之，响应于电压V(1)与电压V(ctrl)之间的电压差不大于此临界值(表示电压V(1)与电压V(ctrl)之间的电压差不符合特定条件)，开关电路13可断开补偿电路12。此外，所述临界值可根据实务需求设定，本发明不加以限制。

传统上，电压V(ctrl)的电压值在稳压电路模块10出厂前就已经根据开关电路13的元件特性而预先决定，且无法在后续稳压电路模块10的运作过程中动态调整。在稳压电路模块10出厂后，一个电压源可根据这个预先决定的电压值来提供电压V(ctrl)至开关电路13。开关电路13可根据电压V(ctrl)与可变动的电压V(1)之间的电压差，来自动导通或切断补偿电路12。

然而，实务上，开关电路13的元件特性可能会受到环境温度或工艺误差等因素影响而发生变化。此时，若电压V(ctrl)未随着开关电路13的元件特性的变化而动态调整，则后续开关电路13的作动准确率将会下降。例如，在开关电路13的元件特性发生变化后，在预设是要导通补偿电路12的情况下，开关电路13可能会持续将补偿电路12维持在断开的状态。此时，补偿电路12未被导通至稳压电路11，故电压V(2)的品质可能会下降。或者，在开关电路13的元件特性发生变化后，在预设是要断开补偿电路12的情况下，开关电路13可能会持续将补偿电路12导通至稳压电路11的状态。此时，补偿电路12在不该被导通的情况下被导通，故电压V(2)的品质也可能会下降。在一范例实施例中，稳压电路模块10可改善上述问题。

在一范例实施例中，镜像电路14可接收电压V(2)并根据电压V(2)来产生(包含控制或调整)电压V(ctrl)。特别是，通过镜像电路14的控制，即便开关电路13的元件特性受到环境温度或工艺误差等因素影响，电压V(ctrl)仍可根据当前开关电路13的元件特性而被调整至适当的电压值，以满足开关电路13原始的控制需求。例如，当开关电路13的元件特性受到环境温度或工艺误差等因素影响而导致开关电路13导通补偿电路12的难度增加时，镜像电路14可动态减少电压V(ctrl)的电压值。响应于电压V(ctrl)的电压值的减少，开关电路13可更容易地导通补偿电路12，以满足开关电路13原始的控制需求。或者，当开关电路13的元件特性受到环境温度或工艺误差等因素影响而导致开关电路13太容易导通补偿电路12时，镜像电路14可动态增加电压V(ctrl)的电压值。响应于电压V(ctrl)的电压值的增加，开关电路13导通补偿电路12的难度可被提高，以满足开关电路13原始的控制需求。换言之，通过动态调整电压V(ctrl)，即便开关电路13的元件特性受到环境温度或工艺误差等因素影响而发生变化，开关电路13的操作稳定性仍可被有效维持。

图2是根据本发明的范例实施例所示出的稳压电路模块的示意图。请参照图2，稳压电路模块20包括稳压电路21、补偿电路22、开关电路23及镜像电路24。

稳压电路21包括运算放大器211与晶体管元件(亦称为第一晶体管元件)212。运算放大器211的输入端连接至电压源201。运算放大器211的输出端连接至晶体管元件212与开关电路23。运算放大器211可从电压源201接收电压V(ref)。运算放大器211可根据电压V(ref)于运算放大器211的输出端产生电压V(1)。

晶体管元件212的栅极(Gate,G)端连接至运算放大器211的输出端。晶体管元件212的源极(Source,S)端连接至镜像电路24与电流源202。晶体管元件212的漏极(Drain,D)端连接至参考接地电压。晶体管元件212可经由晶体管元件212的栅极(G)端接收电压V(1)。晶体管元件212可根据电压V(1)而经由晶体管元件212的源极(S)端输出电压V(2)。

补偿电路22连接至开关电路23。在补偿电路22被导通至稳压电路21的情况下，补偿电路22可用以补偿稳压电路21的频率响应(例如高频响应)。此外，在补偿电路22未被导通至稳压电路21(即从稳压电路21断开)的情况下，补偿电路22不补偿稳压电路21的频率响应。

开关电路23连接至稳压电路21、补偿电路22及镜像电路24。开关电路23包括晶体管元件(亦称为第二晶体管元件)231。晶体管元件231的源极(S)端连接至稳压电路21。晶体管元件231的栅极(G)端连接至镜像电路24。晶体管元件231的漏极(D)端连接至补偿电路22。

晶体管元件231可经由晶体管元件231的源极(S)端接收电压V(1)。晶体管元件231可经由晶体管元件231的栅极(G)端接收电压V(ctrl)。根据电压V(1)与电压V(ctrl)之间的电压差，晶体管元件231可导通或断开补偿电路22。例如，响应于电压V(1)与电压V(ctrl)之间的电压差大于临界值，晶体管元件231可导通补偿电路22。或者，响应于电压V(1)与电压V(ctrl)之间的电压差不大于临界值，晶体管元件231可断开补偿电路22。在一范例实施例中，电压V(ctrl)亦称为晶体管元件231的栅极电压。此外，此临界值可受晶体管元件231的材料特性和/或电气变化影响。

镜像电路24连接至稳压电路21与开关电路23。镜像电路24包括晶体管元件(亦称为第三晶体管元件)241与晶体管元件(亦称为第四晶体管元件)242。晶体管元件241的源极(S)端连接至稳压电路21(例如晶体管元件212的源极(S)端)。晶体管元件241的漏极(D)端连接至电流源203。晶体管元件241的栅极(G)端连接至晶体管元件242的源极(S)端。晶体管元件242的栅极(G)端连接至开关电路23(例如晶体管元件231的栅极(G)端)。晶体管元件242的漏极(D)端连接至电流源204。

晶体管元件241可经由晶体管元件241的源极(S)端接收电压V(2)。晶体管元件241可根据电压V(2)而经由晶体管元件241的栅极(G)端产生电压(亦称为第三电压)V(3)。晶体管元件242可经由晶体管元件242的源极(S)端接收电压V(3)。晶体管元件242可根据电压V(3)而经由晶体管元件242的栅极(G)端产生电压V(ctrl)。

须注意的是，晶体管元件241与242的配置是对应于晶体管元件212与231的配置。因此，晶体管元件241与242可作为晶体管元件212与231的镜像电路。在相同的操作环境(例如环境温度和/或工艺误差)下，晶体管元件241与242可根据电压V(2)来动态控制电压V(ctrl)，以反映在当前的操作环境下晶体管元件231(与212)可能的特性变化。相较于传统上固定的电压V(ctrl)，使用可动态调整的电压V(ctrl)来控制晶体管元件231，可提高晶体管元件231(或开关电路23)的操作稳定性。

图3是根据本发明的范例实施例所示出的稳压电路模块的示意图。请参照图3，稳压电路模块30包括稳压电路31、补偿电路32、开关电路33及镜像电路34。

稳压电路31包括运算放大器311与晶体管元件312(即第二晶体管元件)。运算放大器311的输入端连接至电压源301。运算放大器311的输出端连接至晶体管元件312与开关电路33。运算放大器311可从电压源301接收电压V(ref)。运算放大器311可根据电压V(ref)于运算放大器311的输出端产生电压V(1)。

晶体管元件312的栅极(G)端连接至运算放大器311的输出端。晶体管元件312的源极(S)端连接至镜像电路34与电流源302。晶体管元件312的漏极(D)端连接至参考接地电压。晶体管元件312可经由晶体管元件312的栅极(G)端接收电压V(1)。晶体管元件312可根据电压V(1)而经由晶体管元件312的源极(S)端输出电压V(2)。

补偿电路32连接至开关电路33。在补偿电路32被导通至稳压电路31的情况下，补偿电路32可用以补偿稳压电路31的频率响应(例如高频响应)。此外，在补偿电路32未被导通至稳压电路31(即从稳压电路31断开)的情况下，补偿电路32不补偿稳压电路31的频率响应。

开关电路33连接至稳压电路31、补偿电路32及镜像电路34。开关电路33包括晶体管元件331(即第二晶体管元件)。晶体管元件331的源极(S)端连接至稳压电路31。晶体管元件331的栅极(G)端连接至镜像电路34。晶体管元件331的漏极(D)端连接至补偿电路32。

晶体管元件331可经由晶体管元件331的源极(S)端接收电压V(1)。晶体管元件331可经由晶体管元件331的栅极(G)端接收电压V(ctrl)。根据电压V(1)与电压V(ctrl)之间的电压差，晶体管元件331可导通或断开补偿电路32。在一范例实施例中，电压V(ctrl)亦称为晶体管元件331的栅极电压。此外，此临界值可受晶体管元件331的材料特性和/或电气变化影响。

镜像电路34连接至稳压电路31与开关电路33。镜像电路34包括晶体管元件341(即第三晶体管元件)与晶体管元件342(即第四晶体管元件)。晶体管元件341的源极(S)端连接至稳压电路31(例如晶体管元件312的源极(S)端)。晶体管元件341的漏极(D)端连接至电流源303。晶体管元件341的栅极(G)端连接至晶体管元件342的源极(S)端。晶体管元件342的栅极(G)端连接至开关电路33(例如晶体管元件331的栅极(G)端)。晶体管元件342的漏极(D)端连接至电流源304。

晶体管元件341可经由晶体管元件341的源极(S)端接收电压V(2)。晶体管元件341可根据电压V(2)而经由晶体管元件341的栅极(G)端产生电压V(3)。晶体管元件342可经由晶体管元件342的源极(S)端接收电压V(3)。晶体管元件242可根据电压V(3)而经由晶体管元件342的栅极(G)端产生电压V(ctrl)。

类似于图2的范例实施例，在图3的范例实施例中，晶体管元件341与342的配置是对应于晶体管元件312与331的配置。因此，晶体管元件341与342可作为晶体管元件312与331的镜像电路。在相同的操作环境(例如环境温度和/或工艺误差)下，晶体管元件341与342可根据电压V(2)来动态控制电压V(ctrl)，以反映在当前的操作环境下晶体管元件331(与312)可能的特性变化，从而提高晶体管元件331(或开关电路33)的操作稳定性。

图4是根据本发明的范例实施例所示出的稳压电路模块的示意图。请参照图4，稳压电路模块40包括稳压电路41、补偿电路42、开关电路43及镜像电路44。

稳压电路41包括运算放大器411与晶体管元件412(即第二晶体管元件)。运算放大器411的输入端连接至电压源401。运算放大器411的输出端连接至晶体管元件412与开关电路43。运算放大器411可从电压源401接收电压V(ref)。运算放大器411可根据电压V(ref)于运算放大器411的输出端产生电压V(1)。

晶体管元件412的栅极(G)端连接至运算放大器411的输出端。晶体管元件412的源极(S)端连接至镜像电路44与电流源402。晶体管元件412可经由晶体管元件412的栅极(G)端接收电压V(1)。晶体管元件412可根据电压V(1)而经由晶体管元件412的源极(S)端输出电压V(2)。

补偿电路42连接至开关电路43。在补偿电路42被导通至稳压电路41的情况下，补偿电路42可用以补偿稳压电路41的频率响应(例如高频响应)。此外，在补偿电路42未被导通至稳压电路41(即从稳压电路41断开)的情况下，补偿电路42不补偿稳压电路41的频率响应。

开关电路43连接至稳压电路41、补偿电路42及镜像电路44。开关电路43包括晶体管元件431(即第二晶体管元件)。晶体管元件431的源极(S)端连接至稳压电路41。晶体管元件431的栅极(G)端连接至镜像电路44。晶体管元件431的漏极(D)端连接至补偿电路42。

晶体管元件431可经由晶体管元件431的源极(S)端接收电压V(1)。晶体管元件431可经由晶体管元件431的栅极(G)端接收电压V(ctrl)。根据电压V(1)与电压V(ctrl)之间的电压差，晶体管元件431可导通或断开补偿电路42。在一范例实施例中，电压V(ctrl)亦称为晶体管元件431的栅极电压。此外，此临界值可受晶体管元件431的材料特性和/或电气变化影响。

镜像电路44连接至稳压电路41与开关电路43。镜像电路44包括晶体管元件441(即第三晶体管元件)与晶体管元件442(即第四晶体管元件)。晶体管元件441的源极(S)端连接至稳压电路41(例如晶体管元件412的源极(S)端)。晶体管元件441的漏极(D)端连接至电流源403。晶体管元件441的栅极(G)端连接至晶体管元件442的源极(S)端。晶体管元件442的栅极(G)端连接至开关电路43(例如晶体管元件431的栅极(G)端)。晶体管元件442的漏极(D)端连接至电流源404。

晶体管元件441可经由晶体管元件441的源极(S)端接收电压V(2)。晶体管元件441可根据电压V(2)而经由晶体管元件441的栅极(G)端产生电压V(3)。晶体管元件442可经由晶体管元件442的源极(S)端接收电压V(3)。晶体管元件442可根据电压V(3)而经由晶体管元件442的栅极(G)端产生电压V(ctrl)。

类似于图2与图3的范例实施例，在图4的范例实施例中，晶体管元件441与442的配置是对应于晶体管元件412与431的配置。因此，晶体管元件441与442可作为晶体管元件412与431的镜像电路。在相同的操作环境(例如环境温度和/或工艺误差)下，晶体管元件441与442可根据电压V(2)来动态控制电压V(ctrl)，以反映在当前的操作环境下晶体管元件431(与412)可能的特性变化，从而提高晶体管元件431(或开关电路43)的操作稳定性。

图5是根据本发明的范例实施例所示出的稳压电路模块的示意图。请参照图5，稳压电路模块50包括稳压电路51、补偿电路52、开关电路53及镜像电路54。

稳压电路51包括运算放大器511与晶体管元件512(即第二晶体管元件)。运算放大器511的输入端连接至电压源501。运算放大器511的输出端连接至晶体管元件512与开关电路53。运算放大器511可从电压源501接收电压V(ref)。运算放大器511可根据电压V(ref)于运算放大器511的输出端产生电压V(1)。

晶体管元件512的栅极(G)端连接至运算放大器511的输出端。晶体管元件512的源极(S)端连接至镜像电路54与电流源502。晶体管元件512可经由晶体管元件512的栅极(G)端接收电压V(1)。晶体管元件512可根据电压V(1)而经由晶体管元件512的源极(S)端输出电压V(2)。

补偿电路52连接至开关电路53。在补偿电路52被导通至稳压电路51的情况下，补偿电路52可用以补偿稳压电路51的频率响应(例如高频响应)。此外，在补偿电路52未被导通至稳压电路51(即从稳压电路51断开)的情况下，补偿电路52不补偿稳压电路51的频率响应。

开关电路53连接至稳压电路51、补偿电路52及镜像电路54。开关电路53包括晶体管元件531(即第二晶体管元件)。晶体管元件531的源极(S)端连接至稳压电路51。晶体管元件531的栅极(G)端连接至镜像电路54。晶体管元件531的漏极(D)端连接至补偿电路52。

晶体管元件531可经由晶体管元件531的源极(S)端接收电压V(1)。晶体管元件531可经由晶体管元件531的栅极(G)端接收电压V(ctrl)。根据电压V(1)与电压V(ctrl)之间的电压差，晶体管元件531可导通或断开补偿电路52。在一范例实施例中，电压V(ctrl)亦称为晶体管元件531的栅极电压。此外，此临界值可受晶体管元件531的材料特性和/或电气变化影响。

镜像电路54连接至稳压电路51与开关电路53。镜像电路54包括晶体管元件541(即第三晶体管元件)与晶体管元件542(即第四晶体管元件)。晶体管元件541的源极(S)端连接至稳压电路51(例如晶体管元件512的源极(S)端)。晶体管元件541的漏极(D)端连接至电流源503。晶体管元件541的栅极(G)端连接至晶体管元件542的源极(S)端。晶体管元件542的栅极(G)端连接至开关电路53(例如晶体管元件531的栅极(G)端)。晶体管元件542的漏极(D)端连接至电流源504。

晶体管元件541可经由晶体管元件541的源极(S)端接收电压V(2)。晶体管元件541可根据电压V(2)而经由晶体管元件541的栅极(G)端产生电压V(3)。晶体管元件542可经由晶体管元件542的源极(S)端接收电压V(3)。晶体管元件542可根据电压V(3)而经由晶体管元件542的栅极(G)端产生电压V(ctrl)。

类似于图2至图4的范例实施例，在图5的范例实施例中，晶体管元件541与542的配置是对应于晶体管元件512与531的配置。因此，晶体管元件541与542可作为晶体管元件512与531的镜像电路。在相同的操作环境(例如环境温度和/或工艺误差)下，晶体管元件541与542可根据电压V(2)来动态控制电压V(ctrl)，以反映在当前的操作环境下晶体管元件531(与512)可能的特性变化，从而提高晶体管元件531(或开关电路53)的操作稳定性。

请回到图1，在一范例实施例中，镜像电路14可用以反应稳压电路11与开关电路13中的至少一晶体管元件的电气变化而作动。例如，镜像电路14可将所侦测到的稳压电路11与开关电路13中的至少一晶体管元件的电气变化反映至所产生的电压V(ctrl)中，以克服开关电路13中非预期的电气变化。在一范例实施例中，所述电气变化包括晶体管两端点间的电压的变化，且所述晶体管两端点间的电压可包括闸-源极电压。以图2为例，镜像电路24中的晶体管元件241(即第三晶体管元件)可用以反应稳压电路11中的晶体管元件212(即第一晶体管元件)的电气变化，和/或镜像电路24中的晶体管元件242(即第四晶体管元件)可用以反应开关电路13中的晶体管元件231(即第二晶体管元件)的电气变化。此外，图3至图5中的镜像电路34、44及54亦可具有类似特性，在此不重复说明。

在一范例实施例中，图1至图5的稳压电路模块10、20、30、40及50皆可应用于低压差稳压器或类似的电压控制电路模块中。以下以图4的稳压电路模块40设置于低压差稳压器中作为范例进行说明。

图6是根据本发明的范例实施例所示出的稳压电路模块的示意图。请参照图6，相较于图4的稳压电路模块40，稳压电路模块60还包括反馈电路61。

反馈电路61连接至稳压电路41。例如，反馈电路61可连接至晶体管元件412的源极(S)端与运算放大器411的输入端。反馈电路61用以根据电压V(2)产生电压V(fb)(亦称为反馈电压)并将电压V(fb)反馈至稳压电路41。

在一范例实施例中，反馈电路61可包括分压电路。此分压电路包括相互串接的阻抗元件611与612。阻抗元件611与612可对电压V(2)进行分压而产生电压V(fb)。运算放大器411可接收电压V(ref)与V(b)。运算放大器411可根据电压V(ref)与V(b)产生电压V(1)。例如，运算放大器411可根据电压V(ref)与V(b)之间的电压差产生电压V(1)。根据电压V(1)，晶体管元件412可对应调整电压V(2)。由此，通过设置反馈电路61，稳压电路模块60可使电压V(2)的电压值维持稳定。

须注意的是，在图1至图6的范例实施例中，各个电子电路(或电子元件)相互间的连接关系皆可根据实务需求调整，本发明不加以限制。或者，更多有用的电子电路(或电子元件)亦可被适当地加入至稳压电路模块中或者用以取代稳压电路模块中特定的电子电路(或电子元件)，本发明不加以限制。

在一范例实施例中，所述稳压电路模块可设置于存储器存储装置中。或者，在一范例实施例中，所述稳压电路模块亦可设置于其他类型的电子装置中。

图7是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图7，存储器存储装置70包括连接接口单元71、存储器控制电路单元72、可复写式非易失性存储器模块73及稳压电路模块74。

连接接口单元71用以将存储器存储装置70连接主机系统。存储器存储装置70可经由连接接口单元71与主机系统通信。在一范例实施例中，连接接口单元71是相容于外设部件互连局部总线(Peripheral Component Interconnect Express,PCI Express)标准。然而，必须了解的是，本发明不限于此，连接接口单元71亦可以是符合串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、并行高级技术附件(ParallelAdvanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、通用串行总线(UniversalSerial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal FlashStorage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(IntegratedDevice Electronics,IDE)标准或其他适合的标准。连接接口单元71可与存储器控制电路单元72封装在一个芯片中，或者连接接口单元71是布设于一包含存储器控制电路单元72的芯片外。

存储器控制电路单元72连接至连接接口单元71与可复写式非易失性存储器模块73。存储器控制电路单元72用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统的指令在可复写式非易失性存储器模块73中进行数据的写入、读取与抹除等运作。

可复写式非易失性存储器模块73用以存储主机系统所写入的数据。可复写式非易失性存储器模块73可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

可复写式非易失性存储器模块73中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块73中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，由此取得此存储单元所存储的一或多个比特。

在一范例实施例中，可复写式非易失性存储器模块73的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。

在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。

稳压电路模块74可包括图1至图6的稳压电路模块。稳压电路模块74可设置于存储器存储装置70内部并连接至连接接口单元71、存储器控制电路单元72及可复写式非易失性存储器模块73的至少其中之一，以执行相关的电压控制操作。或者，稳压电路模块74亦可设置于连接接口单元71、存储器控制电路单元72及可复写式非易失性存储器模块73的至少其中之一内部。稳压电路模块74的实施细节请参照图1至图6的范例实施例，在此不重复赘述。

图8是根据本发明的范例实施例所示出的电压控制方法的流程图。请参照图8，在步骤801中，由稳压电路根据参考电压产生第一电压与第二电压。在步骤S802中，由开关电路根据第一电压与控制电压之间的电压差导通或断开补偿电路。在步骤S803中，根据第二电压产生控制电压。

然而，图8中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图8中各步骤可以实作为多个程序码或是电路，本案不加以限制。此外，图8的方法可以搭配以上范例实施例使用，也可以单独使用，本案不加以限制。

综上所述，本发明实施例提供的稳压电路模块、存储器存储装置及电压控制方法，可根据稳压电路的输出(即第二电压)来动态产生或调整开关电路的控制电压，以反映在当前的操作环境下开关电路中的晶体管元件可能的特性变化。由此，可提高开关电路的操作稳定性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (33)

1.一种稳压电路模块，其特征在于，包括：

稳压电路；

补偿电路；

镜像电路；以及

开关电路，连接至所述稳压电路、所述补偿电路及所述镜像电路，

其中所述稳压电路用以根据参考电压产生第一电压与第二电压，

所述开关电路用以根据所述第一电压与控制电压之间的电压差导通或断开所述补偿电路，并且

所述镜像电路用以根据所述第二电压产生所述控制电压。

2.根据权利要求1所述的稳压电路模块，其中所述稳压电路包括：

运算放大器，连接至所述开关电路，

所述运算放大器用以：

接收所述参考电压；以及

根据所述参考电压于所述运算放大器的输出端产生所述第一电压。

3.根据权利要求1所述的稳压电路模块，其中所述稳压电路包括：

第一晶体管元件，连接至所述开关电路与所述镜像电路，

所述第一晶体管元件用以：

经由所述第一晶体管元件的第一端接收所述第一电压；以及

根据所述第一电压而经由所述第一晶体管元件的第二端输出所述第二电压。

4.根据权利要求1所述的稳压电路模块，其中所述开关电路包括：

第二晶体管元件，连接至所述稳压电路、所述补偿电路及所述镜像电路，

所述第二晶体管元件用以：

经由所述第二晶体管元件的第一端接收所述第一电压；

经由所述第二晶体管元件的第二端接收所述控制电压；以及

根据所述第一电压与所述控制电压之间的所述电压差，导通或断开连接至所述第二晶体管元件的第三端的所述补偿电路。

5.根据权利要求1所述的稳压电路模块，其中所述镜像电路包括：

第三晶体管元件，连接至所述稳压电路；以及

第四晶体管元件，连接至所述第三晶体管元件与所述开关电路，

所述第三晶体管元件用以：

经由所述第三晶体管元件的第一端接收所述第二电压；以及

根据所述第二电压而经由所述第三晶体管元件的第二端产生第三电压，

所述第四晶体管元件用以：

经由所述第四晶体管元件的第一端接收所述第三电压；以及

根据所述第三电压而经由所述第四晶体管元件的第二端产生所述控制电压。

6.根据权利要求1所述的稳压电路模块，其中所述稳压电路包括运算放大器与第一晶体管元件，

所述开关电路包括第二晶体管元件，

所述运算放大器的输出端连接至所述第一晶体管元件的第一端与所述第二晶体管元件的第一端，

所述第一晶体管元件的第二端与所述第二晶体管元件的第二端连接至所述镜像电路，并且

所述第二晶体管元件的第三端连接至所述补偿电路。

7.根据权利要求6所述的稳压电路模块，其中所述镜像电路包括第三晶体管元件与第四晶体管元件，

所述第三晶体管元件的第一端连接至所述第一晶体管元件的所述第二端，

所述第三晶体管元件的第二端连接至所述第四晶体管元件的第一端，并且

所述第四晶体管元件的第二端连接至所述第二晶体管元件的所述第二端。

8.根据权利要求1所述的稳压电路模块，其中所述补偿电路用以补偿所述稳压电路的频率响应。

9.根据权利要求1所述的稳压电路模块，还包括：

反馈电路，连接至所述稳压电路，

其中所述反馈电路用以根据所述第二电压产生反馈电压并将所述反馈电压反馈至所述稳压电路。

10.根据权利要求1所述的稳压电路模块，其中所述镜像电路更用以反应所述稳压电路及所述开关电路中的至少一晶体管元件的电气变化而作动。

11.根据权利要求10所述的稳压电路模块，其中所述镜像电路中的第三晶体管元件用以反应所述稳压电路中的第一晶体管元件的电气变化，并且

所述镜像电路中的第四晶体管元件用以反应所述开关电路中的第二晶体管元件的电气变化。

12.一种存储器存储装置，其特征在于，包括：

连接接口单元，用以连接至主机系统；

可复写式非易失性存储器模块；

存储器控制电路单元；以及

稳压电路模块，连接至所述连接接口单元、所述可复写式非易失性存储器模块及所述存储器控制电路单元的至少其中之一，

其中所述稳压电路模块用以：

由稳压电路根据参考电压产生第一电压与第二电压；

由开关电路根据所述第一电压与控制电压之间的电压差导通或断开补偿电路；以及

根据所述第二电压产生所述控制电压。

13.根据权利要求12所述的存储器存储装置，其中所述稳压电路包括：

运算放大器，连接至所述开关电路，

所述运算放大器用以：

接收所述参考电压；以及

根据所述参考电压于所述运算放大器的输出端产生所述第一电压。

14.根据权利要求12所述的存储器存储装置，其中所述稳压电路包括：

第一晶体管元件，连接至所述开关电路，

所述第一晶体管元件用以：

经由所述第一晶体管元件的第一端接收所述第一电压；以及

根据所述第一电压而经由所述第一晶体管元件的第二端输出所述第二电压。

15.根据权利要求12所述的存储器存储装置，其中所述开关电路包括：

第二晶体管元件，连接至所述稳压电路与所述补偿电路，

所述第二晶体管元件用以：

经由所述第二晶体管元件的第一端接收所述第一电压；

经由所述第二晶体管元件的第二端接收所述控制电压；以及

根据所述第一电压与所述控制电压之间的所述电压差，导通或断开连接至所述第二晶体管元件的第三端的所述补偿电路。

16.根据权利要求12所述的存储器存储装置，其中所述稳压电路模块包括镜像电路，且所述镜像电路用以：

经由第三晶体管元件的第一端接收所述第二电压；

根据所述第二电压而经由所述第三晶体管元件的第二端产生第三电压；

经由第四晶体管元件的第一端接收所述第三电压；以及

根据所述第三电压而经由所述第四晶体管元件的第二端产生所述控制电压。

17.根据权利要求12所述的存储器存储装置，其中所述稳压电路包括运算放大器与第一晶体管元件，

所述开关电路包括第二晶体管元件，

所述运算放大器的输出端连接至所述第一晶体管元件的第一端与所述第二晶体管元件的第一端，

所述第一晶体管元件的第二端与所述第二晶体管元件的第二端连接至镜像电路，并且

所述第二晶体管元件的第三端连接至所述补偿电路。

18.根据权利要求17所述的存储器存储装置，其中所述稳压电路模块包括所述镜像电路，

所述镜像电路包括第三晶体管元件与第四晶体管元件，

所述第三晶体管元件的第一端连接至所述第一晶体管元件的所述第二端，

所述第三晶体管元件的第二端连接至所述第四晶体管元件的第一端，并且

所述第四晶体管元件的第二端连接至所述第二晶体管元件的所述第二端。

19.根据权利要求12所述的存储器存储装置，其中所述补偿电路用以补偿所述稳压电路的频率响应。

20.根据权利要求12所述的存储器存储装置，其中所述稳压电路模块更用以：

由反馈电路根据所述第二电压产生反馈电压；以及

将所述反馈电压反馈至所述稳压电路。

21.根据权利要求12所述的存储器存储装置，其中所述控制电压是由所述稳压电路模块中的镜像电路根据所述第二电压产生，且所述镜像电路用以反应所述稳压电路及所述开关电路中的至少一晶体管元件的电气变化而作动。

22.根据权利要求21所述的存储器存储装置，其中所述镜像电路中的第三晶体管元件用以反应所述稳压电路中的第一晶体管元件的电气变化，并且

所述镜像电路中的第四晶体管元件用以反应所述开关电路中的第二晶体管元件的电气变化。

23.一种电压控制方法，其特征在于，用于稳压电路模块，所述电压控制方法包括：

由稳压电路根据参考电压产生第一电压与第二电压；

由开关电路根据所述第一电压与控制电压之间的电压差导通或断开补偿电路；以及

根据所述第二电压产生所述控制电压。

24.根据权利要求23所述的电压控制方法，其中由所述稳压电路根据所述参考电压产生所述第一电压与所述第二电压的步骤包括：

接收所述参考电压；以及

根据所述参考电压于运算放大器的输出端产生所述第一电压。

25.根据权利要求23所述的电压控制方法，其中由所述稳压电路根据所述参考电压产生所述第一电压与所述第二电压的步骤包括：

经由第一晶体管元件的第一端接收所述第一电压；以及

根据所述第一电压而经由所述第一晶体管元件的第二端输出所述第二电压。

26.根据权利要求23所述的电压控制方法，其中由所述开关电路根据所述第一电压与所述控制电压之间的所述电压差导通或断开所述补偿电路的步骤包括：

经由第二晶体管元件的第一端接收所述第一电压；

经由所述第二晶体管元件的第二端接收所述控制电压；以及

根据所述第一电压与所述控制电压之间的所述电压差，导通或断开连接至所述第二晶体管元件的第三端的所述补偿电路。

27.根据权利要求23所述的电压控制方法，其中根据所述第二电压产生所述控制电压的步骤包括：

经由第三晶体管元件的第一端接收所述第二电压；

根据所述第二电压而经由所述第三晶体管元件的第二端产生第三电压；

经由第四晶体管元件的第一端接收所述第三电压；以及

根据所述第三电压而经由所述第四晶体管元件的第二端产生所述控制电压。

28.根据权利要求23所述的电压控制方法，其中所述稳压电路包括运算放大器与第一晶体管元件，

所述开关电路包括第二晶体管元件，

所述运算放大器的输出端连接至所述第一晶体管元件的第一端与所述第二晶体管元件的第一端，

所述第一晶体管元件的第二端与所述第二晶体管元件的第二端连接至镜像电路，并且

所述第二晶体管元件的第三端连接至所述补偿电路。

29.根据权利要求28所述的电压控制方法，其中所述稳压电路模块还包括所述镜像电路，

所述镜像电路包括第三晶体管元件与第四晶体管元件，

所述第三晶体管元件的第一端连接至所述第一晶体管元件的所述第二端，

所述第三晶体管元件的第二端连接至所述第四晶体管元件的第一端，并且

所述第四晶体管元件的第二端连接至所述第二晶体管元件的所述第二端。

30.根据权利要求23所述的电压控制方法，其中所述补偿电路用以补偿所述稳压电路的频率响应。

31.根据权利要求23所述的电压控制方法，还包括：

由反馈电路根据所述第二电压产生反馈电压；以及

将所述反馈电压反馈至所述稳压电路。

32.根据权利要求23所述的电压控制方法，其中所述控制电压是由所述稳压电路模块中的镜像电路根据所述第二电压产生，且所述镜像电路用以反应所述稳压电路及所述开关电路中的至少一晶体管元件的电气变化而作动。

33.根据权利要求32所述的电压控制方法，其中所述镜像电路中的第三晶体管元件用以反应所述稳压电路中的第一晶体管元件的电气变化，并且

所述镜像电路中的第四晶体管元件用以反应所述开关电路中的第二晶体管元件的电气变化。

Images