CN115268553B - 电压供应电路、三维存储器器件、外围电路以及用于调整电压供应电路的方法 - Google Patents
电压供应电路、三维存储器器件、外围电路以及用于调整电压供应电路的方法 Download PDFInfo
- Publication number
- CN115268553B CN115268553B CN202210455417.1A CN202210455417A CN115268553B CN 115268553 B CN115268553 B CN 115268553B CN 202210455417 A CN202210455417 A CN 202210455417A CN 115268553 B CN115268553 B CN 115268553B
- Authority
- CN
- China
- Prior art keywords
- compensation
- voltage
- control signal
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 17
- 230000033228 biological regulation Effects 0.000 claims abstract description 54
- 230000001105 regulatory effect Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Abstract
一种电压供应电路包括温度补偿电路和电压调节电路。该温度补偿电路包括:将器件温度值与参考值进行比较以输出比较结果的比较器电路;以及接收该比较结果、补偿值控制信号和补偿启用信号并且根据该比较结果输出电压控制信号的补偿控制器电路。该电压调节电路接收该电压控制信号并且根据该控制信号提供电压输出。
Description
技术领域
本公开涉及电压供应电路、存储器器件、外围电路以及用于调整电压供应电路的电压电平的方法,并且具体而言涉及三维(3D)存储器器件中的电压供应电路。
背景技术
低压差稳压器是现代电子器件中广泛使用的部件。低压差稳压器的用途的范围从通信器件(包括有线和无线通信器件)到便携式电子设备,以及工业、航空、航天和汽车应用。
低压差稳压器可以广泛地包含一类直流(DC,direct current)线性稳压器,即使供电电压接近输出电压,这类稳压器也能够对输出电压进行调节。由于在此类稳压器中不发生开关,因此在不期望开关噪声的情况下,此类稳压器可以是很有用的。
当在3D存储器器件中应用低压差稳压器时,为了提高工作速度,需要相应地提高3D存储器器件的驱动电流和芯片的集成密度。
发明内容
本文公开了电压供应电路以及用于调整电压供应电路的电压电平的方法的实施方式。
在一个方面中,公开了一种电压供应电路。该电压供应电路包括温度补偿电路和电压调节电路。该温度补偿电路包括:将器件温度值与参考值进行比较以输出比较结果的比较器电路;以及接收该比较结果、补偿值控制信号和补偿启用信号并且输出电压控制信号的补偿控制器电路。该电压调节电路接收该电压控制信号并且根据该电压控制信号提供电压输出。
在一些实施方式中,该比较器电路包括接收器件温度值的第一比较器输入端子、接收参考值的第二比较器输入端子以及输出比较结果的比较器输出端子。在器件温度值低于参考值时,该比较结果包括到补偿控制器电路的比较标志。
在一些实施方式中,补偿控制器电路包括接收该比较结果的第一补偿输入端子以及接收补偿启用信号的第二补偿输入端子。比较标志和补偿启用信号联合地启用该补偿控制器电路。
在一些实施方式中,补偿控制器电路还包括接收补偿值控制信号的第三补偿输入端子。该补偿控制器电路联合地根据比较标志、补偿启用信号和补偿值控制信号生成电压控制信号。
在一些实施方式中,比较标志、补偿启用信号和补偿值控制信号联合地控制多个逻辑门,以生成电压控制信号。
在一些实施方式中,补偿值控制信号包括到多个逻辑门的多个控制命令,以生成该电压控制信号。在一些实施方式中,该电压控制信号包括至少一个开关命令,以控制该电压调节电路中的至少一个开关。
在一些实施方式中,该补偿控制器电路包括:接收比较结果和补偿启用信号并且输出第一逻辑值的第一逻辑门;接收补偿值控制信号的第一部分和第一逻辑值并且输出该电压控制信号的第一部分的第二逻辑门;以及接收补偿值控制信号的第二部分和第一逻辑值并且输出该电压控制信号的第二部分的第三逻辑门。
在一些实施方式中,补偿值控制信号包括数字信号,补偿值控制信号的第一部分包括该数字信号的第一位,并且补偿值控制信号的第二部分包括该数字信号的第二位。
在一些实施方式中,第一逻辑门包括AND门,第二逻辑门包括NAND门,并且第三逻辑门包括NAND门。
在一些实施方式中,电压调节电路包括:具有串联连接的第一电阻器和第二电阻器的电阻器串;耦接至第一电阻器的两端的第一开关;以及耦接至第二电阻器的两端的第二开关。
在一些实施方式中,第一开关和第二开关被补偿控制器电路提供的电压控制信号控制。
在一些实施方式中,电压调节电路还包括用于输出电压输出的输出端子,并且电压输出的电压电平可通过接通/断开第一开关和/或第二开关而进行调整。
在另一个方面中,公开了一种3D存储器器件。该3D存储器器件包括:用于存储数据的存储器单元阵列;以及耦接至该存储器单元阵列并且包括向外围电路提供电压源的电压供应电路的外围电路。该电压供应电路包括温度补偿电路和电压调节电路。该温度补偿电路包括:将器件温度值与参考值进行比较以输出比较结果的比较器电路;以及接收该比较结果、补偿值控制信号和补偿启用信号并且根据该比较结果输出电压控制信号的补偿控制器电路。该电压调节电路接收该电压控制信号并且根据该电压控制信号提供电压输出。
在一些实施方式中,该比较器电路包括接收器件温度值的第一比较器输入端子、接收参考值的第二比较器输入端子以及输出比较结果的比较器输出端子。在器件温度值低于参考值时,该比较结果包括到补偿控制器电路的比较标志。
在一些实施方式中,该补偿控制器电路包括:接收该比较结果的第一补偿输入端子;接收补偿启用信号的第二补偿输入端子;以及接收补偿值控制信号的第三补偿输入端子。该补偿控制器电路联合地根据比较结果、补偿启用信号和补偿值控制信号生成电压控制信号。
在一些实施方式中,比较结果、补偿启用信号和补偿值控制信号联合地控制多个逻辑门,以生成电压控制信号。在一些实施方式中,补偿值控制信号包括到多个逻辑门的多个控制命令,以生成该电压控制信号。
在一些实施方式中,电压调节电路包括:具有串联连接的第一电阻器和第二电阻器的电阻器串;耦接至第一电阻器的两端的第一开关;以及耦接至第二电阻器的两端的第二开关。
在一些实施方式中,第一开关和第二开关被补偿控制器电路提供的电压控制信号控制。
在一些实施方式中,电压调节电路还包括用于输出电压输出的输出端子,电压输出的电压电平可通过接通/断开第一开关和/或第二开关而进行调整。
在又一个方面中,公开了一种外围电路。该外围电路包括耦接至存储器单元阵列的多个晶体管。该外围电路包括电压供应电路。该电压供应电路包括温度补偿电路和电压调节电路。该温度补偿电路包括:将器件温度值与参考值进行比较以输出比较结果的比较器电路;以及接收该比较结果、补偿值控制信号和补偿启用信号并且输出电压控制信号的补偿控制器电路。该电压调节电路接收该电压控制信号并且根据该电压控制信号提供电压输出。
在一些实施方式中,该比较器电路包括接收器件温度值的第一比较器输入端子、接收参考值的第二比较器输入端子以及输出比较结果的比较器输出端子。在器件温度值低于参考值时,该比较结果包括到补偿控制器电路的比较标志。
在一些实施方式中,该补偿控制器电路包括:接收该比较结果的第一补偿输入端子;接收补偿启用信号的第二补偿输入端子;以及接收补偿值控制信号的第三补偿输入端子。该补偿控制器电路联合地根据比较结果、补偿启用信号和补偿值控制信号生成电压控制信号。
在一些实施方式中,比较结果、补偿启用信号和补偿值控制信号联合地控制多个逻辑门,以生成电压控制信号。在一些实施方式中,补偿值控制信号包括到多个逻辑门的多个控制命令,以生成该电压控制信号。
在一些实施方式中,电压调节电路包括:具有串联连接的第一电阻器和第二电阻器的电阻器串;耦接至第一电阻器的两端的第一开关;以及耦接至第二电阻器的两端的第二开关。
在一些实施方式中,第一开关和第二开关被补偿控制器电路提供的电压控制信号控制。
在一些实施方式中,电压调节电路还包括用于输出电压输出的输出端子,并且电压输出的电压电平可通过接通/断开第一开关和/或第二开关而进行调整。
在再一方面中,公开了一种用于调整电压供应电路的电压电平的方法。将器件温度值与参考值进行比较以输出比较结果。将比较结果提供给补偿控制器电路,并且根据该比较结果输出电压控制信号。根据该电压控制信号调整电压调节电路的电压输出。
在一些实施方式中,将比较标志输出给补偿控制器电路。在一些实施方式中,将比较结果提供给补偿控制器电路,将补偿启用信号提供给补偿控制器电路,并且联合地根据该比较结果和该补偿启用信号启用补偿控制器电路。
在一些实施方式中,将补偿值控制信号提供给补偿控制器电路,并且联合地根据该比较结果、补偿启用信号和补偿值控制信号生成该电压控制信号。
在一些实施方式中,比较结果、补偿启用信号和补偿值控制信号联合地控制多个逻辑门,以生成电压控制信号。
在一些实施方式中,将多个控制命令提供给多个逻辑门作为补偿值控制信号,并且基于到多个逻辑门的多个控制命令生成该电压控制信号。
在一些实施方式中,选择性地接通/断开电压调节电路中的第一开关和第二开关,以改变电压调节电路中的电阻器串的电阻,并且电压源被提供为与电阻器串串联连接以输出电压输出。
在一些实施方式中,该电阻器串包括与该电压源串联连接的第一电阻器和第二电阻器。在一些实施方式中,接通第一开关,以旁路该电阻器串中的第一电阻器,并且接通第二开关,以旁路该电阻器串中的第二电阻器。
附图说明
并入本文并且形成说明书的一部分的附图示出了本公开的方面并与说明书一起进一步用于解释本公开的原理,并且使相关领域的技术人员能够制成和使用本公开。
图1示出了根据本公开的一些方面的示例性3D存储器器件。
图2示出了根据本公开的一些方面的示例性外围电路。
图3示出了根据本公开的一些方面的示例性电压供应电路。
图4示出了根据本公开的一些方面的示例性温度补偿电路。
图5示出了根据本公开的一些方面的示例性电压调节电路。
图6示出了根据本公开的一些方面的示例性分压器。
图7示出了根据本公开的一些方面的示例性电压输出图。
图8示出了根据本公开的一些方面的用于调整电压供应电路的电压电平的示例性方法的流程图。
图9示出了根据本公开的一些方面的具有存储器器件的示例性系统的框图。
图10A示出了根据本公开的一些方面的具有存储器器件的示例性存储器卡的图。
图10B示出了根据本公开的一些方面的具有存储器器件的示例性固态驱动器(SSD,solid-state drive)的图。
将参考附图描述本公开。
具体实施方式
尽管讨论了具体的配置和布置,但是应当理解,这样做仅仅是出于说明的目的。这样,在不脱离本公开的范围的情况下,可以使用其他配置和布置。此外,本公开也可以用于各种其他应用。如本公开中描述的功能和结构特征可以彼此组合、调整和修改,并且以在附图中未具体描绘的方式,使得这些组合、调整和修改在本公开的范围内。
一般地,术语可以至少部分地从上下文中的使用来理解。例如,至少部分地取决于上下文,如本文所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性,或者可以用于以复数意义描述特征、结构或特性的组合。类似地,诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法,这至少部分地取决于上下文。另外,术语“基于”可以被理解为不一定旨在传达排他的一组因素,并且可以替代地允许存在不一定明确描述的附加因素,这同样至少部分地取决于上下文。
如本文所用,术语“3D存储器器件”是指半导体器件,其在横向定向的衬底上具有垂直定向的存储器单元晶体管串(本文称为“存储器串”(例如NAND存储器串)的区域),使得存储器串在相对于衬底的垂直方向上延伸。如本文所用,术语“垂直/垂直地”是指标称地垂直于衬底的横向表面。
在存储器器件中,例如,在NAND闪存存储器或者3D闪存存储器中,一般需要VDD电压来完成诸如对该存储器器件中的数据的读取、编程或擦除的操作的功能。VDD电压可以是经由外部VCC引脚由外部集成电路电压源电压(VCC)生成的。电压供应电路(例如,低压差(LDO,low drop-ou)稳压器电路)可以用于由VCC生成VDD。尽管3D NAND闪存存储器是一种可能的可以使用电压供应电路的实施方式,电压供应电路可以用于许多其他应用中,包括其他种类的存储器器件和许多其他技术领域。
存储器器件的工作温度,例如,外围电路中的器件的工作温度可能因各种原因而受到改变。在一些实施方式中,外围电路中的器件的工作温度可能被外部环境温度改变。在一些实施方式中,外围电路中的器件的工作温度可能被外围电路中的电流消耗引起的内部热积聚改变。在一些实施方式中,存储器器件的工作温度是指外围电路中的晶体管(例如,互补金属氧化物半导体(CMOS,complementary metal-oxide semiconductor))的工作温度。随着存储器器件的工作温度的提高,存储器器件中的金属层的电阻相应地增大,并且因此外围电路中的电力总线的性能下降。然而,在存储器器件的工作温度下降时,存储器器件的泄漏电流可能增大,并且导致系统功耗。本申请的实施方式可以准确地监测外围电路中的器件的温度变化。另外,本申请的实施方式可以根据在补偿控制器电路中提供的不同代码灵活地调整供应电压值(VDD值)。此外,本申请的实施方式可以提供上述改进而不提高外围电路的功耗和器件面积。
图1示出了根据本公开的一些方面的示例性3D存储器器件100。3D存储器器件100可以是或者包括3D NAND存储器器件。如图1中所示,3D存储器器件100可以包括存储器单元阵列102,存储器单元阵列102包括NAND存储器串的形式的NAND存储器单元的阵列。3D存储器器件100还可以包括外围电路200,外围电路200被配置为促进NAND存储器单元的操作,例如读取、编程和擦除。外围电路可以包括(例如)页缓冲器104、列解码器/位线驱动器106、行解码器/字线驱动器108、电压发生器110、具有微控制器单元(MCU,microcontroller unit)208的控制逻辑112、寄存器、接口116和数据总线。应当理解,在一些示例中,还可以包括附加的外围电路。电压供应电路300可以包括在外围电路中,从而在该外围电路中从电压发生器110接收电压源并且向页缓冲器104以及/或者向输入/输出(I/O)控制电路和控制逻辑112中的MCU 208提供经调节的电压。
页缓冲器104可以被配置为根据控制逻辑112的控制从存储器单元阵列102读取数据以及向存储器单元阵列102编程数据。在一个示例中,页缓冲器104可以存储将被编程到存储器单元阵列102的一个页中的一页编程数据(写入数据)。在另一示例中,页缓冲器104还执行编程验证操作,以确保数据已经被正确地编程到了耦接至选定字线的存储器单元中。行解码器/字线驱动器108可以被配置为由控制逻辑112控制,并且选择存储器单元阵列102的块以及选定块的字线。行解码器/字线驱动器108还可以被配置为使用由电压发生器110生成的字线电压驱动选定字线。电压发生器110可以被配置为由控制逻辑112控制,并且生成将被提供至存储器单元阵列102的字线电压(例如,读取电压、编程电压、通过电压、局部电压和验证电压)。列解码器/位线驱动器106可以被配置为由控制逻辑112控制,并且通过施加由电压发生器110生成的位线电压而选择一个或多个NAND存储器串。例如,列解码器/位线驱动器106可以施加列信号,以用于从页缓冲器104选定将在读取操作中输出的一组的N位数据。
控制逻辑112可以耦接至每个外围电路,并且被配置为控制外围电路的操作。寄存器可以耦接至控制逻辑112,并且包括用于存储状态信息、命令操作码(OP码)和用于控制每个外围电路的操作的命令地址的状态寄存器、命令寄存器和地址寄存器。
接口116可以耦接至控制逻辑112,并且充当控制缓冲器,以缓冲接收自主机(未示出)的控制命令并将其转发给控制逻辑112,并且缓冲接收自控制逻辑112的状态信息并将其转发给主机。接口116还可以经由列解码器/位线驱动器106耦接至页缓冲器104,并且充当输入/输出(I/O)接口和数据缓冲器,以缓冲接收自主机(未示出)的编程数据并将其转发至页缓冲器104,以及缓冲来自页缓冲器104的读取数据并将其转发至主机。如图1中所示,双向数据总线可以连接接口116和列解码器/位线驱动器106,以用于传送往返于存储器单元阵列102的数据。
电压供应电路300可以包括在外围电路中,以在外围电路中提供经调节的电压。可以通过外部电力焊盘接口(例如,CMOS芯片接口)提供外部电压VCC,并且外部电压VCC的部分可以提供用于存储器单元阵列102的读取-写入和擦除电压。外部电压VCC可以被电荷泵(例如,电压发生器110)升压,以向存储器单元阵列102提供电压。外部电压VCC的另一部分可以被提供给稳压器模块(例如,电压供应电路300),以向页缓冲器104、MCU 208和/或I/O控制电路206供应电力。电压供应电路300还可以用于生成存储器器件的其他部分中的或者存储器器件以外的其他器件中的电压,其中,这些使用案例只是作为示例和说明提供的而不构成限制。
图2示出了根据本公开的一些方面的外围电路200。在一些实施方式中,外围电路200可以包括除了图2中所示的那些以外的附加器件。如图2中所示,外围电路200可以包括电压供应电路300,并且电压供应电路300可以通过电阻器/电容器(RC,resistor/capacitor)网络202向外围电路200中的页缓冲器204、I/O控制电路206和/或MCU 208提供经调节的或者经调整的电压电平。在一些实施方式中,RC网络202可以是外围电路200的配电网络,并且可以由导电材料(例如,金属层)形成,以传输电压。在一些实施方式中,页缓冲器204可以与图1中的页缓冲器104类似。I/O控制电路206可以控制接口116的操作,以缓冲接收自主机的编程数据并且将其转发给页缓冲器204,并且缓冲来自页缓冲器204的读取数据并将其转发给主机。MCU 208可以控制包括列解码器/位线驱动器106、行解码器/字线驱动器108、电压发生器110、控制逻辑112、寄存器、接口116和数据总线的3D存储器器件100的总体操作。
图3示出了根据本公开的一些方面的电压供应电路300。在一些实施方式中,电压供应电路300可以包括温度补偿电路302和电压调节电路304。在一些实施方式中,温度补偿电路302用于感测3D存储器器件100的器件温度,并且将器件温度与低参考温度进行比较。在一些实施方式中,该低参考温度可以是由用户根据不同工作环境或不同应用定义的。例如,该低参考温度可以是15摄氏度。对于另一示例,该低参考温度可以是50摄氏度。在一些实施方式中,该低参考温度是基于所需的工作环境和应用预定义的,并且可以具有处于15摄氏度和60摄氏度之间的范围。在一些实施方式中,当器件温度低于该低参考温度时,温度补偿电路302可以向电压调节电路304输出控制信号,以调整VDD的输出电压电平。
在一些实施方式中,当将器件温度与低参考温度进行比较时,温度补偿电路302可以根据不同补偿值控制信号向电压调节电路304输出不同控制信号,以提供VDD的不同电压电平。例如,当低参考温度被定义为15摄氏度,并且器件温度低于15摄氏度时,温度补偿电路302可以向电压调节电路304输出控制信号,以将VDD的输出电压电平调整至1.925伏。对于另一个示例,当器件温度高于或者等于15摄氏度时,可以不启用温度补偿电路302,并且VDD的输出电压电平可以被保持在1.95伏。
在一些实施方式中,可以基于所需的工作环境和应用进一步预定义高参考温度,并且当器件温度高于该高参考温度时,电压调节电路304可以被MCU 208控制。在示例中,该高参考温度可以是100摄氏度。在另一示例中,该高参考温度可以是125摄氏度。在一些实施方式中,该高参考温度可以具有处于90摄氏度和150摄氏度之间的范围。对于另一示例,当器件温度高于100摄氏度时,MCU 208可以控制电压调节电路304,以将VDD的输出电压电平调整至1.975伏。
在一些实施方式中,温度补偿电路302可以包括比较器电路306和补偿控制器电路314。比较器电路306可以包括接收器件温度值的第一比较器输入端子308、接收参考值的第二比较器输入端子310以及输出比较结果的比较器输出端子312。在一些实施方式中,当器件温度值低于参考值时,比较结果包括到补偿控制器电路314的比较标志。
在一些实施方式中,补偿控制器电路314可以包括接收比较结果的第一补偿输入端子313、接收由MCU 208提供的补偿启用信号的第二补偿输入端子316以及接收由MCU 208提供的补偿值控制信号的第三补偿输入端子318。在一些实施方式中,比较结果和补偿启用信号可以联合地启用补偿控制器电路314。在一些实施方式中,比较结果、补偿启用信号和补偿值控制信号可以联合地生成控制信号320,并且补偿控制器电路314可以将控制信号320提供给电压调节电路304。
图4示出了根据本公开的一些方面的示例性温度补偿电路302。如图4中所示,温度补偿电路302可以包括比较器电路306和补偿控制器电路314。在一些实施方式中,比较器电路306可以是数字比较器,例如,8位比较器,如图4中所示。8位比较器的第一比较器输入端子308接收数字(digital)形式的器件温度值,并且8位比较器的第二比较器输入端子310接收数字形式的参考值。在将器件温度值与参考值进行比较之后,该8位比较器可以输出比较结果。在一些实施方式中,该比较结果可以是比较标志,并且该比较标志可以用于与MCU208提供的补偿启用信号组合,以联合地启用补偿控制器电路314。
例如,低参考温度可以被设为15摄氏度,并且当器件温度低于15摄氏度时,该8位比较器可以输出比较标志。当由MCU 208提供的补偿启用信号为1时,补偿控制器电路314可以被启用。
如图4中所示,补偿控制器电路314可以包括接收比较标志的第一补偿输入端子313、接收补偿启用信号的第二补偿输入端子316以及接收补偿值控制信号的第三补偿输入端子318。在补偿控制器电路314被比较标志和补偿启用信号联合地启用时,补偿值控制信号可以进一步用于确定电压电平的调整值。
在一些实施方式中,补偿值控制信号可以包括多个部分,例如数字信号的多个位。例如,如图4中所示,补偿值控制信号可以是表示电压电平的四个不同调整值的2位信号,并且补偿值控制信号的第一位表示该补偿值控制信号的第一部分,并且补偿值控制信号的第二位表示该补偿值控制信号的第二部分。这些电压电平的调整值可以使电压调节电路304输出的电压电平升高或下降。例如,当补偿值控制信号为(1,1)时,由电压调节电路304输出的电压电平可以被调整为下降-3DAC。这里使用的单位DAC表示调整的分辨率。在一些实施方式中,1DAC表示25mV。在另一实施方式中,1DAC可以表示50mV,其可以是在设计电压供应电路300时根据不同应用定义的。
如图4中所示,补偿控制器电路314包括多个逻辑门,以生成控制信号320。在一些实施方式中,逻辑门可以包括AND、OR、XOR、NOT、NAND、NOR、XNOR和/或其他合适的逻辑门,这里不对其做出限制。在一些实施方式中,比较标志(图4中的Flg_vdd_temp)和由MCU 208提供的补偿启用信号(图4中的C_vdd_temp_en)可以被输入至AND门352,并且然后AND门352的逻辑结果可以被输入至两个NAND门354/356。NAND门354/356接收来自AND门352的逻辑结果以及由MCU 208提供的补偿值控制信号(图4中的C_vdd_temp_delta<0>和C_vdd_temp_delta<1>),并且输出电压控制信号320(图4中的Vdd_shift_s1和Vdd_shift_s1),以控制电压调节电路304。然后,电压控制信号320可以用于接通或者断开电压调节电路304中的开关,以调整电压调节电路304的输出电压电平。
图5示出了根据本公开的一些方面的示例性电压调节电路500。在一些实施方式中,电压调节电路500可以是图3中的电压调节电路304。在一些实施方式中,电压调节电路500包括放大器502、晶体管504以及电阻器R1和R2。在一些实施方式中,放大器502将反馈电压(fb)与参考电压(Vref)进行比较,并且生成控制晶体管504的调整信号。在一些实施方式中,将经调节的电压VDD的采样部分(例如,反馈电压(fb))与参考电压Vref进行比较,该采样部分是由通过电阻器R1和R2形成的分压器生成的。经调节的电压VDD可以被提供到晶体管504的源极节点处。使用晶体管504的优点在于可以以低压差和高电源抑制提供经调节的电压VDD。晶体管504的低输出阻抗可以进一步带来高单位增益带宽性能。
图6示出了根据本公开的一些方面的示例性分压器600。在一些实施方式中,分压器600可以包括图5中所示的由电阻器R1和R2形成的分压器。在一些实施方式中,分压器600包括具有串联连接的第一电阻器604和第二电阻器606的电阻器串、第一开关608以及第二开关610。第一开关608耦接至第一电阻器604的两端,并且第二开关610耦接至第二电阻器606的两端。当第一开关608被接通时,第一开关608可以建立第一电阻器604的旁路路径,并且当第二开关610被接通时,第二开关610可以建立第二电阻器606的旁路路径。换句话说,通过接通或断开第一开关608和/或第二开关610,可以相应地改变该电阻器串的电阻。
反馈电压(fb)是R1和R2之间的点处的电压值,并且反馈电压(fb)的电压值是VDD*(R2/(R1+R2))。当图5中的VCC被保持在相同电压值上,并且R1的电阻因接通/断开第一开关608和第二开关610而受到改变时,反馈电压(fb)的电压值将相应地受到改变。因此,反馈电压(fb)可以被用作放大器502的负反馈采样电压。在一些实施方式中,第一开关608和第二开关610可以是作为开关操作的两个晶体管。
如上文所述,当器件温度值低于参考值,并且由MCU 208提供的补偿启用信号是启用时,补偿控制器电路314被启用,以控制第一开关608和第二开关610的接通/断开,并且因此R1的电阻受到改变。在一些实施方式中,当器件温度值高于或者等于参考值时,和/或当器件温度值高于高参考值时,R1/R2的电阻可以由MCU 208控制。
图7示出了根据本公开的一些方面的示例性电压输出图。如图7中所示,电压供应电路300的低参考温度和经调节的电压电平可以基于不同应用而受到改变。例如,如图7中的电压曲线702所示,低参考温度可以被设置为25摄氏度,并且高参考温度可以被设置为100摄氏度。当器件温度低于25摄氏度时,电压供应电路300可以被控制为调整R1的电阻,以将VDD改为1.925伏。当器件温度处于25摄氏度和100摄氏度之间时,VDD可以被保持在1.95伏。当器件温度高于100摄氏度时,R1/R2的电阻可以被MCU 208控制,以将VDD改为1.975伏。
对于另一示例,如图7中的电压曲线704所示,低参考温度可以被设置为50摄氏度,并且高参考温度可以被设置为125摄氏度。当器件温度低于50摄氏度时,电压供应电路300可以被控制为调整R1的电阻,以将VDD改为1.925伏。当器件温度处于50摄氏度和125摄氏度之间时,VDD可以被保持在1.95伏。当器件温度高于125摄氏度时,R1/R2的电阻可以被MCU208控制,以将VDD改为1.975伏。
应当理解,电压值1.925、1.95和1.975仅用于说明目的,可以根据实际要求改变这些电压值。例如,补偿值控制信号可以被设为(1,1)、(1,0)、(0,1)或(0,0),以改变第一开关608和第二开关610的接通/断开状态,并且因此将电压值1.925改为其他电压值。
通过将器件温度与低参考温度进行比较并且对电压供应电路做出相应的补偿来调整VDD的电压电平,由此可以确保VDD的供应电压值与器件的电阻变化匹配,并且因此可以提高外围电路中的电力总线的性能。
图8示出了根据本公开的一些方面的用于调整电压供应电路的电压电平的示例性方法800的流程图。如图8的操作802中所示,将器件温度值与参考值进行比较,以输出比较结果。当器件温度值低于参考值时,比较标志被输出给补偿控制器电路314。
例如,该预定义温度值可以是15摄氏度。对于另一示例,该预定义温度值可以是50摄氏度。在一些实施方式中,该低参考温度是基于所需的工作环境和应用预定义的,并且可以具有处于15摄氏度和60摄氏度之间的范围。在一些实施方式中,当器件温度低于该预定义温度值时,温度补偿电路302可以向电压调节电路304输出控制信号,以调整VDD的输出电压电平。
在一些实施方式中,当将器件温度与该预定义温度值进行比较时,温度补偿电路302可以根据不同补偿值控制信号向电压调节电路304输出不同控制信号,以提供VDD的不同电压电平。例如,当低参考温度被定义为15摄氏度,并且器件温度低于15摄氏度时,温度补偿电路302可以向电压调节电路304输出控制信号,以将VDD的输出电压电平调整至1.925伏。对于另一示例,当器件温度高于或等于15摄氏度时,温度补偿电路302可以向电压调节电路304输出控制信号,以将VDD的输出电压电平调整至1.95伏。对于另一个示例,当器件温度高于100摄氏度时,可以不启用温度补偿电路302,并且VDD的输出电压电平可以被保持在1.975伏。
在一些实施方式中,可以基于所需的工作环境和应用进一步预定义高参考温度,并且当器件温度高于该高参考温度时,电压调节电路304可以被MCU 208控制。在示例中,该高参考温度可以是100摄氏度。在另一示例中,该高参考温度可以是125摄氏度。在一些实施方式中,该高参考温度可以具有处于90摄氏度和150摄氏度之间的范围。对于另一示例,当器件温度高于100摄氏度时,MCU 208可以控制电压调节电路304,以将VDD的输出电压电平调整至1.975伏。
在一些实施方式中,比较器电路306可以是数字比较器,例如,8位比较器,如图4中所示。8位比较器的第一比较器输入端子308接收数字形式的器件温度值,并且8位比较器的第二比较器输入端子310接收数字形式的参考值。在将器件温度值与参考值进行比较之后,该8位比较器可以输出比较结果。在一些实施方式中,该比较结果可以是比较标志,并且该比较标志可以用于与MCU 208提供的补偿启用信号组合,以联合地启用补偿控制器电路314。
例如,低参考温度可以被设为15摄氏度,并且当器件温度低于15摄氏度时,该8位比较器可以输出比较标志。当由MCU 208提供的补偿启用信号为1时,补偿控制器电路314可以被启用。
如图8的操作804中所示,将该比较结果提供给补偿控制器电路314,并且根据该比较结果输出电压控制信号。将该比较标志输出给补偿控制器电路314。在一些实施方式中,将该比较结果提供给补偿控制器电路314,将补偿启用信号提供给补偿控制器电路314,并且根据该比较结果和该补偿启用信号来联合地启用补偿控制器电路314。
在一些实施方式中,将补偿值控制信号提供给补偿控制器电路314,并且联合地根据该比较结果、补偿启用信号和补偿值控制信号生成该控制信号。在一些实施方式中,比较结果、补偿启用信号和补偿值控制信号联合地控制多个逻辑门,以生成该控制信号。在一些实施方式中,将多个控制命令提供给多个逻辑门作为补偿值控制信号,并且基于到多个逻辑门的多个控制命令生成该控制信号。
在一些实施方式中,补偿控制器电路314可以包括接收比较标志的第一补偿输入端子313、接收由MCU 208提供的补偿启用信号的第二补偿输入端子316以及接收由MCU 208提供的补偿值控制信号的第三补偿输入端子318。当补偿控制器电路314被比较标志和补偿启用信号联合地启用时,补偿值控制信号可以进一步用于确定电压电平的调整值。
例如,如图4中所示,补偿值控制信号可以是表示电压电平的四个不同调整值的2位信号。这些电压电平的调整值可以使电压调节电路304输出的电压电平升高或下降。例如,当补偿值控制信号为(1,1)时,由电压调节电路304输出的电压电平可以被调整为下降-3DAC。这里使用的单位DAC表示调整的分辨率。在一些实施方式中,1DAC表示25mV。在另一实施方式中,1DAC可以表示50mV,其可以是在设计电压供应电路300时根据不同应用定义的。
在一些实施方式中,补偿控制器电路314包括多个逻辑门,以生成控制信号320。在一些实施方式中,逻辑门可以包括AND、OR、XOR、NOT、NAND、NOR、XNOR和/或其他合适的逻辑门,这里不对其做出限制。在一些实施方式中,比较标志(图4中的Flg_vdd_temp)和由MCU208提供的补偿启用信号(图4中的C_vdd_temp_en)可以被输入至AND门352,并且然后AND门352的逻辑结果可以被输入至两个NAND门354/356。NAND门354/356接收来自AND门352的逻辑结果以及由MCU 208提供的补偿值控制信号(图4中的C_vdd_temp_delta<0>和C_vdd_temp_delta<1>),并且输出电压控制信号320(图4中的Vdd_shift_s1和Vdd_shift_s1),以控制电压调节电路304。然后,电压控制信号320可以用于接通或者断开电压调节电路304中的开关,以调整电压调节电路304的输出电压电平。
如图8的操作806中所示,电压调节电路304的电压输出根据该电压控制信号受到调整。在一些实施方式中,选择性地接通/断开电压调节电路304中的第一开关608和第二开关610,以改变电压调节电路304中的电阻器串的电阻,并且电压源VCC以与该电阻器串串联连接的方式提供,以输出电压输出VDD。在一些实施方式中,该电阻器串包括与电压源VCC串联连接的第一电阻器604和第二电阻器606。在一些实施方式中,可以接通第一开关608,以旁路该电阻器串中的第一电阻器604,并且可以接通第二开关610,以旁路该电阻器串中的第二电阻器606。
通过将器件温度与低参考温度进行比较并且对电压供应电路做出相应的补偿来调整VDD的电压电平,由此可以确保VDD的供应电压值与器件的电阻变化匹配,并且因此可以提高外围电路中的电力总线的性能。
图9示出了根据本公开的一些方面的具有存储器器件的示例性系统900的框图。系统900可以是移动电话、台式计算机、膝上型计算机、平板计算机、车载计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(virtual reality,VR)设备、增强现实(Augmented Reality AR)设备,或其中具有储存器的任何其他合适的电子设备。如图9所示,系统900可以包括主机908和存储器系统902,存储器系统902具有一个或多个存储器器件904和存储器控制器906。主机908可以是电子设备的处理器,例如中央处理单元(central processing unit,CPU),或片上系统(system-on-chip,SoC),例如应用处理器(application processor,AP)。主机908可以被配置为向存储器器件904发送数据或从存储器器件904接收数据。
存储器器件904可以是本公开中公开的任何存储器器件。如上文详细公开的,存储器器件904(例如,NAND闪存存储器器件)可以具有用于外围电路的受到控制和调节的电压VDD。根据一些实施方式,存储器控制器906耦接至存储器器件904和主机908,并且被配置为控制存储器器件904。存储器控制器906可以管理存储在存储器器件904中的数据,并且与主机908通信。例如,存储器控制器906可以耦接至存储器器件904(例如,上文描述的3D存储器器件100),并且存储器控制器906可以被配置为通过外围电路200控制3D存储器器件100的操作。通过将器件温度与低参考温度进行比较并且对电压供应电路做出相应的补偿来调整VDD的电压电平,由此可以确保VDD的供应电压值与器件的电阻变化匹配,并且因此可以提高外围电路中的电力总线的性能。
在一些实施方式中,存储器控制器906被设计为用于在低占空比环境中操作,如安全数字(secure digital,SD)卡、紧凑型闪存(compact Flash,CF)卡、通用串行总线(universal serial bus,USB)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施方式中,存储器控制器906被设计为用于在高占空比环境SSD或嵌入式多媒体卡(embedded multi-media-card,eMMC)中操作,SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。存储器控制器906可以被配置为控制存储器器件904的操作,例如读取、擦除和编程操作。存储器控制器906还可以被配置为管理关于存储在或要存储在存储器器件904中的数据的各种功能,包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中,存储器控制器906还被配置为处理关于从存储器器件904读取的或者被写入到存储器器件904的数据的纠错码(error correction code,ECC)。存储器控制器906还可以执行任何其他合适的功能,例如,格式化存储器器件904。存储器控制器906可以根据特定通信协议与外部设备(例如,主机908)通信。例如,存储器控制器906可以通过各种接口协议中的至少一种与外部设备通信,接口协议例如USB协议、MMC协议、外围部件互连(peripheralcomponent interconnection,PCI)协议、PCI高速(PCI-E)协议、高级技术附件(advancedtechnology attachment,ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(small computer small interface,SCSI)协议、增强型小型磁盘接口(enhanced smalldisk interface,ESDI)协议、集成驱动电子设备(integrated drive electronics,IDE)协议、Firewire协议等。
存储器控制器906和一个或多个存储器器件904可以集成到各种类型的存储设备中,例如,包括在相同封装(例如,通用闪存存储(universal Flash storage,UFS)封装或eMMC封装)中。也就是说,存储器系统902可以实施并且封装到不同类型的终端电子产品中。在如图10A中所示的一个示例中,存储器控制器906和单个存储器器件904可以集成到存储器卡1002中。存储器卡1002可以包括PC卡(PCMCIA(personal computer memory cardinternational association),个人计算机存储器卡国际协会)、CF卡、智能媒体(smartmedia,SM)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡1002还可以包括将存储器卡1002与主机(例如,图9中的主机908)耦接的存储器卡连接器1004。在如图10B中所示的另一示例中,存储器控制器906和多个存储器器件904可以集成到SSD 1006中。SSD 1006还可以包括将SSD 1006与主机(例如,图9中的主机908)耦接的SSD连接器1008。在一些实施方式中,SSD 1006的存储容量和/或操作速度大于存储器卡1002的存储容量和/或操作速度。
可以容易地针对各种应用修改和/或调整前文对具体的实施方式所做的描述。因此,基于文中提供的教导和指导,旨在使这样的调整和修改落在所公开的实施方式的含义以及等价方案的范围内。
本公开的广度和范围不应由上述示例性实施方式中的任何示例性实施方式限制,而是仅根据下述权利要求及其等价方案限定。
Claims (32)
1.一种电压供应电路,包括:
温度补偿电路,包括:
将器件温度值与参考值进行比较以输出比较结果的比较器电路;以及
接收所述比较结果、补偿值控制信号和补偿启用信号并且输出电压控制信号的补偿控制器电路;以及
接收所述电压控制信号并且根据所述电压控制信号提供电压输出的电压调节电路,
其中,所述补偿控制器电路包括:
接收所述比较结果和所述补偿启用信号并且输出第一逻辑值的第一逻辑门;
接收所述补偿值控制信号的第一部分和所述第一逻辑值并且输出所述电压控制信号的第一部分的第二逻辑门;以及
接收所述补偿值控制信号的第二部分和所述第一逻辑值并且输出所述电压控制信号的第二部分的第三逻辑门。
2.根据权利要求1所述的电压供应电路,其中,所述比较器电路包括:
接收所述器件温度值的第一比较器输入端子;
接收所述参考值的第二比较器输入端子;以及
输出所述比较结果的比较器输出端子,
其中,当所述器件温度值低于所述参考值时,所述比较结果包括到所述补偿控制器电路的比较标志。
3.根据权利要求2所述的电压供应电路,其中,所述补偿控制器电路包括:
接收所述比较结果的第一补偿输入端子;以及
接收所述补偿启用信号的第二补偿输入端子,
其中,所述比较结果和所述补偿启用信号联合地启用所述补偿控制器电路。
4.根据权利要求3所述的电压供应电路,
其中,所述补偿控制器电路还包括接收所述补偿值控制信号的第三补偿输入端子;并且
其中,所述补偿控制器电路联合地根据所述比较结果、所述补偿启用信号和所述补偿值控制信号生成所述电压控制信号。
5.根据权利要求4所述的电压供应电路,其中,所述比较结果、所述补偿启用信号和所述补偿值控制信号联合地控制多个逻辑门,以生成所述电压控制信号。
6.根据权利要求5所述的电压供应电路,其中,所述补偿值控制信号包括到所述多个逻辑门的多个控制命令,以生成所述电压控制信号。
7.根据权利要求4所述的电压供应电路,其中,所述电压控制信号包括至少一个开关命令,以控制所述电压调节电路中的至少一个开关。
8.根据权利要求1所述的电压供应电路,其中,所述补偿值控制信号包括数字信号,所述补偿值控制信号的所述第一部分包括所述数字信号的第一位,并且所述补偿值控制信号的所述第二部分包括所述数字信号的第二位。
9.根据权利要求1所述的电压供应电路,其中,所述第一逻辑门包括AND门,所述第二逻辑门包括NAND门,并且所述第三逻辑门包括NAND门。
10.根据权利要求1所述的电压供应电路,其中,所述电压调节电路包括:
包括串联连接的第一电阻器和第二电阻器的电阻器串;
耦接至所述第一电阻器的两端的第一开关;以及
耦接至所述第二电阻器的两端的第二开关。
11.根据权利要求10所述的电压供应电路,其中,所述电压调节电路还包括用于输出所述电压输出的输出端子,并且所述电压输出的电压电平能够通过接通/断开所述第一开关和/或所述第二开关而进行调整。
12.一种3D存储器器件,包括:
用于存储数据的存储器单元阵列;以及
耦接到所述存储器单元阵列并且包括提供外围电路中的电压源的电压供应电路的所述外围电路,所述电压供应电路包括:
温度补偿电路,包括:
将器件温度值与参考值进行比较以输出比较结果的比较器电路;以及
接收所述比较结果、补偿值控制信号和补偿启用信号并且输出电压控制信号的补偿控制器电路;以及
接收所述电压控制信号并且根据所述电压控制信号提供电压输出的电压调节电路。
13.根据权利要求12所述的3D存储器器件,
其中,所述比较器电路包括:
接收所述器件温度值的第一比较器输入端子;
接收所述参考值的第二比较器输入端子;以及
输出所述比较结果的比较器输出端子,并且
其中,当所述器件温度值低于所述参考值时,所述比较结果包括到所述补偿控制器电路的比较标志。
14.根据权利要求13所述的3D存储器器件,其中,所述补偿控制器电路包括:
接收所述比较结果的第一补偿输入端子;
接收所述补偿启用信号的第二补偿输入端子;以及
接收所述补偿值控制信号的第三补偿输入端子,
其中,所述补偿控制器电路联合地根据所述比较结果、所述补偿启用信号和所述补偿值控制信号生成所述电压控制信号。
15.根据权利要求14所述的3D存储器器件,其中,所述比较结果、所述补偿启用信号和所述补偿值控制信号联合地控制多个逻辑门,以生成所述电压控制信号。
16.根据权利要求12所述的3D存储器器件,其中,所述电压调节电路包括:
包括串联连接的第一电阻器和第二电阻器的电阻器串;
耦接至所述第一电阻器的两端的第一开关;以及
耦接至所述第二电阻器的两端的第二开关。
17.根据权利要求16所述的3D存储器器件,其中,所述电压调节电路还包括用于输出所述电压输出的输出端子,并且所述电压输出的电压电平能够通过接通/断开所述第一开关和/或所述第二开关而进行调整。
18.一种外围电路,包括:
电压供应电路,包括:
温度补偿电路,包括:
将器件温度值与参考值进行比较以输出比较结果的比较器电路;以及
接收所述比较结果并且根据所述比较结果输出电压控制信号的补偿控制器电路;以及
接收所述电压控制信号并且根据所述电压控制信号提供电压输出的电压调节电路;以及接收来自所述电压供应电路的所述电压输出的页缓冲器,
其中,所述补偿控制器电路包括:
接收所述比较结果和补偿启用信号并且输出第一逻辑值的第一逻辑门;
接收补偿值控制信号的第一部分和所述第一逻辑值并且输出所述电压控制信号的第一部分的第二逻辑门;以及
接收所述补偿值控制信号的第二部分和所述第一逻辑值并且输出所述电压控制信号的第二部分的第三逻辑门。
19.根据权利要求18所述的外围电路,
其中,所述比较器电路包括:
接收所述器件温度值的第一比较器输入端子;
接收所述参考值的第二比较器输入端子;以及
输出所述比较结果的比较器输出端子,并且
其中,当所述器件温度值低于所述参考值时,所述比较结果包括到所述补偿控制器电路的比较标志。
20.根据权利要求19所述的外围电路,其中,所述补偿控制器电路包括:
接收所述比较结果的第一补偿输入端子;
接收所述补偿启用信号的第二补偿输入端子;以及
接收所述补偿值控制信号的第三补偿输入端子,
其中,所述补偿控制器电路联合地根据所述比较结果、所述补偿启用信号和所述补偿值控制信号生成所述电压控制信号。
21.根据权利要求20所述的外围电路,其中,所述比较结果、所述补偿启用信号和所述补偿值控制信号联合地控制多个逻辑门,以生成所述电压控制信号。
22.根据权利要求18所述的外围电路,其中,所述电压调节电路包括:
包括串联连接的第一电阻器和第二电阻器的电阻器串;
耦接至所述第一电阻器的两端的第一开关;以及
耦接至所述第二电阻器的两端的第二开关。
23.根据权利要求22所述的外围电路,其中,所述电压调节电路还包括用于输出所述电压输出的输出端子,并且所述电压输出的电压电平能够通过接通/断开所述第一开关和/或所述第二开关而进行调整。
24.一种用于调整电压供应电路的电压电平的方法,包括:
将器件温度值与参考值进行比较以输出比较结果;
将所述比较结果提供给补偿控制器电路,并且根据所述比较结果输出电压控制信号;以及
根据所述电压控制信号调整电压调节电路的电压输出,
其中,所述补偿控制器电路包括:
接收所述比较结果和补偿启用信号并且输出第一逻辑值的第一逻辑门;
接收补偿值控制信号的第一部分和所述第一逻辑值并且输出所述电压控制信号的第一部分的第二逻辑门;以及
接收所述补偿值控制信号的第二部分和所述第一逻辑值并且输出所述电压控制信号的第二部分的第三逻辑门。
25.根据权利要求24所述的方法,其中,当所述器件温度值低于所述参考值时,还包括:
将比较标志输出给所述补偿控制器电路。
26.根据权利要求24所述的方法,其中,将所述比较结果提供给所述补偿控制器电路,并且根据所述比较结果输出所述电压控制信号还包括:
将所述比较结果提供给所述补偿控制器电路;
将所述补偿启用信号提供给所述补偿控制器电路;以及
联合地根据所述比较结果和所述补偿启用信号启用所述补偿控制器电路。
27.根据权利要求26所述的方法,还包括:
将所述补偿值控制信号提供给所述补偿控制器电路;以及
联合地根据所述比较结果、所述补偿启用信号和所述补偿值控制信号生成所述电压控制信号。
28.根据权利要求27所述的方法,其中,所述比较结果、所述补偿启用信号和所述补偿值控制信号联合地控制多个逻辑门,以生成所述电压控制信号。
29.根据权利要求27所述的方法,其中,将所述补偿值控制信号提供给所述补偿控制器电路包括:
将多个控制命令提供给多个逻辑门作为所述补偿值控制信号;以及
基于到所述多个逻辑门的所述多个控制命令生成所述电压控制信号。
30.根据权利要求24所述的方法,其中,根据所述电压控制信号调整所述电压调节电路的所述电压输出包括:
选择性地接通/断开所述电压调节电路中的第一开关和第二开关,以改变所述电压调节电路中的电阻器串的电阻;以及
提供与所述电阻器串串联连接的电压源,以输出所述电压输出。
31.根据权利要求30所述的方法,其中,所述电阻器串包括与所述电压源串联连接的第一电阻器和第二电阻器。
32.根据权利要求31所述的方法,其中,选择性地接通/断开所述电压调节电路中的所述第一开关和所述第二开关,以改变所述电压调节电路中的所述电阻器串的所述电阻包括:
接通所述第一开关,以旁路所述电阻器串中的所述第一电阻器;以及
接通所述第二开关,以旁路所述电阻器串中的所述第二电阻器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/725,109 | 2022-04-20 | ||
US17/725,109 US20230343399A1 (en) | 2022-04-20 | 2022-04-20 | Voltage supply circuits, three-dimensional memory devices, peripheral circuit, and methods for adjusting voltage supply circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115268553A CN115268553A (zh) | 2022-11-01 |
CN115268553B true CN115268553B (zh) | 2024-06-07 |
Family
ID=
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1459798A (zh) * | 2002-05-22 | 2003-12-03 | 三菱电机株式会社 | 需要刷新工作的半导体存储器 |
JP2010147652A (ja) * | 2008-12-17 | 2010-07-01 | Nippon Dempa Kogyo Co Ltd | 温度補償型水晶発振器の温度補償値設定方法 |
CN102640418A (zh) * | 2009-11-30 | 2012-08-15 | 利他半导体股份有限公司 | 对于外部供应电压、温度及工序具有补偿的振荡电路 |
CN104679089A (zh) * | 2013-11-26 | 2015-06-03 | 上海贝岭股份有限公司 | 用于集成led驱动芯片的梯级过温补偿保护系统及电路 |
CN106094962A (zh) * | 2016-06-29 | 2016-11-09 | 电子科技大学 | 一种温度补偿电路 |
CN106683692A (zh) * | 2015-11-05 | 2017-05-17 | 三星电子株式会社 | 非易失性存储装置及其操作方法 |
CN210270647U (zh) * | 2019-10-16 | 2020-04-07 | 上海灵动微电子股份有限公司 | 一种基于温度补偿的基准电流源电路和芯片 |
CN111009276A (zh) * | 2018-10-04 | 2020-04-14 | 三星电子株式会社 | 非易失性存储器器件的感测电路和操作方法 |
CN113568465A (zh) * | 2021-09-06 | 2021-10-29 | 广东华芯微特集成电路有限公司 | 一种温度修调方法 |
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1459798A (zh) * | 2002-05-22 | 2003-12-03 | 三菱电机株式会社 | 需要刷新工作的半导体存储器 |
JP2010147652A (ja) * | 2008-12-17 | 2010-07-01 | Nippon Dempa Kogyo Co Ltd | 温度補償型水晶発振器の温度補償値設定方法 |
CN102640418A (zh) * | 2009-11-30 | 2012-08-15 | 利他半导体股份有限公司 | 对于外部供应电压、温度及工序具有补偿的振荡电路 |
CN104679089A (zh) * | 2013-11-26 | 2015-06-03 | 上海贝岭股份有限公司 | 用于集成led驱动芯片的梯级过温补偿保护系统及电路 |
CN106683692A (zh) * | 2015-11-05 | 2017-05-17 | 三星电子株式会社 | 非易失性存储装置及其操作方法 |
CN106094962A (zh) * | 2016-06-29 | 2016-11-09 | 电子科技大学 | 一种温度补偿电路 |
CN111009276A (zh) * | 2018-10-04 | 2020-04-14 | 三星电子株式会社 | 非易失性存储器器件的感测电路和操作方法 |
CN210270647U (zh) * | 2019-10-16 | 2020-04-07 | 上海灵动微电子股份有限公司 | 一种基于温度补偿的基准电流源电路和芯片 |
CN113568465A (zh) * | 2021-09-06 | 2021-10-29 | 广东华芯微特集成电路有限公司 | 一种温度修调方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111324551B (zh) | 数据存储装置及其操作方法 | |
CN106340318B (zh) | 上电复位电路和包括其的半导体存储器件 | |
US8493795B2 (en) | Voltage stabilization device and semiconductor device including the same, and voltage generation method | |
CN110491422B (zh) | 内部电压发生电路和包括内部电压发生电路的存储器装置 | |
WO2022198488A1 (en) | Multi-mode compatible zq calibration circuit in memory device | |
KR102158859B1 (ko) | 전압 발생기 및 이를 포함하는 반도체 메모리 장치 | |
CN115268553B (zh) | 电压供应电路、三维存储器器件、外围电路以及用于调整电压供应电路的方法 | |
WO2023173867A1 (en) | Page buffer, memory device, and method for programming thereof | |
US20230343399A1 (en) | Voltage supply circuits, three-dimensional memory devices, peripheral circuit, and methods for adjusting voltage supply circuit | |
CN113544621B (zh) | 低压降调节器中的功率泄漏阻断 | |
CN108399933B (zh) | 参考电压产生电路、存储器储存装置及参考电压产生方法 | |
CN113261063B (zh) | 存储器设备中的zq电阻器校准电路及其校准方法 | |
CN115437438B (zh) | 用于稳定半导体装置中的电源的设备及方法 | |
CN113168879B (zh) | 存储器件的读取操作中的基于开放块的读取偏移量补偿 | |
US20240118721A1 (en) | Regulator circuit module, memory storage device and voltage control method | |
US11804841B2 (en) | Interface circuit and operating method thereof to compensate for supply voltage variations | |
CN115437444A (zh) | 稳压电路模块、存储器存储装置及电压控制方法 | |
CN116569152A (zh) | 具有页缓冲器的设备、存储器系统及其操作方法 | |
KR101415227B1 (ko) | 전압 안정화 장치 및 그것을 포함하는 반도체 장치 및 전압 생성 방법 | |
CN115933796A (zh) | 稳压电路模块、存储器存储装置及电压控制方法 | |
CN115588452A (zh) | 放电电路、放电方法、存储器及存储系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |