ITRM20060652A1 - Compensazione di temperatura di segnali di memoria impiegando segnali digitali - Google Patents
Compensazione di temperatura di segnali di memoria impiegando segnali digitali Download PDFInfo
- Publication number
- ITRM20060652A1 ITRM20060652A1 IT000652A ITRM20060652A ITRM20060652A1 IT RM20060652 A1 ITRM20060652 A1 IT RM20060652A1 IT 000652 A IT000652 A IT 000652A IT RM20060652 A ITRM20060652 A IT RM20060652A IT RM20060652 A1 ITRM20060652 A1 IT RM20060652A1
- Authority
- IT
- Italy
- Prior art keywords
- temperature
- memory
- digital representation
- coupled
- circuit
- Prior art date
Links
- 230000004044 response Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 12
- 238000004364 calculation method Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000009826 distribution Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
400.461/IT01
Descrizione dell'invenzione industriale dal titolo: "COMPENSAZIONE DI TEMPERATURA DI SEGNALI DI MEMORIA IMPIEGANDO SEGNALI DIGITALI"
a nome dì Micron Technology, Ine. (Società dello Stato del Delaware)
di Boise, Idaho (U.S.A.)
DESCRIZIONE
CAMPO TECNICO DELL'INVENZIONE
Le forme di realizzazione della presente invenzione fanno riferimento genericamente alla rilevazione di temperatura e, più in particolare, alla rilevazione di temperatura in un dispositivo di memoria.
FONDAMENTO DELL' INVENZIONE
E' talvolta desiderabile sapere la temperatura interna di circuiti integrati. La temperatura dei circuiti integrati può essere impiegata per migliorare il funzionamento circuitale compensando segnali che variano dal funzionamento nominale quando la temperatura di chip varia.
Un dispositivo di memoria, quale una memoria flash NAND, richiede varie tensioni per programmare e leggere dati di celle di memoria. Il programmare una cella include il polarizzare la porta di controllo di cella con una tensione di programmazione finché la cella non si trova ad una tensione di soglia desiderata. La cella viene verificata con un amplificatore di rilevazione, applicando quella tensione di soglia alla cella per determinare se la cella è accesa e conduce. Se la cella non è accesa, questa non è stata programmata alla soglia desiderata.
Durante il funzionamento di un circuito integrato, la temperatura varia per effetto sia della temperatura ambiente, sia del funzionamento elettrico del circuito integrato. La variazione di temperatura può determinare una variazione nelle caratteristiche operative nominali di una cella di memoria. Ad esempio, una tensione di soglia di 1 V a temperatura ambiente può essere trasformata in una tensione di soglia di 900 mV appena la temperatura di chip aumenta. La variazione nei livelli di tensione può avere un impatto sulle operazioni dì lettura, programmazione e verifica che si attendono una precisa tensione.
3H9 - SOCIKÌÌ liaìisn," Ad esempio, la figura 1 illustra un grafico di una distribuzione di tensione di soglia, Vt. Questo grafico mostra effetti tipici della temperatura sulla distribuzione di Vt.
La dipendenza del fronte di decisione di un amplificatore di rilevazione sulla temperatura influenza la larghezza di distribuzione del Vtattraverso la diffusione dell'operazione di verifica di programma. L'operazione di verifica di programma può essere eseguita a temperature differenti, quali TI e T2 . Se l'algoritmo di programma fornisce una larghezza di distribuzione W, un algoritmo di programmazione eseguito a temperatura TI ha come conseguenza la prima distribuzione 101 che è ampia W ed inizia in pgm_vfyl. Se l'algoritmo di programmazione opera ad una temperatura T2, una seconda distribuzione 103, che è ampia W, inizia in pgm_vfy2. La distribuzione totale 104 dopo le due operazioni di programma sarà una distribuzione 104 che è ampia D, dove Wtot≥ W pgm_vfy2 - pgm__vfyl. La figura 1 illustra la diffusione 106 di verifica di programma che deriva da pgm_vfy2 - pgm^vfyl .
Per i motivi sopra asseriti e per altri motivi asseriti appresso, che diventeranno evidenti a coloro che sono esperti nella tecnica dopo aver letto e compreso la presente descrizione, c'è la necessità, nella tecnica, della compensazione di temperatura di segnali in un circuito integrato.
BREVE DESCRIZIONE DEI DISEGNI
La figura 1 mostra un grafico delle distribuzioni delle tensioni di soglia a temperature differenti.
La figura 2 mostra uno schema a blocchi di una forma di realizzazione di un circuito di compensazione di temperatura in un dispositivo di memoria ,
La figura 3 mostra uno schema a blocchi di una forma di realizzazione di un circuito di generazione di tensione secondo la forma di realizzazione di figura 2.
La figura 4 mostra un diagramma di flusso di una forma di realizzazione di un metodo per regolare la tensione e la temporizzazione di segnali di memoria in risposta a variazioni di temperatura.
La figura 5 mostra uno schema a blocchi di una forma di realizzazione di un sistema a memoria che incorpora il circuito di compensazione di temperatura di figura 2.
SiB - Società Italiani; Brevetti La figura 6 mostra uno schema a blocchi di una forma di realizzazione di un modulo di memoria che incorpora il circuito di compensazione di temperatura di figura 2.
DESCRIZIONE DETTAGLIATA
Nella descrizione dettagliata che segue, si fa riferimento ai disegni annessi, che ne formano una parte, ed in cui vengono mostrati, a titolo di illustrazione, forme di realizzazione specifiche. Nei disegni, numeri simili descrivono sostanzialmente componenti simili in ogni parte delle svariate viste. Queste forme di realizzazione vengono descritte in sufficiente dettaglio per consentire a coloro che sono esperti nella tecnica di realizzare l'invenzione. Possono essere impiegate altre forme di realizzazione, e possono essere effettuate variazioni strutturali, logiche ed elettriche senza allontanarsi dall'ambito della presente invenzione. La descrizione dettagliata che segue, perciò, non deve essere assunta in un senso limitativo, e l'ambito delle forme di realizzazione viene definito unicamente dalle rivendicazioni annesse e dai relativi equivalenti.
La figura 2 illustra uno schema a blocchi di una forma di realizzazione di un circuito di compensazione di temperatura 200 in un dispositivo di memoria. In una forma di realizzazione, il dispositivo di memoria è una memoria flash NAND. Tuttavia, le presenti forme di realizzazione non sono limitate a ciascun tipo di memoria. Qualsiasi tipo di memoria non volatile o memoria volatile può essere sostituito per la memoria flash NAND, comprese una memoria flash NOR ed una memoria dinamica ad accesso casuale (DRAM).
Il circuito sensore di temperatura 203 genera una rappresentazione digitale, T, della temperatura del circuito integrato. La rappresentazione digitale può essere una temperatura reale del circuito integrato oppure un segnale digitale che è proporzionale alla temperatura, che può quindi essere impiegato da altri circuiti come indicazione della temperatura.
Il circuito sensore di temperatura 203 racchiude qualsiasi tipo di sensore di temperatura. Ad esempio, un termistore varia la sua resistenza in risposta a variazioni di temperatura. Un circuito da analogico a digitale varierebbe quindi la resistenza analogica in una rappresentazione digitale della temperatura. Le forme di
SiB - S-scis-is ìfei'iana Breveti realizzazione della presente invenzione non sono limitate a ciascun circuito sensore di temperatura.
Il circuito logico 210 legge la rappresentazione di temperatura dal sensore di temperatura 203. Il circuito logico 210 è formato da un circuito 201 di unità di controllo e da un blocco 202 di calcolo di parametri.
Il circuito 201 di unità di controllo può essere l'unità di controllo del dispositivo di memoria, quale una macchina a stati, che controlla le operazioni di memoria (cioè, programmazione, lettura, cancellazione) del dispositivo di memoria. Forme di realizzazione alternative possono impiegare un circuito di unità di controllo che è dedicato all'operazione del controllo di compensazione di temperatura.
Il blocco 202 di calcolo dei parametri è formato da un circuito hardware, un modulo software, oppure una combinazione dei due. Questo blocco 202 è in grado di generare i parametri di compensazione come funzione della temperatura. Nella forma di realizzazione di figura 2, questi parametri digitali sono la rappresentazione digitale del vettore delle tensioni V(q), indicato come xv(T), e la rappresentazione digitale del
83⁄4B - Sociali Isaii^na Breveti vettore delle temporizzazioni t(q), indicato come xt(T). Forme di realizzazione alternative possono generare ulteriori parametri, a seconda del tipo di memoria. Le parole digitali che rappresentano i segnali di tensione e di temporizzazione non sono limitate a ciascuna quantità di bit. Maggiore la quantità di bit, maggiore la granularità per generare rispettivamente le tensioni analogiche ed ì tempi.
In una forma di realizzazione, il blocco 202 di calcolo dei parametri include una tabella di ricerca, memorizzata in memoria, delle rappresentazioni digitali delle tensioni e dei tempi richiesti per differenti temperature ed operazioni di memoria (cioè, programmazione, cancellazione, lettura). Ad esempio, la tabella può avere colonne di temperature e funzioni di memoria adattate con la loro rispettiva tensione di riga di parola, tensione di riga di bit, tempo di rilevazione e tempo di rilevazione di ritardo. La tabella dei valori viene generata durante la produzione e la prova del circuito integrato.
In un’altra forma di realizzazione, la tavola di ricerca include spostamenti di tensione/temperatura invece delle reali
SfS - Soi'hiè Italiani:·! Br^yetti rappresentazioni digitali di tensione/tempo. in ancora un'altra forma di realizzazione, il blocco 202 di calcolo dei parametri genera dinamicamente opportune tensioni e tempi come funzione della temperatura, con un algoritmo.
Un circuito 205 di generazione di tensione genera le tensioni compensate in temperatura in risposta al segnale digitale xv(T). Queste tensioni vengono genericamente illustrate come V (xv). In una forma di realizzazione, il circuito 205 di generazione di tensione genera la tensione della riga di parole Vwi(xv). Forme di realizzazione alternative possono generare altre tensioni necessarie per una operazione compensata in temperatura di una schiera di memoria e di un amplificatore di rilevazione 206. Queste realizzazioni possono includere la tensione di rilevazione della riga di bit e la tensione di precarica della riga di bit.
La figura 3 illustra una forma di realizzazione di un circuito 205 di generazione di tensione. In questa forma di realizzazione, il circuito è un convertitore da digitale ad analogico 302 che genera una tensione di uscita analogica in funzione dell'ingresso digitale dì parola xv(T). La
SiB - Società ite!rarm Brevetti tensione analogica viene generata da una tensione di riferimento Vrefinvariante alla temperatura. Una forma di realizzazione genera la tensione di riferimento da un circuito 301 di riferimento di tensione di "band gap". Il convertitore da digitale ad analogico 302 può porre in uscita una tensione nella gamma da 0V a Vtef, a seconda della parola digitale immessa.
La tensione analogica generata dal convertitore da digitale ad analogico 302 viene immessa ad un circuito regolatore di tensione avente un amplificatore operazionale 304 ed una pompa di tensione 303. La tensione di uscita regolata, V(xv) della pompa di tensione 303 è nella gamma da 0V a Vout-max· Il divisore di resistere formato dai resistor! Ri 305 e R2 306 trasformano la tensione di V(xv) nella gamma del convertitore da digitale ad analogico. In altri termini, Vout-max*R2/ (R1+R2)=Vref.
Un circuito 204 di generazione di temporizzazione genera i segnali di temporizzazione compensati in temperatura {cioè, tempo di rilevazione - tsense) per la schiera di memoria e l'amplificatore di rilevazione 206, in risposta alla rappresentazione digitale a bit multipli della temporizzazione xt(T). Il tempo di rilevazione, tsense^ in un dispositivo di memoria non volatile, è il tempo tra l'inizio e la fine della scarica della cella di memoria verso la riga di bit.
La parola a bit multipli, xt (T) viene generata dal blocco logico 210 secondo la temperatura T. Ad esempio, se a 90°C il tempo di rilevazione è 5 pS e vengono impiegati 4 bit per codificare linearmente il tempo di rilevazione da 0 a 16 pS, allora xt(90°C) = 0101 (binario), ed il tempo tra il segnale di temporizzazione t(0101) avrà il tempo tra gli impulsi di inizio e fine scarica uguale a 5 pS.
L'uscita del blocco 204 di generazione di temporizzazione, tsense= t(xt), è un segnale logico comprendente un insieme di impulsi che indicano ì tempi di inizio e di fine del periodo di tempo necessario perchè la cella scarichi la riga di bit. Gli impulsi sono separati dal tempo xt. Il blocco 204 di generazione di temporizzazione, in combinazione con il blocco logico 210, impiega così la rappresentazione digitale della temperatura per calcolare la rappresentazione digitale del tempo di rilevazione necessario a compensare l'effetto di temperatura sul circuito di rilevazione.
Le presenti forme di realizzazione non sono limitate a ciascun metodo per generare t(xt). Questi metodi possono includere l'impiego di un contatore digitale con un clock di riferimento, un circuito monostabile tagliato di xt, opprue una routine dedicata nel circuito 201 di unità di controllo .
Il blocco 206 della schiera di memoria e del circuito amplificatore di rilevazione include le celle di memoria che sono disposte in un modo a schiera. Le linee di parola sono accoppiate alle porte di controllo delle righe delle celle di memoria, e le linee di bit sono accoppiate alle colonne delle celle di memoria.
Le linee di bit sono accoppiate agli amplificatori di rilevazione, in modo tale che, dopo che la porta di controllo di una cella indirizzata viene polarizzata durante una operazione di verifica/lettura, la sua corrente viene rilevata sulla linea di bit per il periodo di tempo tsense. L'operazione di rilevazione determina lo stato della cella.
La figura 4 illustra un diagramma di flusso di una forma di realizzazione di un metodo per regolare la tensione e/oppure la temporizzazione
Sics - Società teltsoii Breveti dei segnali di operazione di memoria in risposta a variazioni di temperatura del circuito integrato. Questo metodo fa riferimento allo schema a blocchi di figura 2.
Una indicazione digitale della temperatura T, quale la temperatura reale oppure una indicazione proporzionale, viene letta dal sensore di temperatura 401. Viene quindi determinata, 403, l'operazione di memoria da eseguire (cioè, cancellazione, programmazione, lettura).
E' desiderabile conoscere l'operazione di memoria da eseguire, dal momento che operazioni differenti richiedono differenti tensioni della linea di parola e della linea di bit, nonché differenti requisiti di temporizzazione. Perciò, il blocco 202 di calcolo dei parametri di figura 2 necessita di questa informazione per determinare quali rappresentazioni digitali della tensione e della temporizzazione generare.
Il blocco 202 di calcolo dei parametri genera quindi la rappresentazione digitale della tensione 405 come funzione della temperatura e in base alla operazione di memoria da eseguire. Il blocco 202 di calcolo dei parametri può inoltre generare la rappresentazione digitale della temporizzazione di
<•>Α:?ϋ'ί: operazione di memoria in funzione della temperatura e in base alla operazione di memoria da eseguire.
La tensione analogica per l'operazione di memoria viene quindi generata in base alla rappresentazione digitale 407. Se la forma di realizzazione include il generare la temporizzazione delle operazioni di memoria, vengono pure generati i segnali di temporizzazione, 407.
La figura 5 illustra uno schema funzionale a blocchi di un dispositivo di memoria 500 che può incorporare forme di realizzazione della compensazione di temperatura descritte in questa sede. Il dispositivo di memoria 500 è accoppiato ad una unità di controllo 510. L'unità di controllo 510 può essere un microprocessore oppure qualsiasi altro tipo di circuiteria di controllo. Il dispositivo di memoria 500 e l'unità di controllo 510 formano parte di un sistema a memoria 520. Il dispositivo di memoria 500 è stato semplificato per focalizzarsi su caratteristiche della memoria che sono utili nel comprendere la presente invenzione. La memoria e l'unità di controllo possono essere dispositivi discreti, circuiti integrati separati, un dispositivo comune oppure un circuito integrato comune .
Il dispositivo di memoria include una schiera di celle di memoria 530 che, in una forma di realizzazione, sono celle di memoria non volatili, quali celle di memoria flash. La schiera di memoria 530 è disposta in banchi di righe e colonne. Le porte di controllo di ciascuna riga delle celle di memoria sono accoppiate ad una riga delle parole, mentre i collegamenti di collettore e di sorgente delle celle di memoria sono accoppiati a linee di bit. Come è ben noto nella tecnica, il collegamento delle celle alle linee di bit dipende dal fatto se la schiera sia una architettura NAND, una architettura NOR, una architettura AND, oppure qualche altra architettura a schiera.
Un circuito 540 del buffer di indirizzi viene fornito per agganciare segnali di indirizzo forniti su collegamenti I/O 562 attraverso la circuiteria I/O 560. Segnali di indirizzo vengono ricevuti e decodificati da decodificatori di riga 544 e decodificatori di colonna 546 per accedere alla schiera di memoria 530. Verrà compreso da coloro che sono esperti nella tecnica, con l’aiuto della presente descrizione, che il numero dei collegamenti di indirizzo di ingresso e dei decodif icatori di riga/colonna dipende dalla densità e dall'architettura della schiera di memoria 530. Cioè, il numero di indirizzi aumenta con sia il numero delle celle sia con i numeri aumentati delle celle di memoria, sia con i numeri aumentati di banchi e di blocchi.
Il circuito integrato di memoria 500 legge dati nella schiera di memoria 530 mediante variazioni della tensione o della corrente di rilevazione nelle colonne della schiera di memoria impiegando una circuiteria di rilevazione/buffer 550. La circuiteria di rilevazione/buffer, in una forma di realizzazione, è accoppiata per leggere ed agganciare una riga di dati dalla schiera di memoria 530. Una circuiteria di buffer di ingresso e di uscita di dati 560 è inclusa per comunicazione bidirezionale di dati sui collegamenti I/O 562 con l'elaboratore 510. Una circuiteria di scrittura 555 viene fornita per scrivere dati nella schiera di memoria.
Una circuiteria di controllo 570 decodifica segnali forniti su collegamenti di controllo 572 dall'elaboratore 510. Questi segnali vengono impiegati per controllare le operazioni sulla
SiS ·· Z '-ùi-./r: itKlicìiìa Bfrvsri; schiera di memoria 530, comprese operazioni di lettura di dati, scrittura di dati e cancellazione. La circuiteria di controllo 570 può essere una macchina a stati, un sequenziatore, oppure un qualche altro tipo di unità di controllo. La circuiteria di controllo 570 della presente invenzione, in una forma di realizzazione, è in grado di eseguire le forme di realizzazione del metodo a compensazione di temperatura.
Il circuito 200 ei compensazione di temperatura di figura 2 viene mostrato accoppiato alla circuiteria di controllo 570. In un'altra forma di realizzazione, questa circuiteria di controllo 570 può essere inclusa nel blocco 200 del circuito di compensazione di temperatura.
Il dispositivo di memoria flash illustrato in figura 5 è stato semplificato per facilitare la comprensione di base delle caratteristiche della memoria, ed è soltanto per fini di descrizione. Una comprensione più dettagliata della circuiteria interna e delle funzioni dì memoria flash è nota a coloro che sono esperti nella tecnica. Forme di realizzazione alternative possono includere la cella di memoria flash della presente invenzione in altri tipi di sistemi elettronici.
Siti<■■>Società Italiano Brevetti La figura 6 è una illustrazione di un modulo di memoria 600 che incorpora le forme di realizzazione di compensazione di temperatura come discusso in precedenza. Sebbene il modulo di memoria 600 venga illustrato come una scheda di memoria, i concetti discussi con riferimento al modulo di memoria 600 sono applicabili ad altri tipi di memoria amovibile o portatile, ad esempio unità flash USB. Inoltre, sebbene un fattore di forma esemplificativo venga illustrato in figura 6, questi concetti sono applicabili pure ad altri fattori di forma.
Il modulo di memoria 600 include un alloggiamento 605 per racchiudere uno oppure più dispositivi di memoria 610 della presente invenzione. L'alloggiamento 605 include uno oppure più contatti 615 per comunicazione con un dispositivo host. Esempi di dispositivi host includono videocamere digitali, dispositivi digitali di registrazione e riproduzione, PDA, personal computers, lettori di schede di memoria, hub di interfaccia, e simili. Per una forma di realizzazione, i contatti 615 sono nella forma di una interfaccia resa standard. Ad esempio, con una unità flash USB, i contatti 615 potrebbero essere nella forma di un connettore maschio USB di tipo A, In genere, tuttavia, i contatti 615 forniscono una interfaccia per passare segnali di controllo, indirizzo e/oppure dati tra il modulo di memoria 600 ed un host avente ricettori compatibili per i contatti 615.
Il modulo di memoria 600 può facoltativamente includere una circuiteria ulteriore 620. Per talune forme di realizzazione, la circuiteria ulteriore 620 può include una unità di controllo di memoria per controllare l'accesso attraverso più dispositivi di memoria 610 e/oppure per fornire uno strato di conversione tra un host esterno ed un dispositivo di memoria 610. Ad esempio, può non esservi una corrispondenza uno ad uno tra il numero di contatti 615 ed il numero di collegamenti I/O all'uno o più dispositivi dì memoria 610. Così, una unità di controllo di memoria potrebbe accoppiare in modo selettivo un collegamento I/O (non mostrato in figura 6) di un dispositivo dì memoria 610, per ricevere l'opportuno segnale, al collegamento I/O opportuno nell'istante opportuno, oppure fornire il segnale opportuno all'opportuno contatto 615 all'istante opportuno. In modo simile, il protocollo di comunicazione tra un host ed un modulo di memoria 600 può essere differente da ciò che viene richiesto per l'accesso ad un dispositivo di memoria 610. Una unità di controllo di memoria potrebbe quindi convertire le sequenze di comando ricevute da un host nelle opportune sequenze di comando per ottenere l'accesso desiderato al dispositivo di memoria 610. Tale conversione può inoltre includere variazioni nei livelli di tensione di segnale, oltre alle sequenze di comando .
La circuiteria ulteriore 620 può inoltre includere funzionalità non correlata al controllo di un dispositivo di memoria 610. La circuiteria ulteriore 620 può includere una circuiteria per limitare l’accesso in lettura o scrittura al modulo di memoria 600, quale protezione di password, biometriche o simili. La circuiteria ulteriore 620 può includere una circuiteria per indicare lo stato di memoria 600. Ad esempio, la circuiteria ulteriore 620 può includere la funzionalità per determinare se stia venendo alimentata energia elettrica al modulo di memoria 600, e se al modulo di memoria 600 si sta attualmente accedendo, e visualizzare una indicazione del suo stato, ad esempio una luce piena quando alimentata ed una
Si3-6c3⁄4iisi3⁄4!ι·>Μ.-; luce lampeggiante quando si sta effettuando un accesso. La circuiteria ulteriore 620 può inoltre includere dispositivi passivi, quali condensatori di disaccoppiamento, per aiutare a regolare i requisiti di energia elettrica all'interno del modulo di memoria 600.
CONCLUSIONE
Le forme di realizzazione dell'apparecchiatura di compensazione di temperatura forniscono una schiera di memoria e generano digitalmente tensioni che sono state regolate per la temperatura. Un'altra forma di realizzazione può generare digitalmente sia tensioni, sia temporizzazione che sono state regolate per la temperatura. Ancora un'altra forma di realizzazione può generare soltanto segnali di temporizzazione compensati in temperatura.
La tensione delle linee di parole applicata ad una cella di memoria durante una operazione di rilevazione può essere compensata secondo la temperatura del circuito integrato per conservare il fronte di decisione dell'amplificatore di rilevazione lo stesso di quello durante l'operazione di temperatura nominale. Ciò riduce le larghezze di distribuzione sperimentate nell'operazione di tecnica antecedente di figura 1, dove, se la tensione delle linee dì parole fosse applicata sempre ad ogni temperatura, il fronte di decisione dell'amplificatore di rilevazione sì allargherebbe. Inoltre, il margine necessario a tali operazioni di lettura e di verifica viene ridotta riducendo la dipendenza della temperatura della discriminazione di rilevazione.
Sebbene siano state illustrate e descritte in questa sede forme di realizzazione specifiche, verrà compreso da coloro che sono di capacità ordinaria nella tecnica che qualsiasi disposizione che viene calcolata per ottenere lo stesso scopo può essere sostituita per le forme di realizzazione specifiche mostrate. Molti adattamenti dell'invenzione diventeranno evidenti a coloro di capacità ordinaria nella tecnica. Dì conseguenza, questa domanda è intesa coprire qualsiasi adattamento o variazione dell'invenzione. E' manifestamente inteso che questa invenzione è limitata soltanto dalle rivendicazioni che seguono e dai relativi equiv
Claims (31)
- RIVENDICAZIONI 1. Circuito di compensazione di temperatura in un circuito integrato avente tensioni operative, il circuito comprendendo: un dispositivo di rilevazione di temperatura, per rilevare la temperatura del circuito integrato; un circuito logico, accoppiato al dispositivo di rilevazione di temperatura, per generare una rappresentazione digitale di una tensione operativa che sia funzione della temperatura; e un generatore di tensione, accoppiato al circuito logico, per generare una tensione operativa analogica in risposta alla rappresentazione digitale della tensione operativa.
- 2. Circuito della rivendicazione 1, in cui il circuito logico è formato da un circuito di unità di controllo e da un dispositivo di calcolo di parametri.
- 3. Circuito della rivendicazione 1, in cui il generatore di tensione è formato da un convertitore da digitale ad analogico.
- 4. Circuito della rivendicazione 1, in cui il circuito integrato è un dispositivo di memoria.
- 5. Circuito della rivendicazione 1, in cui il dispositivo di rilevazione di temperatura pone in uscita una rappresentazione digitale della temperatura .
- 6. Circuito della rivendicazione 2, in cui il dispositivo di calcolo dei parametri è formato da una tabella dì ricerca memorizzata in una memoria, costituita da una molteplicità di tensioni di polarizzazione delle linee di parola compensate in temperatura, ciascuna con una temperatura associata .
- 7. Circuito della rivendicazione 3, in cui il generatore di tensione è ulteriormente costituito da una sorgente di tensione di riferimento invariante in temperatura accoppiata al convertitore da digitale ad analogico.
- 8. Circuito della rivendicazione 7, in cui la sorgente della tensione di riferimento invariante in temperatura è un circuito di riferimento di tensione di band gap.
- 9. Apparecchiatura dì compensazione di temperatura in un dispositivo di memoria avente tensioni operative, l'apparecchiatura comprendendo: un dispositivo di rilevazione di temperatura per rilevare la temperatura del circuito integrato e generare una rappresentazione digitale della temperatura; e B;3 - !3⁄4aii:3⁄4?va;Ì3⁄43⁄4V5;1U un circuito logico, accoppiato al dispositivo di rilevazione di temperatura, per generare una rappresentazione digitale della tensione operativa ed una rappresentazione digitale del segnale di temporizzazione entrambi in risposta alla rappresentazione digitale della temperatura; e un generatore di tensione, accoppiato al circuito logico, per generare una tensione operativa analogica in risposta alla rappresentazione digitale della tensione operativa; e un generatore di temporizzazione, accoppiato al circuito logico, per generare un segnale logico in risposta alla rappresentazione digitale del segnale di temporizzazione.
- 10. Dispositivo della rivendicazione 9, in cui le tensioni operative includono tensioni delle linee di parola e tensioni delle linee di bit.
- 11. Dispositivo della rivendicazione 9, in cui il segnale logico comprende una coppia di impulsi separati dal tempo indicato dalla rappresentazione digitale del segnale di temporizzazione.
- 12. Dispositivo della rivendicazione 11, in cui un primo impulso della coppia di impulsi indica il tempo di inizio rilevazione e l'impulso rimanente della coppia di impulsi rappresenta il tempo di fine rilevazione.
- 13. Dispositivo della rivendicazione 11, in cui la rappresentazione digitale del segnale di temporizzazione indica un periodo di tempo tra la coppia di impulsi.
- 14. Dispositivo di memoria comprendente: una schiera di memoria avente una molteplicità di celle di memoria avente righe accoppiate a linee di parole e colonne accoppiate a linee di bit; un circuito di compensazione di temperatura, accoppiato alla schiera di memoria, per generare tensioni operative compensate in temperatura, il circuito comprendendo: un sensore di temperatura, per generare una rappresentazione digitale della temperatura del circuito integrato; un circuito logico, accoppiato al sensore di temperatura, per generare rappresentazioni digitali di tensioni operative in risposta alla rappresentazione digitale della temperatura, e un generatore di tensione analogica, accoppiato al circuito logico, per generare le tensioni operative compensate in temperatura in risposta alle tensioni operative digitali.
- 15. Dispositivo di memoria della rivendicazione 14, in cui la schiera di memoria comprende una tra l’architettura di memoria flash NAND oppure NOR.
- 16. Dispositivo di memoria della rivendicazione 14, in cui il dispositivo di memoria è una memoria non volatile.
- 17. Dispositivo di memoria della rivendicazione 14, in cui il dispositivo dì memoria è una memoria dinamica ad accesso casuale.
- 18. Dispositivo di memoria della rivendicazione 14, in cui le tensioni operative includono una tensione delle linee di parola e una tensione delle linee dei bit.
- 19. Dispositivo di memoria della rivendicazione 14, in cui il circuito logico è formato da una unità di controllo di memoria per controllare l'operazione del dispositivo di memoria.
- 20. Dispositivo di memoria della rivendicazione 19, in cui l'unità di controllo di memoria è atta ad eseguire un metodo a compensazione di temperatura, comprendente il generare le rappresentazioni digitali di tensioni St8 - Società iteliana £frev$tii operative in risposta alla rappresentazione digitale della temperatura.
- 21. Sistema a memoria comprendente: un microoprocessore per controllare il sistema; e un dispositivo di memoria non volatile, accoppiato al microprocessore, il dispositivo di memoria comprendendo: una schiera di memoria non volatile per memorizzare dati; un'apparecchiatura di compensazione di temperatura accoppiata alla schiera di memoria, l'apparecchiatura comprendendo: un sensore di temperatura per generare una rappresentazione digitale della temperatura del dispositivo di memoria; e un circuito logico, accoppiato al sensore di temperatura, per generare una rappresentazione digitale della tensione operativa ed una rappresentazione digitale di un segnale di temporizzazione, entrambe in risposta alla rappresentazione digitale della temperatura; un generatore di tensione, accoppiato al circuito logico, per generare una tensione analogica operativa in risposta alla rappresentazioen digitale della tensione operativa; e un generatore di temporizzazione, accoppiato al circuito logico, per generare una molteplicità di impulsi in risposta alla rappresentazione digitale del segnale di temporizzazione.
- 22. Sistema a memoria della rivendicazione 21, in cui la rappresentazione digitale del segnale di temporizzazione è una parola a bit multipli indicante un perìodo di tempo tra la molteplicità di impulsi.
- 23. Modulo di memoria comprendente: almeno due dispositivi di memoria non volatile, ciascun dispositivo comprendendo: una schiera di memoria avente una molteplicità di celle di memoria che operano in risposta a tensioni operative, un'apparecchiatura di compensazione di temperatura, accoppiata alla schiera di memoria, per generare le tensioni operative, 1'apparecchiatura comprendendo: un dispositivo di rilevazione di temperatura, per rilevare la temperatura del circuito integrato; un circuito logico, accoppiato al dispositivo di rilevazione di temperatura, per generare SÌEì - Soci&ià ΙΐδίiafiS Brgyetì! rappresentazioni digitali delle tensioni operative che sono funzioni della temperatura; e un generatore di tensione analogica, accoppiato al circuito logico, per generare le tensioni operative in risposta alle rappresentazioni digitali delle tensioni operative; una molteplicità di contatti configurati per fornire un contatto selettivo tra i dispositivi di memoria ed un sistema host.
- 24. Modulo della rivendicazione 23, in cui 1’almeno due dispositivi di memoria non volatile sono dispositivi di memoria flash disposti in una configurazione NAND.
- 25. Modulo di memoria comprendente: un dispositivo di memoria non volatile, ciascun dispositivo comprendendo: una schiera di memoria avente una molteplicità di celle di memoria che operano in risposta a tensioni operative; e un'apparecchiatura di compensazione di temperatura, accoppiata alla schiera di memoria, per generare le tensioni operative, 1'apparecchiatura comprendendo: StS - Soekiè Hslisn;! un dispositivo di rilevazione di temperatura, per rilevare la temperatura del circuito integrato; G un circuito logico, accoppiato al dispositivo di rilevazione di temperatura, per generare rappresentazioni digitali delle tensioni operative che siano funzione della temperatura; e un generatore di tensione analogica, accoppiato al circuito logico, per generare le tensioni operative in risposta alle rappresentazioni digitali delle tensioni operative; una custodia per racchiudere il dispositivo di memoria; e una molteplicità di contatti accoppiati alla custodia e configurati per fornire un contatto selettivo tra il dispositivo dì memoria ed un sistema host.
- 26. Modulo della rivendicazione 25, in cui il dispositivo di memoria è un dispositivo di memoria non volatile USB.
- 27. Modulo della rivendicazione 24, in cui il dispositivo di memoria non volatile è un dispositivo di memoria flash.
- 28. Metodo per generare tensioni operative compensate in temperatura in un circuito integrato atto ad eseguire una molteplicità di operazioni, il metodo comprendendo: generare una rappresentazione digitale della temperatura del circuito integrato; generare una rappresentazione digitale della tensione di polarizzazione in risposta alla rappresentazione digitale della temperatura; e generare una tensione analogica di polarizzazione dalla rappresentazione digitale della tensione di polarizzazione.
- 29. Metodo della rivendicazione 28, e che inoltre include: ricevere un comando per eseguire una prima operazione della molteplicità di operazioni; in cui, in risposta alla prima operazione, viene inoltre generata la rappresentazione digitale della tensione di polarizzazione.
- 30. Metodo della rivendicazione 28 ed includente inoltre: generare una rappresentazione digitale di un segnale di temporizzazione; e SÌB - Sock-ià n;·; Br-aysiii generare un segnale logico in risposta alla rappresentazione digitale del segnale di temporizzazione .
- 31. Metodo della rivendicazione 30, ed includente ulteriormente: ricevere un comando per eseguire una prima operazione della molteplicità di operazioni, in cui, in risposta alla prima operazione, viene inoltre generata la rappresentazione digitale del segnale di temporizzazione. p.p. Micron Technology, Ine.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT000652A ITRM20060652A1 (it) | 2006-12-06 | 2006-12-06 | Compensazione di temperatura di segnali di memoria impiegando segnali digitali |
| US11/893,035 US7630266B2 (en) | 2006-12-06 | 2007-08-14 | Temperature compensation of memory signals using digital signals |
| US12/613,114 US7911865B2 (en) | 2006-12-06 | 2009-11-05 | Temperature compensation of memory signals using digital signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT000652A ITRM20060652A1 (it) | 2006-12-06 | 2006-12-06 | Compensazione di temperatura di segnali di memoria impiegando segnali digitali |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ITRM20060652A1 true ITRM20060652A1 (it) | 2008-06-07 |
Family
ID=39497830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT000652A ITRM20060652A1 (it) | 2006-12-06 | 2006-12-06 | Compensazione di temperatura di segnali di memoria impiegando segnali digitali |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7630266B2 (it) |
| IT (1) | ITRM20060652A1 (it) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7480588B1 (en) | 2006-04-19 | 2009-01-20 | Darryl Walker | Semiconductor device having variable parameter selection based on temperature and test method |
| ITRM20060652A1 (it) * | 2006-12-06 | 2008-06-07 | Micron Technology Inc | Compensazione di temperatura di segnali di memoria impiegando segnali digitali |
| ITRM20060675A1 (it) * | 2006-12-14 | 2008-06-15 | Micron Technology Inc | Sensore di temperatura su chip |
| US8072811B2 (en) * | 2008-05-07 | 2011-12-06 | Aplus Flash Technology, Inc, | NAND based NMOS NOR flash memory cell, a NAND based NMOS NOR flash memory array, and a method of forming a NAND based NMOS NOR flash memory array |
| KR100908533B1 (ko) * | 2008-05-26 | 2009-07-20 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 독출 방법 |
| US8760951B2 (en) | 2008-05-26 | 2014-06-24 | SK Hynix Inc. | Method of reading data in a non-volatile memory device |
| JP5259270B2 (ja) * | 2008-06-27 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20100052269A (ko) * | 2008-11-10 | 2010-05-19 | 삼성전자주식회사 | 반도체 소자의 동작 방법 |
| TWI404064B (zh) * | 2009-03-09 | 2013-08-01 | Winbond Electronics Corp | 溫度補償等位電壓產生器及溫度補償動態隨機存取記憶體 |
| US8547746B2 (en) | 2011-02-24 | 2013-10-01 | Micron Technology, Inc. | Voltage generation and adjustment in a memory device |
| KR102090677B1 (ko) * | 2013-09-16 | 2020-03-18 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 동작 방법 |
| US9230616B2 (en) * | 2014-01-09 | 2016-01-05 | Micron Technology, Inc. | Memory devices, memory device operational methods, and memory device implementation methods |
| KR102244618B1 (ko) | 2014-02-21 | 2021-04-26 | 삼성전자 주식회사 | 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법 |
| US20150279472A1 (en) * | 2014-03-26 | 2015-10-01 | Intel Corporation | Temperature compensation via modulation of bit line voltage during sensing |
| US9194754B2 (en) | 2014-03-28 | 2015-11-24 | Darryl G. Walker | Power up of semiconductor device having a temperature circuit and method therefor |
| US20160054374A1 (en) | 2014-08-20 | 2016-02-25 | Darryl G. Walker | Semiconductor device including temperature ranges having temperature thresholds and method of determining therefor |
| US9275741B1 (en) | 2014-09-10 | 2016-03-01 | Western Digital Technologies, Inc. | Temperature compensation management in solid-state memory |
| KR102251810B1 (ko) | 2014-09-30 | 2021-05-13 | 삼성전자주식회사 | 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법 |
| US10141058B1 (en) | 2015-02-17 | 2018-11-27 | Darryl G. Walker | Multi-chip non-volatile semiconductor memory package including heater and sensor elements |
| US9368212B1 (en) | 2015-03-26 | 2016-06-14 | Micron Technology, Inc. | Memory with temperature coefficient trimming |
| KR20170134444A (ko) * | 2015-04-10 | 2017-12-06 | 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 | 온도 보상 회로 |
| US10127988B2 (en) | 2016-08-26 | 2018-11-13 | Micron Technology, Inc. | Temperature compensation in memory sensing |
| CN108109645A (zh) * | 2016-11-24 | 2018-06-01 | 北京兆易创新科技股份有限公司 | 一种存储单元的读取方法及装置 |
| JP6779816B2 (ja) | 2017-03-21 | 2020-11-04 | キオクシア株式会社 | 半導体記憶装置 |
| US10553301B2 (en) | 2017-06-03 | 2020-02-04 | Sandisk Technologies Llc | Dynamic read table block filter |
| US10410721B2 (en) * | 2017-11-22 | 2019-09-10 | Micron Technology, Inc. | Pulsed integrator and memory techniques |
| US10755783B2 (en) * | 2018-08-27 | 2020-08-25 | Silicon Storage Technology | Temperature and leakage compensation for memory cells in an analog neural memory system used in a deep learning neural network |
| US10984876B2 (en) * | 2019-06-19 | 2021-04-20 | SanDiskTechnologies LLC | Temperature based programming in memory |
| US10978145B2 (en) | 2019-08-14 | 2021-04-13 | Sandisk Technologies Llc | Programming to minimize cross-temperature threshold voltage widening |
| US11435811B2 (en) * | 2019-12-09 | 2022-09-06 | Micron Technology, Inc. | Memory device sensors |
| TWI739695B (zh) * | 2020-06-14 | 2021-09-11 | 力旺電子股份有限公司 | 轉壓器 |
| US20230343399A1 (en) * | 2022-04-20 | 2023-10-26 | Yangtze Memory Technologies Co., Ltd. | Voltage supply circuits, three-dimensional memory devices, peripheral circuit, and methods for adjusting voltage supply circuit |
| CN114754801B (zh) * | 2022-06-16 | 2022-08-26 | 北京理工导航控制科技股份有限公司 | 一种基于神经网络对光纤陀螺零偏温度补偿方法、装置及存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731742A (en) * | 1996-12-17 | 1998-03-24 | Motorola Inc. | External component programming for crystal oscillator temperature compensation |
| US6954394B2 (en) * | 2002-11-27 | 2005-10-11 | Matrix Semiconductor, Inc. | Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions |
| US7084695B2 (en) * | 2004-08-31 | 2006-08-01 | Micron Technology, Inc. | Method and apparatus for low voltage temperature sensing |
| ITRM20060652A1 (it) * | 2006-12-06 | 2008-06-07 | Micron Technology Inc | Compensazione di temperatura di segnali di memoria impiegando segnali digitali |
| ITRM20060675A1 (it) * | 2006-12-14 | 2008-06-15 | Micron Technology Inc | Sensore di temperatura su chip |
-
2006
- 2006-12-06 IT IT000652A patent/ITRM20060652A1/it unknown
-
2007
- 2007-08-14 US US11/893,035 patent/US7630266B2/en active Active
-
2009
- 2009-11-05 US US12/613,114 patent/US7911865B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7911865B2 (en) | 2011-03-22 |
| US7630266B2 (en) | 2009-12-08 |
| US20080137460A1 (en) | 2008-06-12 |
| US20100054068A1 (en) | 2010-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ITRM20060652A1 (it) | Compensazione di temperatura di segnali di memoria impiegando segnali digitali | |
| KR100709642B1 (ko) | 균일한 판독 및 검증 임계치를 가진 메모리 | |
| US7978556B2 (en) | On-chip temperature sensor | |
| KR100927782B1 (ko) | 불휘발성 메모리 장치의 독출/검증 기준전압 공급부 | |
| US6259624B1 (en) | Nonvolatile semiconductor storage device and data writing method thereof | |
| US7551503B2 (en) | Method for refreshing a flash memory | |
| KR20140065185A (ko) | 리드 동작 시 온도 보상된 워드 라인 전압을 인가하는 반도체 메모리 장치 및 그 방법 | |
| US8670279B2 (en) | Non-volatile memory device and program method thereof | |
| JP5160780B2 (ja) | フラッシュメモリ装置の電圧生成器 | |
| KR930014613A (ko) | 불휘발성 반도체 기억장치 | |
| ITRM20070273A1 (it) | Lettura di celle di memoria non volatile a livello mutiplo. | |
| ITRM20060074A1 (it) | Circuito per dati a latch singolo in un dispositivo di memoria volatile e delle a piu livelli | |
| KR20090000339A (ko) | 불휘발성 메모리 장치 | |
| US20200365224A1 (en) | Semiconductor memory device | |
| ITRM20060139A1 (it) | Sistema ad unita di controllo distribuito di dispositivo di memoria | |
| JP2002015590A (ja) | 不揮発性メモリアナログ電圧書き込み回路 | |
| ITRM20070461A1 (it) | Acquisizione di dati di fusibili. | |
| ITRM20070621A1 (it) | Compensazione dell'effetto della configurazione a ritroso in un dispositivo di memorizzazione. | |
| KR970051423A (ko) | 반도체 메모리의 셀프 번인(Burn-in)회로 | |
| JP2006065945A (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
| US6456539B1 (en) | Method and apparatus for sensing a memory signal from a selected memory cell of a memory device | |
| KR100908527B1 (ko) | 불휘발성 메모리 장치의 독출 전압 발생장치 | |
| JP3186105B2 (ja) | 半導体装置のテストモード設定・解除回路 | |
| JP2021034073A (ja) | 記憶装置 | |
| JPH11120784A (ja) | 半導体装置および半導体記憶装置 |