JP4728737B2

JP4728737B2 - 振幅制御回路

Info

Publication number: JP4728737B2
Application number: JP2005236589A
Authority: JP
Inventors: 正尚山岸
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2005-08-17
Filing date: 2005-08-17
Publication date: 2011-07-20
Anticipated expiration: 2025-08-17
Also published as: JP2007053533A

Description

本発明は、パルス電圧を増幅する半導体集積回路による増幅回路の振幅を一定に維持する振幅制御回路に関する。

ＦＥＴやバイポーラなどの増幅素子を用いた増幅回路において、デバイスばらつきや環境温度特性、ウェハ内の面内ばらつきにより、増幅率が変化してしまい、出力信号振幅がばらついてしまう。ウェハ内の面内ばらつきとは１枚のシリコンウェハ上での特性ばらつきをいう。

従来、この出力信号振幅を調整する方法として、ＦＥＴやバイポーラ、抵抗などのばらつきを吸収するため、同じ回路を別に組み込むことにより同様のばらつきを起こさせて、ばらつきに対応するＤＣバイアスを発生させ主回路に帰還してばらつきを抑えたり、ばらつきを補正する回路を組み込んでいた（文献公知発明に係るものではない）。

また、第１の増幅器の正相出力およびその中間値の差成分と、第１の増幅器の逆相出力およびその中間値の差成分との差成分を第２の増幅器で増幅することにより、第１の増幅器の差動出力に同相関係で重畳する雑音成分を第２の増幅器でキャンセルするようにした増幅回路が知られている（例えば、特許文献１参照）。

また、出力段の閾値を検出し、検出した閾値に応じて、入力段から出力段に供給される信号の振幅レベルを決定するようにした回路も知られている（例えば、特許文献２参照）。

特開平11-330875号公報（第７頁、図１）特開2000-174608号公報（第７頁、図１）

しかしながら、上述した非文献公知発明では、同じ増幅回路を組み込むことになり消費電流が増大してしまうし、回路規模も２倍となってしまう。またに、外部にＣＰＵなどの演算装置を用いることにより、出力パワーが最大となるよう自動で調整電圧を変更することは可能であるが、外部に演算装置をつける必要があるため、半導体集積回路上にパッド取り出し口が必要になる。更に、内部に演算回路を組み込んだとしても、デジタル処理を行うためクロック信号が必要となり、外部からクロック信号を与えるか内部に発振器などのクロック発生回路を備える必要が発生するという問題点がある。

また、特許文献１記載の技術では、第２の増幅器が環境変動や素子ばらつきにより、結局は振幅が変わってしまうし、特許文献２記載の技術では、出力段から検出した閾値に応じて、出力段に供給されるる信号の振幅レベルを決定するため、振幅値が大き過ぎたり小さ過ぎるという場合には、それを一定にすることには対応することができない。

本発明の目的は、増幅器において個体ばらつきやＩＣ内の面内ばらつきや、環境温度変動や経時劣化があっても自動的に出力振幅を一定にし、ＩＣ全体の特性ばらつきをなくし、不良率を下げることができる振幅制御回路を提供することにある。

本発明の振幅制御回路は、電流源（図１の８）からの電流によるゲイン用抵抗（図１の６）における電圧降下によりパルス電圧を増幅する増幅回路（図１の100）の出力信号の振幅を一定に維持するように制御する振幅制御回路において、パルス出力信号が−側入力端子、出力信号のハイレベルに対応する所望の第１の基準電圧が＋側入力端子に接続された第１のコンパレータ（図１の１）と、パルス出力信号が＋側入力端子、出力信号のロウレベルに対応する所望の第２の基準電圧が−側入力端子に接続された第２のコンパレータ（図１の２）と、第１のコンパレータの出力および第２のコンパレータの出力を入力して両者が同レベルのときにハイレベルを出力する否定排他的論理和回路（図１の３）と、出力信号の振幅が小さい期間においては、否定排他的論理和回路からのハイレベルが入力するとハイレベルとロウレベルの中間レベルに向かって進む信号を出力し、出力信号の振幅が増加して所望の振幅値を超えると出力を低下させる低域通過濾波器（図１の４）と、低域通過濾波器の出力の増減に対して同方向に電流源の電流を増減するための参照電圧を電流源に供給する電圧参照回路（図１の５）とで構成されたことを特徴とする。

なお、増幅回路の出力信号がゲイン用抵抗の低電圧側から得られる増幅回路に対しては、第１のコンパレータは、出力信号のレベルが第１の基準電圧より低いときにハイレベル、高いときにロウレベルを出力し、第２のコンパレータは、出力信号のレベルが第２の基準電圧より高いときにハイレベル、低いときにロウレベルを出力する。

また、増幅回路の出力信号がゲイン用抵抗の高電圧側から得られる増幅回路に対しては、第１のコンパレータは、出力信号のレベルが第１の基準電圧より低いときにハイレベル、高いときにロウレベルを出力し、第２のコンパレータは、出力信号のレベルが第２の基準電圧より高いときにハイレベル、低いときにロウレベルを出力する。

本発明によれば、増幅回路の出力信号の振幅をＩＣ内においてモニタし、増幅回路にフィードバックを掛けることにより、出力信号の振幅値が常に設定値以上とすることが可能となる。このことにより、デバイス変動や面内ばらつき・環境温度特性など、様々な変動要因が起きたとしても出力信号の振幅値を一定にできるという効果を得ることができる。

また、出力信号の振幅値が入力信号の振幅に依存し変化したとしても、最適な増幅を行うよう帰還をかけることができる。

本発明の振幅制御回路は、図１に示すように、増幅回路100の信号出力端子からコンパレータ１の−側とコンパレータ２の＋側入力端子に接続され、コンパレータ１のもう一方の入力である＋側にはVref20の基準電圧が、コンパレータ２のもう一方の入力である−側にはVref21の基準電圧が接続される。

コンパレータ１の出力およびコンパレータ２の出力が否定排他的論理和回路（/EX-OR）３にそれぞれ入力され、/EX-OR３の出力が低域通過濾波器（LPF）４に入力され、LPF４の出力が電圧参照回路５に接続され、電圧参照回路５の出力電圧が定電流源８の参照電流を調節し、増幅回路の増幅率を変化させ出力振幅を調節する。

増幅回路の出力信号のLoレベル，Hiレベルをコンパレータ１，２により基準電圧と比較し、コンパレータ出力としてLoレベル，Hiレベルの信号を出力する。このとき、基準電圧は所望の出力信号の振幅に対応した電圧としておき、モニタしている出力信号の振幅が一定値以上であればHiレベル，Loレベルが出力信号に同期して出力されるようにする。出力振幅が一定値以上ではない場合、一方のコンパレータが動作せず、HiレベルかLoレベルのいずれかに固定される。

これを、所望の出力信号の振幅の大きさにより高電圧側と低電圧側のモニタ用コンパレータそれぞれにおいて行なう。コンパレータの出力を/EX-OR３により比較し、出力信号の高電圧側か低電圧側のどちらかで振幅値に未達の場合、/EX-OR３の出力がHiレベルとLoレベルを繰り返すようになり、LPF出力電圧が高くなる。

これにより、電圧参照回路への入力電圧が変化し、増幅回路の電流源に対する制御電圧を変化させ増幅率を上げることが可能となり出力振幅が増大する。これらの動作を繰り返すことにより、増幅回路の出力パワーを設定値以上に維持する動作をアナログ回路で実現できる。

図１は本発明の振幅制御回路の一実施例を示す図である。この振幅制御回路は、増幅回路100の出力信号10の振幅を一定に維持するように制御するものであって、２つのコンパレータ１，２と、否定排他的論理和回路（/EX-OR）３と、低域通過濾波器（LPF）４と、電圧参照回路50とで構成されている。

増幅回路100は、ゲートに入力するパルスである入力信号９に応答してオン／オフするFET７と、FET７のドレインと電源Vddとの間に接続され出力信号10の振幅値を決定するゲイン用抵抗６と、FET７のソースとGNDとの間に接続されたに接続された電流源８とから成る。

電流源８は、振幅制御回路からの参照電圧により出力信号10の振幅を調整する。電流源８による電流によって生じるゲイン用抵抗６における電圧降下が出力信号10となって、FET７のドレインのドレインから振幅制御回路に入力する。

コンパレータ１は、−側入力端子に出力信号10、＋側入力端子に基準電圧であるVref20が接続され、前者が後者より大きいときにLoレベルを出力する。また、コンパレータ２は、＋側入力端子に出力信号10、−側入力端子に基準電圧であるVref21が接続され、前者が後者より大きいときにHiレベルを出力する。Vref20は出力信号の振幅のHiレベル、Vref21は出力信号の振幅のLoレベルに対する基準電圧である。

/EX-OR３は、コンパレータ１の出力のレベルとコンパレータ２の出力のレベルを比較して、両者が同じ場合にHiレベルを出力し、異なる場合にLoレベルを出力する。両者が同じ場合とは、出力信号10の振幅が小さい場合である。これは、図１に示すように出力信号10がゲイン用抵抗６の低電圧側から取り出される構成においては、出力信号10の振幅の変動は出力信号10のLoレベルの変動となって現れるからである。

LPF４は、出力信号10の振幅が小さく、これを正常な振幅になるように電流源８に対して制御をかける“調整期間”においては、LPF４の出力は、HiレベルとLoレベルの中間レベルに向かって進む信号を出力する。一方、出力信号10の振幅が増加して所望の振幅値を超えた“安定期間”になると、LPF４の出力は低下していく。

電圧参照回路５は、LPF４の出力の増減に対して同方向に電流源８の電流値を増減するための制御信号を電流源８に供給する。これにより、電流源８はFET７を流れる電流の値を増減し、出力信号10の振幅を一定に調整することができるようになる。

次に、本実施の動作について、図２および図４を参照して詳細に説明する。図２は、本発明の振幅制御回路が適用される増幅回路の一例を示す。この増幅回路は、図１に示されている増幅回路100と同様に、出力信号がゲイン用抵抗の低電圧側から取り出される構成であって、入力端子INからのパルス入力信号に対する出力信号は出力端子OUT、入力端子INBからのパルス入力信号に対する出力信号は出力端子OUTBから取り出される点のみが異なる。この実施例に対するタイムチャートを図４に示す。

Vref20,21には図４に示すように、所望の出力振幅に対応した基準電圧を与えておく。すなわち、Vref20は出力信号10のHiレベルに対応し、Vref21は出力信号10のLoレベルに対応させておく。

図２の増幅回路においては、増幅回路内のゲイン用抵抗６がデバイス変動などにより小さくなったり、電流源８の電流量が少なくなってしまった場合、出力信号10のHiレベルは電源電圧Vddに固定されるため、振幅が小さくなることによりLoレベルが未達となってしまう。

タイミングt1〜t2では、出力信号10のLoレベルがVref21に達せず、出力信号10の振幅が小さいので調整期間内の動作となる。コンパレータ１でのVref20との比較では、出力信号10のレベルがVref20より高い場合はLoレベルが出力され、出力信号10のレベルがVref20より低い場合はHiレベルが出力されている。一方のコンパレータ２でのVref21との比較では、この間は出力信号10のレベルはVref21より高いのでHiレベルの出力が持続されている。

この結果、/EX-OR３の出力はコンパレータ１とコンパレータ２の出力レベルが同じ時にHiレベルを出力しており、出力信号10のデータ内容に追随してHiレベルとLoレベルを繰り返している。/EX-OR３の出力はLPF４に入力され、入力レベルがHiレベルとLoレベルを繰り返しているため、LPF４の出力は中間電位に向かって進む。

LPF４の出力レベルに応じて、電圧参照回路５は参照電圧を変化させる。このことにより、参照電圧を調整電圧とする電流源８は可変電流源となり、電流値を上昇させることにより出力信号10の振幅を増加させる。

タイミングt2において、出力信号10の振幅が設定した所望の振幅値を超え安定期間となり、コンパレータ２でのVref21との比較によりLoレベルを出力するようになる。よって、/EX-OR３への入力信号がHiレベルとLoレベルの信号となり、/EX-OR３の出力がLoレベルになり得る。

これにより、LPF４の出力を下げていくいため電流源８の電流値が小さくなり、出力信号10の振幅を減少させ、タイミングt3でコンパレータ２の出力がHiレベル一定となって正常期間になるまで進む。コンパレータ２の出力がHiレベル一定となると、再び帰還をかけLPF４の出力が上がり、出力基準電圧を上げる。これらの動作を繰り返すことにより、安定的に出力振幅を上げることが可能となる。

これらの動作はマーク率1/2の信号であれば、LPF４の出力が中間レベルのやや下付近に落ち着く。そのため、電圧参照回路５からの参照電圧の値が一定となり、電流源８の電流値が固定され、正常動作時になることにより、LPF４の出力および電圧参照回路５からの参照電圧が電流源８の電流の最適値で固定され、常に所望の出力電圧振幅が得られる。

また、本動作回路では一定のマーク率であれば1/2以外でも動作することが可能であるが、マーク率がLPF４の時定数よりも少ない時間で変動する信号系には適用できない。

図３は、本発明の振幅制御回路が適用される増幅回路の他の例を示す。この増幅回路は、図１に示されている増幅回路100と異なり、出力信号がゲイン用抵抗の高電圧側から取り出される構成であって、入力端子INからのパルス入力信号に対する出力信号は出力端子OUT、入力端子INBからのパルス入力信号に対する出力信号は出力端子OUTBから取り出される点は図２の増幅回路と同様である。この実施例に対するタイムチャートを図５に示す。

Vref20,21には図５に示すように、所望の出力振幅に対応した基準電圧を与えておく。すなわち、Vref20は出力信号10のHiレベルに対応し、Vref21は出力信号10のLoレベルに対応させておく。

図３の増幅回路においては、増幅回路内のゲイン用抵抗６がデバイス変動などにより小さくなったり、電流源８の電流量が少なくなってしまった場合、出力信号10のLoレベルはGNDに固定されるため、振幅が小さくなることによりHiレベルが未達となってしまう。

タイミングt1〜t2では、出力信号10のHiレベルがVref20に達せず、出力信号10の振幅が小さいので調整期間内の動作となる。コンパレータ１でのVref20との比較では、この間は出力信号10のレベルはVref20より低いのでHiレベルの出力が持続されている。一方のコンパレータ２でのVref21との比較では、出力信号10のレベルがVref21より高い場合はHiレベルが出力され、出力信号10のレベルがVref20より低い場合はLoレベルが出力されている。

LPF４の出力レベルに応じて、電圧参照回路５は出力参照電圧を変化させる。このことにより、参照電圧を調整電圧とする電流源８は可変電流源となり、電流値を上昇させることにより出力信号10の振幅を増加させる。

タイミングt2において、出力信号10の振幅が設定した所望の振幅値を超え安定期間となり、コンパレータ１でのVref20との比較によりLoレベルを出力するようになる。よって、/EX-OR３への入力信号がHiレベルとLoレベルの信号となり、/EX-OR３の出力がLoレベルになり得る。

これらの動作はマーク率1/2の信号であれば、LPF４の出力が中間レベルのやや下付近に落ち着く。そのため、電圧参照回路５からの参照電圧の値が一定となり、電流源８の電流値が固定され、正常動作時になることにより、LPF４の出力および電圧参照回路５の出力電圧が電流源８の電流の最適値で固定され、常に所望の出力電圧振幅が得られる。

本発明の振幅制御回路の一実施例を示す図本発明が適用される増幅回路の一例を示す回路図本発明が適用される増幅回路の他の例を示す回路図図２の増幅回路に対する本発明のタイムチャート図３の増幅回路に対する本発明のタイムチャート

符号の説明

１コンパレータ
２コンパレータ
３否定排他的論理和回路（/EX-OR）
４低域通過濾波器（LPF）
５電圧参照回路
６ゲイン用抵抗
７ FET
８電流源
９入力信号
10 出力信号
20 Vref1
21 Vref2
100 増幅回路

Claims

電流源からの電流によるゲイン用抵抗における電圧降下によりパルス電圧を増幅する増幅回路の出力信号の振幅を一定に維持するように制御する振幅制御回路において、
前記パルス出力信号が−側入力端子、出力信号のハイレベルに対応する所望の第１の基準電圧が＋側入力端子に接続された第１のコンパレータと、
前記パルス出力信号が＋側入力端子、出力信号のロウレベルに対応する所望の第２の基準電圧が−側入力端子に接続された第２のコンパレータと、
前記第１のコンパレータの出力および前記第２のコンパレータの出力を入力して両者が同レベルのときにハイレベルを出力する否定排他的論理和回路と、
出力信号の振幅が小さい期間においては、前記否定排他的論理和回路からのハイレベルが入力するとハイレベルとロウレベルの中間レベルに向かって進む信号を出力し、出力信号の振幅が増加して所望の振幅値を超えると出力を低下させる低域通過濾波器と、
前記低域通過濾波器の出力の増減に対して同方向に前記電流源の電流を増減するための参照電圧を前記電流源に供給する電圧参照回路とで構成されたことを特徴とする振幅制御回路。
前記増幅回路の出力信号が前記ゲイン用抵抗の低電圧側から得られる増幅回路に対する振幅制御回路において、
前記第１のコンパレータは、前記出力信号のレベルが前記第１の基準電圧より低いときにハイレベル、高いときにロウレベルを出力し、
前記第２のコンパレータは、前記出力信号のレベルが前記第２の基準電圧より高いときにハイレベル、低いときにロウレベルを出力することを特徴とする請求項１記載の振幅制御回路。
前記増幅回路の出力信号が前記ゲイン用抵抗の高電圧側から得られる増幅回路に対する振幅制御回路において、
前記第１のコンパレータは、前記出力信号のレベルが前記第１の基準電圧より低いときにハイレベル、高いときにロウレベルを出力し、
前記第２のコンパレータは、前記出力信号のレベルが前記第２の基準電圧より高いときにハイレベル、低いときにロウレベルを出力することを特徴とする請求項１記載の振幅制御回路。