JP5587440B2 - 動的なバイアスを用いた増幅器 - Google Patents
動的なバイアスを用いた増幅器 Download PDFInfo
- Publication number
- JP5587440B2 JP5587440B2 JP2013002736A JP2013002736A JP5587440B2 JP 5587440 B2 JP5587440 B2 JP 5587440B2 JP 2013002736 A JP2013002736 A JP 2013002736A JP 2013002736 A JP2013002736 A JP 2013002736A JP 5587440 B2 JP5587440 B2 JP 5587440B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bias
- coupled
- amplifier
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 8
- 239000000872 buffer Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
- H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/417—A switch coupled in the output circuit of an amplifier being controlled by a circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/435—A peak detection being used in a signal measuring circuit in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/99—A diode as rectifier being used as a detecting circuit in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30015—An input signal dependent control signal controls the bias of an output stage in the SEPP
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30027—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP bias voltage being controlled by a control signal from a feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30061—One or more current mirrors are used as bias circuit or stages for the push or pull stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30147—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the current sink of the push driven, i.e. source driven SEPP amplifier being a current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30153—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the current source of the pull driven, i.e. sink driven SEPP amplifier being a current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
は、図10Bに示されている。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
(1)
出力信号を生成するために入力信号を増幅させる増幅器であって、前記増幅器は、
第1のバイアスレベルを有する第1のバイアストランジスタを備え、前記増幅器の利得が前記第1のバイアスレベルに依存し、
前記増幅器は、
前記出力信号の第1の包絡線を計測する第1の検出器と、
前記第1の検出器の出力電圧の電圧レベルをシフトさせる第1のバイアス調整器と
をさらに備え、
第1のバイアス調整器の出力は、前記第1のバイアスレベルを調整する、増幅器。
(2)
前記第1の検出器は、ローパスフィルタに結合された第1のダイオードを備え、前記第1の検出器の前記出力電圧は、前記第1のダイオードの出力電圧である(1)の増幅器。
(3)
前記ローパスフィルタはRCフィルタである(2)の増幅器。
(4)
前記第1のバイアス調整器はソースフォロワーを備え、前記ソースフォロワーのゲートは前記検出器の前記出力電圧に結合され、前記ソースフォロワーのソースは、第1のバイアスレベルを調整するために第1のバイアストランジスタに結合される(2)の増幅器。
(5)
第1の検出器は、前記第1のダイオードと前記ローパスフィルタと直列に接続された第2のダイオードをさらに備える(2)の増幅器。
(6)
前記第1のダイオードは、ダイオード接続されたトランジスタを有する(2)の増幅器。
(7)
前記ダイオード接続されたトランジスタの基板は、前記ダイオード接続されたトランジスタのソース電圧よりも高いバイアス電圧に結合される(6)の増幅器。
(8)
第2のバイアスレベルを有する第2のバイアストランジスタと、
第1のNMOSトランジスタおよび第1のPMOSトランジスタと、
前記出力信号を前記入力信号に接続しているレジスタと
を更に備え、前記増幅器の前記利得は前記第2のバイアスレベルの関数であり、前記第1のバイアストランジスタはNMOSトランジスタであり、前記第2のバイアストランジスタはPMOSトランジスタであり、
前記第1のNMOSトランジスタのドレインは、前記第1のPMOSトランジスタのドレインに結合され、前記第1のNMOSトランジスタおよび前記第1のPMOSトランジスタのソースは、前記第1および第2のバイアストランジスタにそれぞれ結合され、前記第1のNMOSトランジスタのゲートは、前記第1のPMOSトランジスタのゲートに結合され、前記第1のNMOSトランジスタおよび前記第1のPMOSトランジスタのゲートは、前記入力信号に結合され、前記第1のNMOSおよびPMOSトランジスタは出力信号に結合される、(1)の増幅器。
(9)
前記出力信号の第2の包絡線を計測する第2の検出器と、
前記第2の検出器の出力電圧の電圧レベルをシフトさせる第2のバイアス調整器と、
をさらに備え、
前記第2のバイアス調整器の出力は、前記第2のバイアスレベルを調整する(8)の増幅器。
(10)
前記第1の検出器は、少なくとも一つの、ローパスフィルタに結合されたダイオードを備え、前記第1の検出器の前記少なくとも一つのダイオードは、ダイオード結合されたNMOSトランジスタを備え、前記第2の検出器は、少なくとも一つの、ローパスフィルタに結合されたダイオードを備え、前記第2の検出器の前記少なくとも一つのダイオードは、ダイオード結合されたPMOSトランジスタを備える(9)の増幅器。
(11)
前記第1のバイアス調整器は、ソースフォロワーとして構成されたPMOSトランジスタを備え、前記第2のバイアス調整器は、ソースフォロワーとして構成されたNMOSトランジスタを備える(10)の増幅器。
(12)
前記第1の検出器は、前記出力信号と参照信号とを比較する比較器を備え、前記比較器の出力は、スイッチに結合され、前記スイッチは、前記出力信号を包絡線検出器に結合し、前記包絡線検出器の出力は、前記第1のバイアス調整器に結合される(1)の増幅器。
(13)
前記増幅器は、集積回路上のトランスミッタのドライバ増幅器である(1)の増幅器。
(14)
出力信号を生成するために入力信号を増幅する方法であって、増幅することは、入力信号を、出力信号を生成する増幅器に結合させることを備え、増幅器は第1のバイアスレベルを有する第1のバイアストランジスタを備え、前記増幅器の利得は前記第1のバイアスレベルの関数であり、前記方法は、
第1の検出器によって前記出力信号の第1の包絡線を計測することと、
第1のバイアス調整器によって前記出力信号の前記計測された包絡線の電圧レベルをシフトさせることと、
前記シフトされた電圧レベルによって前記第1のバイアスレベルを調整することと
を備える方法。
(15)
前記第1の包絡線を計測することは、第1のダイオードを介して出力信号を通過させることと、前記ダイオードの出力をローパスフィルタリングすることと
を備える(14)の方法。
(16)
ローパスフィルタリングすることは、RCフィルタによってフィルタリングすることを備えている(15)の方法。
(17)
前記電圧レベルをシフトさせることは、ソースフォロワーを介して、計測された包絡線を通過させることを備える(15)の方法。
(18)
前記第1の包絡線を計測することは、前記第1のダイオードと直列接続された第2のダイオードを介して前記出力信号を通過させることをさらに備える(15)の方法。
(19)
ダイオード接続されたトランジスタの基板は、前記ダイオード接続されたトランジスタのソース電圧よりも高いバイアス電圧に結合される(18)の方法。
(20)
前記増幅器は、第2のバイアスレベルを有する第2のバイアストランジスタと、
第1のNMOSトランジスタおよび第1のPMOSトランジスタと、
前記出力信号を、前記入力信号に結合するレジスタと
をさらに備え、
前記増幅器の前記利得は、前記第2のバイアスレベルの関数であり、前記第1のバイアストランジスタはNMOSトランジスタであり、前記第2のバイアストランジスタはPMOSトランジスタであり、
前記第1のNMOSトランジスタのドレインは、前記第1のPMOSトランジスタのドレインに結合され、前記第1のNMOSトランジスタおよび前記第1のPMOSトランジスタのソースは、前記第1および第2のバイアストランジスタにそれぞれ結合され、前記第1のNMOSトランジスタのゲートは、前記第1のPMOSトランジスタのゲートに結合され、前記第1のNMOSトランジスタおよび前記第1のPMOSトランジスタのゲートは、前記入力信号に結合され、前記第1のNMOSおよびPMOSトランジスタは前記出力信号に結合される、(14)の方法。
(21)
第2の検出器によって、前記出力信号の第2の包絡線を計測することと、
第2のバイアス調整器によって、前記出力信号の計測された第2の包絡線の電圧レベルをシフトすることと、
前記計測された第2の包絡線の前記シフトされた電圧レベルによって第2のバイアスレベルを調整することと
さらに備える(20)の方法。
(22)
前記第1の検出器は、ローパスフィルタに結合された少なくともひとつのダイオードを備え、前記第1の検出器の少なくとも一つのダイオードは、ダイオード結合されたNMOSトランジスタを有し、前記第2の検出器は、ローパスフィルタに接続された少なくともひとつのダイオードを備え、前記第2の検出器の少なくとも一つのダイオードは、ダイオード結合されたPMOSトランジスタを有する(21)の方法。
(23)
前記第1のバイアス調整器は、ソースフォロワーとして構成されたPMSトランジスタを備え、前記第2のバイアス調整器は、ソースフォロワーとして構成されたNMSトランジスタを備える(22)の方法。
(24)
前記第1の検出器は、前記出力信号と参照信号とを比較する比較器を備え、前記比較器の出力は、スイッチに結合され、前記スイッチは、前記出力信号を包絡線検出器に結合し、前記包絡線検出器の出力は、前記第1のバイアス調整器に結合される(14)の方法。
(25)
出力信号を生成するために入力信号を増幅させる増幅器であって、
前記増幅器は、
第1のバイアスレベルを有する第1のバイアストランジスタを備え、前記増幅器の利得は前記第1のバイアスレベルの関数であり、前記増幅器は、
前記出力信号の第1の包絡線を計測する手段と、
前記第1の包絡線を計測する手段の出力電圧の電圧レベルをシフトする手段と
をさらに備え、
前記シフトする手段の出力は、前記第1のバイアスレベルを調整する増幅器。
(26)
前記出力信号の第1の包絡線を計測する手段は、前記第1の包絡線がプリセット閾値を上回るか否かを検出する手段をさらに備える(25)の増幅器。
(27)
第2のバイアスレベルを有する第2のバイアストランジスタと、
前記出力信号の第2の包絡線を計測する手段と、
前記第2の包絡線を計測する手段の出力電圧の電圧レベルをシフトする手段と
をさらに備え、
前記増幅器の前記利得は、前記第2のバイアスレベルの関数であり、
前記シフトする手段の出力は、前記第2のバイアスレベルを調整する(25)の増幅器。
(28)
出力信号を生成するために入力信号を増幅させる増幅器であって、
前記増幅器は、
前記入力信号に利得を供給する第1のNMOSトランジスタと、
前記入力信号に利得を供給する第1のPMOSトランジスタと、
第1のバイアスレベルを有する第1のバイアストランジスタと、
前記第1のバイアスレベルに結合された第1のミラー回路と、
前記第1のミラー回路に結合された第1の補助バイアストランジスタと、
を備え、
前記第1のNMOSトランジスタの出力、および前記第1のPMOSトランジスタの出力は結合されており、
前記第1のバイアストランジスタは、前記第1のNMOSトランジスタおよび前記第1のPMOSトランジスタに電流を供給し、
前記第1のミラー回路を流れる電流は、前記第1のバイアストランジスタを流れる電流の固定数倍になり、
前記第1のミラー回路を流れる電流は、さらに、前記第1の補助バイアストランジスタを流れる電流の固定数倍になり、前記第1の補助バイアストランジスタはさらに、前記第1のNMOSトランジスタまたは前記第1のPMOSトランジスタに直接結合される増幅器。
(29)
第2のバイアスレベルを有する第2のバイアストランジスタと、
前記第2のバイアスレベルに結合された第2のミラー回路と、
前記第2のミラー回路に結合された第2の補助バイアストランジスタと、
を備え、
前記第2のバイアストランジスタは、前記第1のNMOSトランジスタおよび前記第1のPMOSトランジスタに電流を供給し、
前記第2のミラー回路を流れる電流は、前記第2のバイアストランジスタを流れる電流の固定数倍になり、
前記第2のミラー回路を流れる電流は、さらに、前記第2の補助バイアストランジスタを流れる電流の固定数倍になり、前記第2の補助バイアストランジスタはさらに、前記第1のNMOSトランジスタまたは前記第1のPMOSトランジスタに直接結合され、前記第1の補助バイアストランジスタとは直接結合されない(28)の増幅器。
(30)
出力信号を生成するために入力信号を増幅させる増幅器であって、前記増幅器は、
前記入力信号に利得を供給する第1のNMOSトランジスタ、および前記入力信号に利得を供給する第1のPMOSトランジスタを備え、前記第1のNOMSトランジスタの出力は、前記第1のPMOSトランジスタの出力に結合され、前記増幅器は、
前記第1のNMOSトランジスタに結合され、第1のバイアスレベルを有する第1のバイアストランジスタと、
前記第1のPMOSトランジスタに結合され、第2のバイアスレベルを有する第2のバイアストランジスタと、
前記第2のバイアストランジスタに流れる電流を前記第1のNMOSトランジスタに供給する第1の手段と、
前記第1のバイアストランジスタに流れる電流を前記第1のPMOSトランジスタに供給する第1の手段と、
をさらに備える増幅器。
(31)
前記第1のバイアスレベルを調整する手段をさらに備える(30)の増幅器。
(32)
前記第2のバイアスレベルを調整する手段をさらに備える(30)の増幅器。
Claims (15)
- 出力信号を生成するために入力信号を増幅させる増幅器であって、前記増幅器は、
第1のバイアスレベルを有する第1のバイアストランジスタを備え、
前記増幅器は、
前記出力信号の第1の包絡線を計測し、第1のRCフィルタに結合された第1のダイオードを備える第1の検出器であって、出力電圧は、前記第1のダイオードの出力電圧である前記第1の検出器と、
前記第1の検出器の出力電圧の電圧レベルをシフトさせる第1のバイアス調整器であって、前記第1のバイアス調整器の出力は、前記第1のバイアスレベルを調整し、前記第1のバイアス調整器は第1のソースフォロワーを備え、前記第1のソースフォロワーのゲートは前記第1の検出器の前記出力電圧に結合され、前記第1のソースフォロワーのソースは、前記第1のバイアスレベルを調整するために前記第1のバイアストランジスタのゲートに結合される、前記第1のバイアス調整器と、
第1のトランジスタと、
前記出力信号を前記入力信号に接続するための抵抗と
を更に備え、
前記第1のトランジスタのソースは、前記第1のバイアストランジスタに結合され、前記第1のトランジスタのゲートは、前記入力信号に結合され、前記第1のトランジスタのドレインは出力信号に結合される増幅器。 - 前記増幅器は、第2のバイアスレベルを有する第2のバイアストランジスタを備え、
前記出力信号の第2の包絡線を計測し、第2のRCフィルタに結合された第2のダイオードを備える第2の検出器であって、出力電圧は、前記第2のダイオードの出力電圧である前記第2の検出器と、
前記第2の検出器の出力電圧の電圧レベルをシフトさせる第2のバイアス調整器であって、前記第2のバイアス調整器の出力は、前記第2のバイアスレベルを調整し、前記第2のバイアス調整器は第2のソースフォロワーを備え、前記第2のソースフォロワーのゲートは前記第2の検出器の前記出力電圧に結合され、前記第2のソースフォロワーのソースは、前記第2のバイアスレベルを調整するために前記第2のバイアストランジスタのゲートに結合される、前記第2のバイアス調整器と、
第2のトランジスタと、
を更に備え、
前記第1のトランジスタのドレインは、前記第2のトランジスタのドレインに結合され、前記第2のトランジスタのソースは、前記第2のバイアストランジスタに結合され、前記第1のトランジスタのゲートは、前記第2のトランジスタのゲートに結合され、前記第1のトランジスタおよび前記第2のトランジスタのゲートは、前記入力信号に結合され、前記第1のトランジスタおよび前記第2のトランジスタは出力信号に結合される請求項1の増幅器。 - 第1の検出器は、前記第1のダイオードと前記RCフィルタと直列に接続された第3のダイオードをさらに備える請求項1の増幅器。
- 前記第1のダイオードは、ダイオード接続されたトランジスタを有する請求項1の増幅器。
- 前記ダイオード接続されたトランジスタの基板は、前記ダイオード接続されたトランジスタのソース電圧よりも高いバイアス電圧に結合される請求項4の増幅器。
- 前記第1のダイオードは、ダイオード結合されたNMOSトランジスタを備え、前記第2のダイオードは、ダイオード結合されたPMOSトランジスタを備える請求項2の増幅器。
- 前記第1のバイアス調整器は、ソースフォロワーとして構成されたPMOSトランジスタを備え、前記第2のバイアス調整器は、ソースフォロワーとして構成されたNMOSトランジスタを備える請求項6の増幅器。
- 前記増幅器は、集積回路上のトランスミッタのドライバ増幅器である請求項1の増幅器。
- 出力信号を生成するために入力信号を増幅する方法であって、増幅することは、入力信号を、出力信号を生成する増幅器に結合させることを備え、増幅器は第1のバイアスレベルを有する第1のバイアストランジスタを備え、前記方法は、
第1の検出器によって前記出力信号の第1の包絡線を計測することであって、前記第1の検出器は、第1のRCフィルタに結合された第1のダイオードを含み、前記第1の包絡線を計測することは、前記第1のダイオードを介して前記出力信号を通過させることと、前記第1のRCフィルタによって前記第1のダイオードの前記出力をローパスフィルタリングすることとを備える、前記第1の包絡線を計測することと、
第1のバイアス調整器によって前記出力信号の前記計測された包絡線の電圧レベルをシフトさせることであって、前記電圧レベルをシフトさせることは、第1のソースフォロワーを介して前記計測された包絡線を通過させることを備える、前記電圧レベルをシフトさせることと、
前記第1のバイアス調整器によってシフトされた電圧レベルによって前記第1のバイアスレベルを調整することと
を備え、
前記増幅器は、
第1のトランジスタと、
前記出力信号を前記入力信号に接続するための抵抗と
を更に備え、
前記第1のトランジスタのソースは、前記第1のバイアストランジスタに結合され、前記第1のトランジスタのゲートは、前記入力信号に結合され、前記第1のトランジスタのドレインは出力信号に結合される方法。 - 前記方法は、
第2の検出器によって前記出力信号の第2の包絡線を計測することであって、前記第2の検出器は、第2のRCフィルタに結合された第2のダイオードを含み、前記第2の包絡線を計測することは、前記第2のダイオードを介して前記出力信号を通過させることと、前記第2のRCフィルタによって前記第2のダイオードの前記出力をローパスフィルタリングすることとを備える、前記第2の包絡線を計測することと、
第2のバイアス調整器によって前記出力信号の前記計測された包絡線の電圧レベルをシフトさせることであって、前記電圧レベルをシフトさせることは、第2のソースフォロワーを介して前記計測された包絡線を通過させることを備える、前記電圧レベルをシフトさせることと、
前記第2のバイアス調整器によってシフトされた電圧レベルによって前記第2のバイアスレベルを調整することと
を更に備え、
前記増幅器は、第2のバイアスレベルを有する第2のバイアストランジスタと、
第2のトランジスタを更に備え、
前記第1のトランジスタのドレインは、前記第2のトランジスタのドレインに結合され、前記第2のトランジスタのソースは、前記第2のバイアストランジスタに結合され、前記第1のトランジスタのゲートは、前記第2のトランジスタのゲートに結合され、前記第1のトランジスタおよび前記第2のトランジスタのゲートは、前記入力信号に結合され、前記第1のトランジスタおよび前記第2のトランジスタは出力信号に結合される請求項9の方法。 - ダイオード接続されたトランジスタの基板は、前記ダイオード接続されたトランジスタのソース電圧よりも高いバイアス電圧に結合される請求項9の方法。
- 前記第1のダイオードは、ダイオード結合されたNMOSトランジスタを有し、前記第2のダイオードは、ダイオード結合されたPMOSトランジスタを有する請求項10の方法。
- 前記第1のバイアス調整器は、ソースフォロワーとして構成されたPMOSトランジスタを備え、前記第2のバイアス調整器は、ソースフォロワーとして構成されたNMOSトランジスタを備える請求項12の方法。
- 出力信号を生成するために入力信号を増幅させる増幅器であって、
前記増幅器は、
第1のバイアスレベルを有する第1のバイアストランジスタと、
第1の検出器によって前記出力信号の第1の包絡線を計測する手段であって、前記第1の検出器は第1のRCフィルタに結合された第1のダイオードを備え、前記第1のダイオードを介して前記出力信号を通過させ、前記第1のRCフィルタによって前記ダイオードの出力をローパスフィルタリングする前記第1の包絡線を計測する手段と、
前記第1の包絡線を計測する手段の出力電圧の電圧レベルをシフトする手段であって、前記シフトする手段の出力は、前記第1のバイアスレベルを調整する、前記第1の包絡線を計測する手段の出力電圧の電圧レベルをシフトする手段と、
前記第2のバイアスレベルを有する第2のバイアストランジスタと、
第2の検出器によって前記出力信号の第2の包絡線を計測する手段であって、前記第2の検出器は、第2のRCフィルタに結合された第2のダイオードを備え、前記第2のダイオードを介して前記出力信号を通過させることと、前記第2のRCフィルタによって、前記ダイオードの出力をローパスフィルタリングすることとを備える、前記第2の包絡線を計測する手段と、
前記第2の包絡線を計測する手段の出力電圧の電圧レベルをシフトする手段であって、前記シフトする手段の出力は、第2のバイアスレベルを調整する、前記第2の包絡線を計測する手段の出力電圧の電圧レベルをシフトする手段と、
第1のトランジスタおよび第2のトランジスタと、
前記出力信号を前記入力信号に接続するための抵抗と
を更に備え、
前記第1のトランジスタのソースは、前記第1のバイアストランジスタに結合され、前記第1のトランジスタのゲートは、前記入力信号に結合され、前記第1のトランジスタのドレインは出力信号に結合され
前記第1のトランジスタのドレインは、前記第2のトランジスタのドレインに結合され、前記第2のトランジスタのソースは、前記第2のバイアストランジスタに結合され、前記第1のトランジスタのゲートは、前記第2のトランジスタのゲートに結合され、前記第1のトランジスタおよび前記第2のトランジスタのゲートは、前記入力信号に結合され、前記第1のトランジスタおよび前記第2のトランジスタは出力信号に結合される増幅器。 - 前記出力信号の第1の包絡線を計測する手段は、前記第1の包絡線がプリセット閾値を上回るか否かを検出する手段をさらに備える請求項14の増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/959,209 US8552803B2 (en) | 2007-12-18 | 2007-12-18 | Amplifier with dynamic bias |
US11/959,209 | 2007-12-18 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010539683A Division JP2011507458A (ja) | 2007-12-18 | 2008-12-15 | 動的なバイアスを用いた増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013123237A JP2013123237A (ja) | 2013-06-20 |
JP5587440B2 true JP5587440B2 (ja) | 2014-09-10 |
Family
ID=40394390
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010539683A Withdrawn JP2011507458A (ja) | 2007-12-18 | 2008-12-15 | 動的なバイアスを用いた増幅器 |
JP2013002736A Active JP5587440B2 (ja) | 2007-12-18 | 2013-01-10 | 動的なバイアスを用いた増幅器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010539683A Withdrawn JP2011507458A (ja) | 2007-12-18 | 2008-12-15 | 動的なバイアスを用いた増幅器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8552803B2 (ja) |
EP (1) | EP2243216A2 (ja) |
JP (2) | JP2011507458A (ja) |
KR (1) | KR101126053B1 (ja) |
CN (1) | CN101904088B (ja) |
TW (1) | TW200937852A (ja) |
WO (1) | WO2009079468A2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8212619B2 (en) * | 2009-07-23 | 2012-07-03 | Qualcomm, Incorporated | Split-biased current scalable buffer |
US9166533B2 (en) | 2009-07-30 | 2015-10-20 | Qualcomm Incorporated | Bias current monitor and control mechanism for amplifiers |
US8149023B2 (en) * | 2009-10-21 | 2012-04-03 | Qualcomm Incorporated | RF buffer circuit with dynamic biasing |
TWI474614B (zh) | 2010-07-06 | 2015-02-21 | Realtek Semiconductor Corp | 功率放大器 |
KR101101691B1 (ko) | 2010-07-28 | 2011-12-30 | 한국과학기술원 | 전력 증폭기 |
CN101944894A (zh) * | 2010-08-31 | 2011-01-12 | 无锡比迅科技有限公司 | 一种具有动态偏置控制的比较器 |
JP2012182764A (ja) * | 2011-03-03 | 2012-09-20 | Seiko Epson Corp | 発振器 |
US8441319B2 (en) * | 2011-06-17 | 2013-05-14 | Analog Devices, Inc. | Method and apparatus for biasing rail to rail DMOS amplifier output stage |
US8698558B2 (en) * | 2011-06-23 | 2014-04-15 | Qualcomm Incorporated | Low-voltage power-efficient envelope tracker |
JP2013192110A (ja) * | 2012-03-14 | 2013-09-26 | Mitsumi Electric Co Ltd | バイアス電圧生成回路及び差動回路 |
CN102624344A (zh) * | 2012-03-22 | 2012-08-01 | 无锡士康通讯技术有限公司 | 一种功率放大装置 |
US8779860B2 (en) * | 2012-08-15 | 2014-07-15 | Avago Technologies General Ip (Singapore) Ptd. Ltd. | Power amplifier |
US9136809B2 (en) | 2012-11-30 | 2015-09-15 | Qualcomm Incorporated | Digital bias adjustment in a variable supply radio frequency power amplifier |
CN103107785B (zh) * | 2012-12-28 | 2016-09-14 | 龙元才 | 一种乙甲类功率放大器 |
TWI509979B (zh) * | 2013-01-04 | 2015-11-21 | Advanced Semiconductor Eng | 電子系統、射頻功率放大器及其偏壓點動態調整方法 |
US20140266448A1 (en) * | 2013-03-14 | 2014-09-18 | Qualcomm Incorporated | Adapative power amplifier |
US9319001B2 (en) | 2014-02-24 | 2016-04-19 | Advanced Semiconductor Engineering Inc. | Amplifier circuit, biasing block with output gain compensation thereof, and electronic apparatus |
KR102000759B1 (ko) | 2014-02-24 | 2019-07-17 | 삼성전기주식회사 | 적응적 바이어스 회로 및 전력 증폭기 |
US10283995B2 (en) | 2014-02-28 | 2019-05-07 | L'oreal | Charge current monitoring or control in a resonance-tuned inductive charger |
CN105048977A (zh) * | 2015-07-30 | 2015-11-11 | 络达科技股份有限公司 | 具有动态偏压的放大器 |
CN105099451B (zh) * | 2015-07-31 | 2018-06-15 | 华为技术有限公司 | 差分放大电路及使用该差分放大电路的流水线模数转换器 |
WO2018019377A1 (en) * | 2016-07-28 | 2018-02-01 | Huawei Technologies Co., Ltd. | Compensator device for a mmic hemt amplifier |
CN106404193A (zh) * | 2016-10-11 | 2017-02-15 | 四川森迪科技发展股份有限公司 | 基于源极跟随电路的鸡舍用信号放大式远程温度监测系统 |
CN106644109A (zh) * | 2016-10-11 | 2017-05-10 | 四川森迪科技发展股份有限公司 | 一种养鸡场用远程温度监测系统 |
CN106353005A (zh) * | 2016-10-11 | 2017-01-25 | 四川森迪科技发展股份有限公司 | 一种基于源极跟随电路的养鸡场用远程温度监测系统 |
US10158327B2 (en) | 2016-10-28 | 2018-12-18 | Qualcomm Incorporated | Low impedance adaptive bias scheme for power amplifier |
CN106712729B (zh) * | 2016-12-21 | 2020-02-14 | 锐迪科微电子(上海)有限公司 | 一种高线性度的cmos功率放大器 |
CN107612518B (zh) * | 2017-08-20 | 2020-09-15 | 西安电子科技大学 | 低压自调制可变增益放大器电路及混合集成电路 |
EP3691121A1 (en) * | 2019-01-31 | 2020-08-05 | ams AG | Amplifier circuit |
US11211921B2 (en) | 2020-03-06 | 2021-12-28 | Xilinx, Inc. | Differential analog input buffer |
US20220200545A1 (en) * | 2020-12-23 | 2022-06-23 | Intel Corporation | Signal envelope detector, overload detector, receiver, base station and mobile device |
US20230170858A1 (en) * | 2021-11-30 | 2023-06-01 | Qorvo Us, Inc. | Power amplifier system |
US11784578B2 (en) * | 2022-01-28 | 2023-10-10 | Nxp B.V. | Electronic circuit with electromagnetic interference detection and suppression and method therefor |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3378781A (en) * | 1965-01-04 | 1968-04-16 | Honeywell Inc | Control apparatus |
US3886464A (en) * | 1973-06-01 | 1975-05-27 | Rca Corp | Self-biased complementary transistor amplifier |
JPS5734712U (ja) * | 1980-08-01 | 1982-02-24 | ||
JPH0644716B2 (ja) * | 1984-08-14 | 1994-06-08 | 日本電気株式会社 | 無線通信装置 |
JPH043608A (ja) * | 1990-04-20 | 1992-01-08 | Oki Electric Ind Co Ltd | 電力制御回路 |
JPH03283717A (ja) * | 1990-03-30 | 1991-12-13 | Oki Electric Ind Co Ltd | 無線送信機の電力増幅装置 |
JP2826003B2 (ja) * | 1991-11-29 | 1998-11-18 | 松下電器産業株式会社 | 送信出力制御回路 |
JPH05235646A (ja) | 1992-02-04 | 1993-09-10 | Nec Corp | 非線形歪補償回路 |
US5461338A (en) * | 1992-04-17 | 1995-10-24 | Nec Corporation | Semiconductor integrated circuit incorporated with substrate bias control circuit |
JP3113401B2 (ja) * | 1992-07-31 | 2000-11-27 | リーダー電子株式会社 | 広帯域増幅器 |
JPH07143056A (ja) * | 1993-09-24 | 1995-06-02 | Hitachi Ltd | 移動体通信装置 |
US5589796A (en) * | 1994-11-01 | 1996-12-31 | Motorola, Inc | Method and apparatus for increasing amplifier efficiency |
JPH0983304A (ja) * | 1995-09-20 | 1997-03-28 | Toshiba Corp | 自動選局装置 |
JPH09238037A (ja) * | 1996-03-01 | 1997-09-09 | Nec Corp | 出力電力制御回路 |
KR100218679B1 (ko) | 1996-08-09 | 1999-09-01 | 정선종 | 전력증폭기의 게이트 전압 제어회로 |
EP0938777A2 (en) | 1997-09-15 | 1999-09-01 | Koninklijke Philips Electronics N.V. | A high frequency amplifier, and a communication receiver or transceiver |
JP2001036351A (ja) | 1999-07-16 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 電力増幅装置 |
JP2001203541A (ja) | 2000-01-20 | 2001-07-27 | Sony Corp | 歪補償装置及び歪補償方法、増幅装置並びに無線送信装置 |
US6803803B1 (en) | 2001-08-03 | 2004-10-12 | Altera Corporation | Method and apparatus for compensating circuits for variations in temperature supply and process |
JP3613232B2 (ja) * | 2001-11-26 | 2005-01-26 | ソニー株式会社 | 増幅回路 |
KR100857132B1 (ko) * | 2001-12-06 | 2008-09-05 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그의 제조 방법 |
JP4017870B2 (ja) * | 2002-01-21 | 2007-12-05 | 新日本無線株式会社 | 低雑音増幅器 |
JP3951804B2 (ja) | 2002-05-22 | 2007-08-01 | 三菱電機株式会社 | フィードフォワード増幅器 |
CN1209876C (zh) | 2002-08-26 | 2005-07-06 | 统宝光电股份有限公司 | 以薄膜晶体管所完成的低操作电压电平移位器 |
US7139534B2 (en) | 2003-03-05 | 2006-11-21 | Matsushita Electric Industrial Co., Ltd. | Transmission circuit |
JP4027822B2 (ja) * | 2003-03-11 | 2007-12-26 | 松下電器産業株式会社 | Agc回路 |
JP2004289492A (ja) | 2003-03-20 | 2004-10-14 | Nec Corp | ドハーティ増幅器 |
KR100663450B1 (ko) * | 2003-05-19 | 2007-01-02 | 삼성전자주식회사 | 집적 가능한 전압조정 초고주파 전력 증폭기 |
JP4388350B2 (ja) | 2003-11-19 | 2009-12-24 | 富士通株式会社 | 歪抑制回路 |
JP2006054256A (ja) | 2004-08-10 | 2006-02-23 | Matsushita Electric Ind Co Ltd | Ccd固体撮像素子およびカメラ |
JP4139800B2 (ja) * | 2004-08-24 | 2008-08-27 | 松下電器産業株式会社 | Agc回路 |
JP2006314059A (ja) * | 2005-05-09 | 2006-11-16 | Sony Corp | 半導体装置 |
KR100682056B1 (ko) | 2005-07-01 | 2007-02-15 | 삼성전자주식회사 | 버퍼 증폭기 |
JP4770344B2 (ja) * | 2005-09-12 | 2011-09-14 | 三菱電機株式会社 | 電力増幅器 |
-
2007
- 2007-12-18 US US11/959,209 patent/US8552803B2/en active Active
-
2008
- 2008-12-15 JP JP2010539683A patent/JP2011507458A/ja not_active Withdrawn
- 2008-12-15 WO PCT/US2008/086856 patent/WO2009079468A2/en active Application Filing
- 2008-12-15 CN CN200880121033.4A patent/CN101904088B/zh active Active
- 2008-12-15 EP EP08862308A patent/EP2243216A2/en not_active Ceased
- 2008-12-15 KR KR1020107015929A patent/KR101126053B1/ko not_active IP Right Cessation
- 2008-12-18 TW TW097149485A patent/TW200937852A/zh unknown
-
2013
- 2013-01-10 JP JP2013002736A patent/JP5587440B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
TW200937852A (en) | 2009-09-01 |
US20090153248A1 (en) | 2009-06-18 |
JP2011507458A (ja) | 2011-03-03 |
KR20100092518A (ko) | 2010-08-20 |
JP2013123237A (ja) | 2013-06-20 |
WO2009079468A2 (en) | 2009-06-25 |
EP2243216A2 (en) | 2010-10-27 |
US8552803B2 (en) | 2013-10-08 |
CN101904088A (zh) | 2010-12-01 |
CN101904088B (zh) | 2015-05-20 |
KR101126053B1 (ko) | 2012-03-29 |
WO2009079468A3 (en) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5587440B2 (ja) | 動的なバイアスを用いた増幅器 | |
CN109004911B (zh) | 具有调节的共模抑制的差分放大器和具有改进的共模抑制比率的电路 | |
US7292499B2 (en) | Semiconductor device including duty cycle correction circuit | |
KR101232407B1 (ko) | 이득 확장 스테이지를 가진 증폭기 | |
JP5343698B2 (ja) | 電圧調整装置 | |
JP2009116679A (ja) | リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置 | |
US7586349B2 (en) | CMOS integrated circuit for correction of duty cycle of clock signal | |
JP2018169719A (ja) | 電源回路 | |
US8400214B2 (en) | Class AB output stage | |
US8890612B2 (en) | Dynamically biased output structure | |
TWI642269B (zh) | 補償電路、補償方法及放大電路 | |
US7019588B2 (en) | Method to dynamically control the quiescent current of an operational amplifier arrangement and operational amplifier arrangement performing this method | |
US11171612B2 (en) | Gain modulation circuit | |
US10700647B2 (en) | Source follower | |
JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
JP3144361B2 (ja) | 差動増幅器 | |
EP3793087A1 (en) | Amplifier circuit | |
JP4728737B2 (ja) | 振幅制御回路 | |
JP2012029202A (ja) | 増幅回路およびバイアス発生回路 | |
JP2017162224A (ja) | 定電圧出力装置 | |
JP2012253637A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140512 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5587440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |