CN107612518B - 低压自调制可变增益放大器电路及混合集成电路 - Google Patents

Abstract

本发明涉及一种低压自调制可变增益放大器电路及混合集成电路，其中，该放大器电路包括第一级可变增益放大器电路(10)、第二级可变增益放大器电路(20)、均方根负反馈检测电路(30)、第一电容(C1)和第二电容(C2)、第一输入端(V_i+)、第二输入端(V_i‑)、第一输出端(V_O+)及第二输出端(V_O‑)；本发明实施例采用均方根负反馈检测电路，可以根据可变增益放大器电路的输入信号和输出信号实时调制可变增益放大器电路中的衬底偏置信号，从而调制可变增益放大器电路的增益，实现宽增益范围的动态调制，增加系统工作的稳定性。

Description

低压自调制可变增益放大器电路及混合集成电路

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种低压自调制可变增益放大器电路及混合集成电路。

背景技术

增益放大器是一种非常重要的单元电路模块，被广泛应用于模拟/混合集成电路设计领域，如：AFE模拟前端、ADC转换器、DC/DC转换器等电路系统中，往往在整个模拟/混合集成电路系统中起到关键作用，即放大输入信号的增益。可变增益放大器作为一种通用性很强的增益放大器，其放大倍数可以根据应用需求进行调整和控制，进而改善系统的动态特性，降低功率，提高稳定性。

传统的可变增益放大器电路通常采用吉尔伯特单元(Gilbert单元)电路，通过控制输入管的跨导，控制电流的变化，从而实现增益的改变，然而该种方式使得电压余度大，需使用较大的电压环境中，而在低功耗应用场景中受到限制。

因此，如何设计一种结构简单且能够适用于低功率应用中的CMOS低压自调制可变增益放大器电路是目前研究的热点问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种低压自调制可变增益放大器电路及混合集成电路。本发明的目的在于提供了一种CMOS低压自调制可变增益放大器电路，在实现低功耗设计的同时，提高可变增益放大器电路的性能。

本发明的一个实施例提供了一种低压自调制可变增益放大器电路，其中，包括第一级可变增益放大器电路10、第二级可变增益放大器电路20、均方根负反馈检测电路30、第一电容C1和第二电容C2、第一输入端V_i+、第二输入端V_i-、第一输出端V_O+及第二输出端V_O-；其中，

所述第一级可变增益放大器电路10的同相输入端V_i1+与反相输入端V_i1-分别电连接至所述第一输入端V_i+与所述第二输入端V_i-，其同相输出端V_o1+通过第一电容C1电连接至所述第二级可变增益放大器电路20的同相输入端V_i2+，其反相输出端V_o1-通过第二电容C2电连接所述第二级可变增益放大器电路20的反相输入端V_i2-；

所述第二级可变增益放大器电路20的同相输出端V_o2+与反相输出端V_o2-分别电连接至所述第一输出端V_O+与所述第二输出端V_O-；

所述均方根负反馈检测电路30的第一同相输入端V_i3+与第一反相输入端V_i3-分别电连接至所述第一输入端V_i+与所述第二输入端V_i-，其第二同相输入端V_i4+与第二反相输入端V_i4-分别电连接至所述第一输出端V_O+与所述第二输出端V_O-，且其输出端V_c分别电连接至所述第一级可变增益放大器电路10与所述第二级可变增益放大器电路20的衬底偏置控制端。

在本发明的一个实施例中，所述第一级可变增益放大器电路10包括第一正压开关MP1、第二正压开关MP2、第三正压开关MP3、第四正压开关MP4、第五正压开关MP5、第六正压开关MP6、第七正压开关MP7、第一负压开关MN1、第二负压开关MN2、第三负压开关MN3、第四负压开关MN4、第五负压开关MN5及第六负压开关MN6；其中，

所述第一正压开关MP1、所述第二正压开关MP2、所述第四正压开关MP4、所述第一负压开关MN1、所述第三负压开关MN3依次串接于电源端VDD与接地端GND之间；所述第一级可变增益放大器电路10的反相输出端V_o1-电连接至所述第四正压开关MP4与所述第一负压开关MN1串接形成的节点处；所述第四负压开关MN4并接于所述第三负压开关MN3的两端；

所述第三正压开关MP3、所述第七正压开关MP7、所述第二负压开关MN2、所述第六负压开关MN6依次串接于所述第一正压开关MP1与所述第二正压开关MP2串接形成的节点和接地端GND之间；所述第一级可变增益放大器电路10的正相输出端V_o1+电连接至所述第七正压开关MP7与所述第二负压开关MN2串接形成的节点处；所述第五负压开关MN5并接于所述第六负压开关MN6两端；

所述第五正压开关MP5电连接于所述第二正压开关MP2与所述第四正压开关MP4串接形成的节点和所述第七正压开关MP7与所述第二负压开关MN2串接形成的节点之间；所述第六正压开关MP6电连接于所述第三正压开关MP3与所述第七正压开关MP7串接形成的节点和所述第四正压开关MP4与所述第一负压开关MN1串接形成的节点之间；

所述第一正压开关MP1的控制端输入第一偏置信号Vb1，所述第二正压开关MP2与所述第三正压开关MP3的控制端均输入第二偏置信号Vb2，所述第四正压开关MP4与所述第七正压开关MP7的控制端均电连接至所述第一级可变增益放大器电路10的正相输入端V_i1+，所述第五正压开关MP5与所述第六正压开关MP6的控制端均电连接至所述第一级可变增益放大器电路10的反相输入端V_i1-，所述第一负压开关MN1与所述第二负压开关MN2的控制端均输入第三偏置信号Vb3，所述第三负压开关MN3与所述第六负压开关MN6的控制端均输入第四偏置信号Vb4，所述第四负压开关MN4的控制端电连接至所述第一级可变增益放大器电路10的反相输出端V_o1-，所述第五负压开关MN5的控制端电连接至所述第一级可变增益放大器电路10的正相输出端V_o1+；

所述第一正压开关MP1与所述第三正压开关MP3的衬底端均电连接至电源端VDD，所述第二正压开关MP2、所述第四正压开关MP4、所述第五正压开关MP5、所述第六正压开关MP6、所述第七正压开关MP7的衬底端均电连接至所述第一级可变增益放大器电路10的衬底偏置控制端；所述第一负压开关MN1、所述第二负压开关MN2、所述第三负压开关MN3、所述第四负压开关MN4、所述第五负压开关MN5及所述第六负压开关MN6的衬底端均电连接至接地端GND。

在本发明的一个实施例中，所述第一偏置信号Vb1、所述第二偏置信号Vb2、所述第三偏置信号Vb3以及所述第四偏置信号Vb4由同一个信号源控制或各自独立控制。

在本发明的一个实施例中，所述第一正压开关MP1、所述第二正压开关MP2、所述第三正压开关MP3、所述第四正压开关MP4、所述第五正压开关MP5、所述第六正压开关MP6、所述第七正压开关MP7为PMOS晶体管。

在本发明的一个实施例中，所述第一负压开关MN1、所述第二负压开关MN2、所述第三负压开关MN3、所述第四负压开关MN4、所述第五负压开关MN5、所述第六负压开关MN6为NMOS晶体管。

在本发明的一个实施例中，所述均方根负反馈检测电路30包括第八正压开关MP8、第九正压开关MP9、第十正压开关MP10、第十一正压开关MP11、第七负压开关MN7、第八负压开关MN8、第九负压开关MN9、第十负压开关MN10、第十一负压开关MN11、第十二负压开关MN12、第十三负压开关MN13以及第十四负压开关MN14，第三电容C3、第四电容C4以及第五电容C5，第一电阻R1、第二电阻R2、第三电阻R3以及第四电阻R4；其中，

所述第八正压开关MP8与所述第十三负压开关MN13串接于电源端VDD与接地端GND之间；所述第九正压开关MP9、所述第七负压开关MN7以及所述第十一负压开关MN11依次串接于电源端VDD与接地端GND之间；

所述第十一正压开关MP11与所述第十四负压开关MN14串接于电源端VDD与接地端GND之间，所述均方根负反馈检测电路30的输出端V_c电连接至所述第十一正压开关MP11与所述第十四负压开关MN14串接形成的节点处；所述第十正压开关MP10、所述第十负压开关MN10以及所述第十二负压开关MN12依次串接于电源端VDD与接地端GND之间；

所述第八负压开关MN8电连接于所述第七负压开关MN8与所述第十一负压开关MN11串接形成的节点和所述第十正压开关MP10与所述第十负压开关MN10串接形成的节点之间；所述第九负压开关MN9电连接于所述第九正压开关MP9与所述第七负压开关MN7串接形成的节点和所述第十负压开关MN10与所述第十二负压开关MN12串接形成的节点之间；

所述第九正压开关MP9的控制端电连接至所述第九正压开关MP9与所述第七负压开关MN7形成的节点处，且通过所述第一电阻R1电连接至所述第八正压开关MP8的控制端；所述第十正压开关MP10的控制端电连接至所述第十正压开关MP10与所述第十负压开关MN10形成的节点处，且通过所述第二电阻R2电连接至所述第十一正压开关MP11；所述第七负压开关MN7与所述第十负压开关MN10的控制端均电连接至所述第二同相输入端V_i4+；所述第八负压开关MN8与所述第九负压开关MN9的控制端均电连接至所述第二反相输入端V_i4-；所述第十一负压开关MN11的控制端电连接至所述第一同相输入端V_i3+，所述第十二负压开关MN12的控制端电连接至所述第一反相输入端V_i3-；所述第十三负压开关MN13的控制端电连接至所述第十三负压开关MN13与所述第八正压开关MP8形成的节点，并通过所述第三电阻R3电连接至所述第十四负压开关MN14的控制端；

所述第八正压开关MP8、所述第九正压开关MP9、所述第十正压开关MP10以及所述第十一正压开关MP11的衬底端均电连接至电源端VDD，所述第七负压开关MN7、所述第八负压开关MN8、所述第九负压开关MN9、所述第十负压开关MN10、所述第十一负压开关MN11、所述第十二负压开关MN12、所述第十三负压开关MN13以及所述第十四负压开关MN14的衬底端均电连接至接地端GND；

所述第三电容C3电连接于电源端VDD与所述第八正压开关MP8的控制端之间；所述第四电容C4电连接于电源端VDD与所述第十一正压开关MP11的控制端之间；所述第五电容C5电连接于所述第十四负压开关MN14的控制端与接地端GND之间；所述第四电阻R4电连接于所述均方根负反馈检测电路30的输出端V_c与接地端GND之间。

在本发明的一个实施例中，所述第八正压开关MP8、所述第九正压开关MP9、所述第十正压开关MP10以及所述第十一正压开关MP11为PMOS晶体管。

在本发明的一个实施例中，所述第七负压开关MN7、所述第八负压开关MN8、所述第九负压开关MN9、所述第十负压开关MN10、所述第十一负压开关MN11、所述第十二负压开关MN12、所述第十三负压开关MN13以及所述第十四负压开关MN14为NMOS晶体管。

在本发明的一个实施例中，所述第二级可变增益放大器电路20与所述第一级可变增益放大器电路10的电路结构相同。

本发明的另一个实施例提供了一种混合集成电路，其具有上述任一项所述的低压自调制可变增益放大器电路。

本发明实施例，具备如下优点：

1、本发明由两级可变增益放大器电路组成，两级采用相同结构。

2、所述可变增益放大器电路采用衬偏调制技术，降低了可变增益放大器电路的电压裕度，从而降低了电路工作所需的电源电压和功耗。

3、所述均方根负反馈检测电路，同时利用前馈和反馈技术，采样所述CMOS低压自调制可变增益放大器电路的输入信号和输出信号，对可变增益放大器电路中的差分输入PMOS晶体管的衬底信号进行调制，从而改变可变增益放大器电路的增益，实现宽增益范围的动态调制，增加了系统工作的稳定性。

附图说明

图1为本发明实施例提供的CMOS低压自调制可变增益放大器的结构示意图；

图2为本发明实施例提供的第一级可变增益放大器电路的结构示意图；

图3为本发明实施例提供的均方根负反馈检测电路的电路结构示意图；

图4为本发明实施例提供的第一级可变增益放大器的左半边等效电路结构示意图；

图5为本发明实施例提供的第一级可变增益放大器的右半边等效电路结构示意图。

具体实施方式

本发明提供了一种低压自调制可变增益放大器电路及混合集成电路，与现有的放大器电路相比，其采用了由相同结构组成的两级放大器电路，并且采用衬偏调制技术，减小MOS晶体管的阈值电压，降低了可变增益放大器电路的电压裕度，从而降低了电路工作所需的电源电压和功耗，并实现宽增益范围的动态调制，增加了系统工作的稳定性。为了使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施实例重点对其工作原理及连接关系进行详细描述。

如图1所示，图1为本发明实施例提供的CMOS低压自调制可变增益放大器的结构示意图；本发明的一个实施例提供了一种低压自调制可变增益放大器电路，其中，包括第一级可变增益放大器电路10、第二级可变增益放大器电路20、均方根负反馈检测电路30、第一电容C1和第二电容C2、第一输入端V_i+、第二输入端V_i-、第一输出端V_O+及第二输出端V_O-；其中，

所述第一级可变增益放大器电路10的同相输入端V_i1+与反相输入端V_i1-分别电连接至所述第一输入端V_i+与所述第二输入端V_i-，其同相输出端V_o1+通过第一电容C1电连接至所述第二级可变增益放大器电路20的同相输入端V_i2+，其反相输出端V_o1-通过第二电容C2电连接所述第二级可变增益放大器电路20的反相输入端V_i2-；

所述第二级可变增益放大器电路20的同相输出端V_o2+与反相输出端V_o2-分别电连接至所述第一输出端V_O+与所述第二输出端V_O-；

所述均方根负反馈检测电路30的第一同相输入端V_i3+与第一反相输入端V_i3-分别电连接至所述第一输入端V_i+与所述第二输入端V_i-，其第二同相输入端V_i4+与第二反相输入端V_i4-分别电连接至所述第一输出端V_O+与所述第二输出端V_O-，且其输出端V_c分别电连接至所述第一级可变增益放大器电路10与所述第二级可变增益放大器电路20的衬底偏置控制端。

如图2所示，图2为本发明实施例提供的第一级可变增益放大器电路的结构示意图；其中，第一正压开关MP1是整个电路的电流源，第二正压开关MP2和第三正压开关MP3分别为可变增益放大器电路的差分输入对第四正压开关MP4/第五正压开关MP5和第六正压开关MP6/第七正压开关MP7提供工作电流，衬偏调制信号V_c控制第二正压开关MP2的衬底端，当V_c改变，第二正压开关MP2的漏端电流改变，而整个电路的电流为恒定值，因此第三正压开关MP3的电流会发生相应变化。

将可变增益放大器电路进行左半边分析，电路如图4所示，图4为本发明实施例提供的第一级可变增益放大器的左半边等效电路结构示意图，其中，差模增益A_V1为：

其中，g_mNi是NMOS晶体管MNi的栅跨导，g_mPi是PMOS晶体管MPi的栅跨导，g_mbNi是NMOS晶体管MNi的体效应等效衬底跨导，r_oNi是NMOS晶体管MNi的输出电阻，r_oPi是PMOS晶体管MPi的输出电阻，r_o为等效输出电阻，有r_o＝r_oN3r_oN4，其中i代表1，2，3……。

当第二正压开关MP2的电流发生改变时，第四正压开关MP4的栅跨导g_mP4和输出电阻r_oP4的变化量为Δg_mP4和Δr_oP4，差模增益A_V1变为：

A_V1＝-(g_mP4+Δg_mP4)(r_oP4+Δr_oP4) (2)

假设所有晶体管工作在饱和区，因此Δg_mP4和Δr_oP4可以表示为：

其中，K_P为PMOS晶体管的比例系数，有

μ_P为空穴迁移率，C_ox为单位面积栅氧化层电容，

为PMOS晶体管的宽长比，λ为沟道长度调制系数，I_DS,P4为当第二正压开关MP2和第三正压开关MP3的直流工作点一致、流过的电流相同时输入到第四正压开关MP4的漏源电流，此时，流过第四正压开关MP4、第五正压开关MP5、第六正压开关MP6及第七正压开关MP7的电流均相同，ΔI_DS,P4为第四正压开关MP4的漏源电流变化量，将式(3)和(4)代入(2)中，可得：

如图5所示，图5为本发明实施例提供的第一级可变增益放大器的右半边等效电路结构示意图；对整体电路的右半边分析，可得到和左半部分类似的结果，其差模增益A_V2为：

A_V2＝(g_mP7+Δg_mP7)(r_oP7+Δr_oP7) (6)

其中，g_mP7为第七正压开关MP7的栅跨导，r_oP7为第七正压开关MP7的输出电阻，g_mP7和r_oP7变化量分别为Δg_mP7和Δr_oP7，且有：

其中，K_P为PMOS晶体管的比例系数，λ为沟道长度调制系数，I_DS,P7为第七正压开关MP7的漏源电流，ΔI_DS,P7为第七正压开关MP7的漏源电流变化量，将式(7)和(8)代入到(6)中，有：

由于电路总电流不变，因此ΔI_DS,P4＝-ΔI_DS,P7。可变增益放大器的整体电路增益A_V为：

由上述分析可知，I_DS,P4＝I_DS,P7，忽略沟道长度调制效应，对于工作在饱和区的PMOS晶体管来说，第四正压开关MP4和第七正压开关MP7的漏源电流均为：

其中，K_P为PMOS晶体管的比例系数，V_GS,P4为第四正压开关MP4的栅源电压，V_TH,P4为第四正压开关MP4的阈值电压。考虑体效应的影响，第四正压开关MP4的阈值电压为：

其中，V_TH0是MOS晶体管的衬源电压V_SB为零时的MOS管阈值电压，γ_P是体效应因子，

是CMOS静电平衡势垒。V_SB,P4是第四正压开关MP4的衬源电压。将式(12)代入到(11)中，忽略V_GS,P4的变化，对V_SB,P4求导后可得：

受物理条件限制，V_SB,P4的取值范围为0.5V-1.1V，当V_SB,P4<0.5V，PMOS晶体管的衬-源pn结将会正压导通，从而引入大的漏电流，增加功耗。因此在应用时，必须保证衬底偏置控制信号V_c的取值小于0.3V。

如图3所示，图3为本发明实施例提供的均方根负反馈检测电路的电路结构示意图；其中，所述CMOS低压自调制可变增益放大器电路的输入信号(V_i+、V_i-)连接至第十一负压开关MN11的栅端(即所述均方根负反馈检测电路30的第一同相输入端V_i3+)和第十二负压开关MN12的栅端(即所述均方根负反馈检测电路30的与第一反相输入端V_i3-)，第十一负压开关MN11和第十二负压开关MN12工作在饱和区。交叉耦合差分对第七负压开关MN7、第八负压开关MN8、第九负压开关MN9以及第十负压开关MN10工作时起到开关作用，它们的栅端由所述CMOS低压自调制可变增益放大器电路的输输出信号(V_o+、V_o-)驱动。当电路工作处于正半周期时，即V_i+>V_i-，所述CMOS低压自调制可变增益放大器电路的同相输出信号V_o+为高电平，第八负压开关MN8和第九负压开关MN9导通，反相输出信号V_o-为低电平，第七负压开关MN7和第十负压开关MN10关断。由图3可知，有I_DS,N11＝I₁＝I_DS,N7+I_DS,N8,I_DS,N12＝I₂＝I_DS,N9+I_DS,N10，且I_DS,N11>I_DS,N12。其中，I_DS,Ni为NMOS晶体管MNi的漏源电流，i为1,2,3，……。通过电流镜的镜像作用，I₅＝I₄＝I₁，I₆＝I₃＝I₂，且I₅>I₆。当处于负半周期时，V_i+<V_i-，则I_DS,N11<I_DS,N12，有I₅＝I₄＝I₂，I₆＝I₃＝I₁，因此，仍有I₅>I₆。电路中第一电阻R1与第三电阻R3，第三电容C3与第五电容C5构成的低通滤波器转角频率为1kHz，作用是滤除电流I₅和I₆中的高次谐波成分和降低噪声。

假设输入信号V_in是正弦信号，有V_in＝Asin(ωt)，其中，A是输入信号幅度，ω为角速度，t为时间。忽略沟道长度调制效应，有：

其中，V_cm是偏置电压，K_N为NMOS晶体管的比例系数，有

μ_N为电子迁移率，C_ox为单位面积栅氧化层电容，

为NMOS晶体管的宽长比，V_TH为NMOS晶体管的阈值电压；输出电流I_c为：

I_c＝I₁-I₂＝2K_N(V_cm-V_TH)V_in＝2K_N(V_cm-V_TH)Asin(ωt) (16)

其中，A是输入信号幅度，V_cm是偏置电压，

整理系数并化简后可得：

I_c＝k₁A (17)

其中，

取决于所述均方根负反馈检测电路30的结构及输入信号。

综上所述，本发明实施例采用衬底偏置技术，降低了可变增益放大器电路工作所需的电源电压，使电路工作在1V左右的电源电压下，并减小了电路的整体功耗；并且采用均方根负反馈检测电路，可以根据可变增益放大器电路的输入信号和输出信号实时调制可变增益放大器电路中的衬底偏置信号，从而调制可变增益放大器电路的增益，实现宽增益范围的动态调制，增加系统工作的稳定性。

需要说明的是，本发明实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (9)

1.一种低压自调制可变增益放大器电路，其特征在于，包括第一级可变增益放大器电路(10)、第二级可变增益放大器电路(20)、均方根负反馈检测电路(30)、第一电容(C1)和第二电容(C2)、第一输入端(V_i+)、第二输入端(V_i-)、第一输出端(V_O+)及第二输出端(V_O-)；其中，

所述第一级可变增益放大器电路(10)的同相输入端(V_i1+)与反相输入端(V_i1-)分别电连接至所述第一输入端(V_i+)与所述第二输入端(V_i-)，其同相输出端(V_o1+)通过第一电容(C1)电连接至所述第二级可变增益放大器电路(20)的同相输入端(V_i2+)，其反相输出端(V_o1-)通过第二电容(C2)电连接所述第二级可变增益放大器电路(20)的反相输入端(V_i2-)；其中，

所述第一级可变增益放大器电路(10)包括第一正压开关(MP1)、第二正压开关(MP2)、第三正压开关(MP3)、第四正压开关(MP4)、第五正压开关(MP5)、第六正压开关(MP6)、第七正压开关(MP7)、第一负压开关(MN1)、第二负压开关(MN2)、第三负压开关(MN3)、第四负压开关(MN4)、第五负压开关(MN5)及第六负压开关(MN6)；其中，

所述第一正压开关(MP1)、所述第二正压开关(MP2)、所述第四正压开关(MP4)、所述第一负压开关(MN1)、所述第三负压开关(MN3)依次串接于电源端(VDD)与接地端(GND)之间；所述第一级可变增益放大器电路(10)的反相输出端(V_o1-)电连接至所述第四正压开关(MP4)与所述第一负压开关(MN1)串接形成的节点处；所述第四负压开关(MN4)并接于所述第三负压开关(MN3)的两端；

所述第三正压开关(MP3)、所述第七正压开关(MP7)、所述第二负压开关(MN2)、所述第六负压开关(MN6)依次串接于所述第一正压开关(MP1)与所述第二正压开关(MP2)串接形成的节点和接地端(GND)之间；所述第一级可变增益放大器电路(10)的同相输出端(V_o1+)电连接至所述第七正压开关(MP7)与所述第二负压开关(MN2)串接形成的节点处；所述第五负压开关(MN5)并接于所述第六负压开关(MN6)两端；

所述第五正压开关(MP5)电连接于所述第二正压开关(MP2)与所述第四正压开关(MP4)串接形成的节点和所述第七正压开关(MP7)与所述第二负压开关(MN2)串接形成的节点之间；所述第六正压开关(MP6)电连接于所述第三正压开关(MP3)与所述第七正压开关(MP7)串接形成的节点和所述第四正压开关(MP4)与所述第一负压开关(MN1)串接形成的节点之间；

所述第一正压开关(MP1)的控制端输入第一偏置信号(Vb1)，所述第二正压开关(MP2)与所述第三正压开关(MP3)的控制端均输入第二偏置信号(Vb2)，所述第四正压开关(MP4)与所述第七正压开关(MP7)的控制端均电连接至所述第一级可变增益放大器电路(10)的同相输入端(V_i1+)，所述第五正压开关(MP5)与所述第六正压开关(MP6)的控制端均电连接至所述第一级可变增益放大器电路(10)的反相输入端(V_i1-)，所述第一负压开关(MN1)与所述第二负压开关(MN2)的控制端均输入第三偏置信号(Vb3)，所述第三负压开关(MN3)与所述第六负压开关(MN6)的控制端均输入第四偏置信号(Vb4)，所述第四负压开关(MN4)的控制端电连接至所述第一级可变增益放大器电路(10)的反相输出端(V_o1-)，所述第五负压开关(MN5)的控制端电连接至所述第一级可变增益放大器电路(10)的同相输出端(V_o1+)；

所述第一正压开关(MP1)与所述第三正压开关(MP3)的衬底端均电连接至电源端(VDD)，所述第二正压开关(MP2)、所述第四正压开关(MP4)、所述第五正压开关(MP5)、所述第六正压开关(MP6)、所述第七正压开关(MP7)的衬底端均电连接至所述第一级可变增益放大器电路(10)的衬底偏置控制端；所述第一负压开关(MN1)、所述第二负压开关(MN2)、所述第三负压开关(MN3)、所述第四负压开关(MN4)、所述第五负压开关(MN5)及所述第六负压开关(MN6)的衬底端均电连接至接地端(GND)；

所述第二级可变增益放大器电路(20)的同相输出端(V_o2+)与反相输出端(V_o2-)分别电连接至所述第一输出端(V_O+)与所述第二输出端(V_O-)；

所述均方根负反馈检测电路(30)的第一同相输入端(V_i3+)与第一反相输入端(V_i3-)分别电连接至所述第一输入端(V_i+)与所述第二输入端(V_i-)，其第二同相输入端(V_i4+)与第二反相输入端(V_i4-)分别电连接至所述第一输出端(V_O+)与所述第二输出端(V_O-)，且其输出端(V_c)分别电连接至所述第一级可变增益放大器电路(10)与所述第二级可变增益放大器电路(20)的衬底偏置控制端。

2.根据权利要求1所述的电路，其特征在于，所述第一偏置信号(Vb1)、所述第二偏置信号(Vb2)、所述第三偏置信号(Vb3)以及所述第四偏置信号(Vb4)由同一个信号源控制或各自独立控制。

3.根据权利要求1所述的电路，其特征在于，所述第一正压开关(MP1)、所述第二正压开关(MP2)、所述第三正压开关(MP3)、所述第四正压开关(MP4)、所述第五正压开关(MP5)、所述第六正压开关(MP6)、所述第七正压开关(MP7)为PMOS晶体管。

4.根据权利要求1所述的电路，其特征在于，所述第一负压开关(MN1)、所述第二负压开关(MN2)、所述第三负压开关(MN3)、所述第四负压开关(MN4)、所述第五负压开关(MN5)、所述第六负压开关(MN6)为NMOS晶体管。

5.根据权利要求1所述的电路，其特征在于，所述均方根负反馈检测电路(30)包括第八正压开关(MP8)、第九正压开关(MP9)、第十正压开关(MP10)、第十一正压开关(MP11)、第七负压开关(MN7)、第八负压开关(MN8)、第九负压开关(MN9)、第十负压开关(MN10)、第十一负压开关(MN11)、第十二负压开关(MN12)、第十三负压开关(MN13)以及第十四负压开关(MN14)，第三电容(C3)、第四电容(C4)以及第五电容(C5)，第一电阻(R1)、第二电阻(R2)、第三电阻(R3)以及第四电阻(R4)；其中，

所述第八正压开关(MP8)与所述第十三负压开关(MN13)串接于电源端(VDD)与接地端(GND)之间；所述第九正压开关(MP9)、所述第七负压开关(MN7)以及所述第十一负压开关(MN11)依次串接于电源端(VDD)与接地端(GND)之间；

所述第十一正压开关(MP11)与所述第十四负压开关(MN14)串接于电源端(VDD)与接地端(GND)之间，所述均方根负反馈检测电路(30)的输出端(V_c)电连接至所述第十一正压开关(MP11)与所述第十四负压开关(MN14)串接形成的节点处；所述第十正压开关(MP10)、所述第十负压开关(MN10)以及所述第十二负压开关(MN12)依次串接于电源端(VDD)与接地端(GND)之间；

所述第八负压开关(MN8)电连接于所述第七负压开关(MN8)与所述第十一负压开关(MN11)串接形成的节点和所述第十正压开关(MP10)与所述第十负压开关(MN10)串接形成的节点之间；所述第九负压开关(MN9)电连接于所述第九正压开关(MP9)与所述第七负压开关(MN7)串接形成的节点和所述第十负压开关(MN10)与所述第十二负压开关(MN12)串接形成的节点之间；

所述第九正压开关(MP9)的控制端电连接至所述第九正压开关(MP9)与所述第七负压开关(MN7)形成的节点处，且通过所述第一电阻(R1)电连接至所述第八正压开关(MP8)的控制端；所述第十正压开关(MP10)的控制端电连接至所述第十正压开关(MP10)与所述第十负压开关(MN10)形成的节点处，且通过所述第二电阻(R2)电连接至所述第十一正压开关(MP11)；所述第七负压开关(MN7)与所述第十负压开关(MN10)的控制端均电连接至所述第二同相输入端(V_i4+)；所述第八负压开关(MN8)与所述第九负压开关(MN9)的控制端均电连接至所述第二反相输入端(V_i4-)；所述第十一负压开关(MN11)的控制端电连接至所述第一同相输入端(V_i3+)，所述第十二负压开关(MN12)的控制端电连接至所述第一反相输入端(V_i3-)；所述第十三负压开关(MN13)的控制端电连接至所述第十三负压开关(MN13)与所述第八正压开关(MP8)形成的节点，并通过所述第三电阻(R3)电连接至所述第十四负压开关(MN14)的控制端；

所述第八正压开关(MP8)、所述第九正压开关(MP9)、所述第十正压开关(MP10)以及所述第十一正压开关(MP11)的衬底端均电连接至电源端(VDD)，所述第七负压开关(MN7)、所述第八负压开关(MN8)、所述第九负压开关(MN9)、所述第十负压开关(MN10)、所述第十一负压开关(MN11)、所述第十二负压开关(MN12)、所述第十三负压开关(MN13)以及所述第十四负压开关(MN14)的衬底端均电连接至接地端(GND)；

所述第三电容(C3)电连接于电源端(VDD)与所述第八正压开关(MP8)的控制端之间；所述第四电容(C4)电连接于电源端(VDD)与所述第十一正压开关(MP11)的控制端之间；所述第五电容(C5)电连接于所述第十四负压开关(MN14)的控制端与接地端(GND)之间；所述第四电阻(R4)电连接于所述均方根负反馈检测电路(30)的输出端(V_c)与接地端(GND)之间。

6.根据权利要求5所述的电路，其特征在于，所述第八正压开关(MP8)、所述第九正压开关(MP9)、所述第十正压开关(MP10)以及所述第十一正压开关(MP11)为PMOS晶体管。

7.根据权利要求5所述的电路，其特征在于，所述第七负压开关(MN7)、所述第八负压开关(MN8)、所述第九负压开关(MN9)、所述第十负压开关(MN10)、所述第十一负压开关(MN11)、所述第十二负压开关(MN12)、所述第十三负压开关(MN13)以及所述第十四负压开关(MN14)为NMOS晶体管。

8.根据权利要求1所述的电路，其特征在于，所述第二级可变增益放大器电路(20)与所述第一级可变增益放大器电路(10)的电路结构相同。

9.一种混合集成电路，其特征在于，其具有根据权利要求1至8任一项所述的低压自调制可变增益放大器电路。

Images