CN1209876C - 以薄膜晶体管所完成的低操作电压电平移位器 - Google Patents

Abstract

本发明涉及一种以薄膜晶体管所完成的低操作电压电平移位器，利用双级电平移位器的设置，可以有效降低薄膜晶体管液晶显示器中电压电平移位器的输入端所需输入信号的电压电平。该电平移位器包括第一前置移位器，其根据该第一时钟信号，产生一第三时钟信号；一第二前置移位器，其根据该第二时钟信号，产生一第四时钟信号；以及一后端电平移位器，电连接于该第一前置移位器与该第二前置移位器，其接收该第三时钟信号与该第四时钟信号，并根据该第三时钟信号与该第四时钟信号的变化来产生一输出信号，其中该输出信号的高电平大于该第三时钟信号或该第四时钟信号的高电平。

Description

以薄膜晶体管所完成的低操作电压电平移位器

技术领域

本发明涉及一种电压电平移位器，特别涉及一种以薄膜晶体管所完成的低操作电压电平移位器。

背景技术

随着计算机设备日渐普及，计算机的使用量也大幅增加，计算机几乎成了家庭与办公室中必备的信息设备，而人们对于计算机的依赖几乎到了不可或缺的地步。因此，使用者对于计算机设备品质的要求也越来越苛刻，除了计算机操作的速度与效能外，显示器也是一项使用者十分重视的设备之一。传统的阴极射线管显示器(CRT monitor)，由于其本身的体积庞大，在使用时还会发射出有害人体的辐射，因此，传统的阴极射线管显示器已慢慢地被使用者淘汰，取而代之的则是技术日趋成熟的液晶显示器(Liquid Crystal Display，简称为LCD)，尤其是性能较佳的薄膜晶体管液晶显示器(TFTLCD)。

一般来说，当薄膜晶体管液晶显示器在进行显示动作时，必须要有一驱动电路来对薄膜晶体管阵列(Thin Film Transistor Array)进行扫瞄的动作，使得显示数据可依序存入薄膜晶体管阵列内的每个显示单元(Cell)，而这样的驱动电路中，必须使用到一电平移位器(Level Shifter)，用以将低电压电平的时钟信号转换为高电压电平的时钟信号。如此一来，该高电压电平的时钟信号才有足够的能力快速且完全地开启阵列中的薄膜晶体管，使得代表显示数据的电压信号可被快速且完整地送入面板中的显示单元(Cell)。

图1的所示为以薄膜晶体管所完成的常见电平移位器电路构造，随着制作过程的进展，其已经可与薄膜晶体管阵列一起完成于显示器面板上。其中，P型薄膜晶体管115的源极与P型薄膜晶体管120的源极连接至电压电源(Vdd)，P型薄膜晶体管115的栅极连接至P型薄膜晶体管120的栅极，并连接至P型薄膜晶体管115的漏极，此时，P型薄膜晶体管115与P型薄膜晶体管120形成一电流镜(Current Mirror)结构145。其中电压电源(Vdd)为12伏特。

P型薄膜晶体管115的漏极与P型薄膜晶体管120的漏极再分别连接至N型薄膜晶体管105的漏极与N型薄膜晶体管110的漏极，N型薄膜晶体管105的源极与N型薄膜晶体管110的源极连接到接地点(Ground)。N型薄膜晶体管105的栅极与N型薄膜晶体管110的栅极分别连接至第一时钟信号源(ClockSource)125与第二时钟信号源130，其中，第一时钟信号源125与第二时钟信号源130为互补(Complement)关系。由于第一时钟信号源125与第二时钟信号源130为互补关系，使得N型薄膜晶体管105与N型薄膜晶体管110形成一差分对(Differential Pair)电路结构150。而N型薄膜晶体管110的漏极即为该电路的输出端(Output)。

当第一时钟信号源125为高电压电平时，即逻辑意义为“1”，则第二时钟信号源130为低电压电平，即逻辑意义为“0”，因此，于差分对电路结构150中，N型薄膜晶体管105开启，N型薄膜晶体管110关闭，此时，输出端(Output)的电压将趋近于电压电源。相反地，当第一时钟信号源125为低电压电平时，即逻辑意义为“0”，第二时钟信号源130为高电压电平，即逻辑意义为“1”，因此，N型薄膜晶体管105关闭，N型薄膜晶体管110开启，此时，输出端的电压将趋近于接地电压。

当第一时钟信号源125与第二时钟信号源130高低电压不停转换时，输出端(output)也会高低电压不停转换，也即，输出端的信号即为操作于电压电源(12V)与接地电压(0V)间的时钟信号。换言之，该电压电平移位器将一较低电压电平的时钟信号转换为一较高电压电平的时钟信号电路。

但在图1所示的电路中，为了不停的开启与关闭差分对电路结构150中的N型薄膜晶体管105与N型薄膜晶体管110，第一时钟信号源125与第二时钟信号源130的电压电平必须大于或等于N型薄膜晶体管105与N型薄膜晶体管110的临界电压(Threshold Voltage)，当第一时钟信号源125与第二时钟信号源130输入时，才能有效的开启与关闭N型薄膜晶体管105与N型薄膜晶体管110。

然而，由于现今的薄膜晶体管制造技术的限制，使得薄膜晶体管的临界电压有偏高的现象，将造成第一时钟信号源125与第二时钟信号源130需操作于偏高的电压电平上，一般来说，N型薄膜晶体管的临界电压大约在3伏特左右。因此，第一时钟信号源125与第二时钟信号源130在操作时的高电压电平必须大于等于3伏特。否则，N型薄膜晶体管105与N型薄膜晶体管110没有办法正确开启。如此一来，由于第一时钟信号源125与第二时钟信号源130的操作电压电平必须至少到达3伏特，因此造成提供时钟信号的特殊应用集成电路(ASIC)的功率消耗。

有鉴于此，为了改善上述常用技术的缺陷，发展本发明的主要目的便在于提供一种以薄膜晶体管所完成的低操作电压电平移位器。

发明内容

本发明为一种电压电平移位器，其接收一第一时钟信号与一第二时钟信号，且该第一时钟信号与该第二时钟信号为互补关系，而该电平移位器包括：一第一前置移位器，其根据该第一时钟信号，产生一第三时钟信号，其中，该第一时钟信号的高电平低于该第三时钟信号的高电平；一第二前置移位器，其根据该第二时钟信号，产生一第四时钟信号，其中，该第二时钟信号的高电平低于该第四时钟信号的高电平；以及一后端电平移位器，电连接于该第一前置移位器与该第二前置移位器，其接收该第三时钟信号与该第四时钟信号，并根据该第三时钟信号与该第四时钟信号的变化来产生一输出信号，其中该输出信号的高电平大于该第三时钟信号或该第四时钟信号的高电平。

根据上述构想，本发明所述的电压电平移位器，其中该第一前置移位器还包括耦接于一电压电源与该第一时钟信号间的一分压电路，该分压电路产生出该第三时钟信号。

根据上述构想，本发明所述的电压电平移位器，其中该分压电路由数个电阻组件串接而成。

根据上述构想，本发明所述的电压电平移位器，其中该电阻组件为一栅极连接至接地电压的P型薄膜晶体管。

根据上述构想，本发明所述的电压电平移位器，其中该电阻组件为一栅极与漏极连接的P型薄膜晶体管。

根据上述构想，本发明所述的电压电平移位器，其中该第二前置移位器还包括耦接于一电压电源与该第二时钟信号间的一分压电路，该分压电路产生出该第四时钟信号。

根据上述构想，本发明所述的电压电平移位器，其中该分压电路由数个电阻组件串接而成。

根据上述构想，本发明所述的电压电平移位器，其中该电阻组件为一栅极连接至接地电压的P型薄膜晶体管。

根据上述构想，本发明所述的电压电平移位器，其中该后端电平移位器包括：一电流镜结构，电连接于一电压电源，其是以两个P型薄膜晶体管所完成；以及一差分对电路结构，电连接于该电流镜结构与这些前置移位器，其系以两个N型薄膜晶体管所完成。

综上所述，本发明提供这样一种电压电平移位器，其接收一第一时钟信号与一第二时钟信号，且该第一时钟信号与该第二时钟信号为互补关系，其特征在于，该电平移位器包括：

一第一前置移位器，其根据该第一时钟信号，产生一第三时钟信号，其中，该第一时钟信号的高电平低于该第三时钟信号的高电平，该第一前置移位器包括：

一第一P型薄膜晶体管，其栅极与漏极连接至该第一时钟信号；以及

一第二P型薄膜晶体管，其栅极连接至接地电压，源极连接一电压电源，漏极连接该第一P型薄膜晶体管的源极并输出该第三时钟信号；

一第二前置移位器，其根据该第二时钟信号，产生一第四时钟信号，其中，该第二时钟信号的高电平低于该第四时钟信号的高电平，该第二前置移位器包括：

一第三P型薄膜晶体管，其栅极与漏极连接至该第二时钟信号；以及

一第四P型薄膜晶体管，其栅极连接至接地电压，源极连接该电压电源，漏极连接该第三P型薄膜晶体管的源极并输出该第四时钟信号；以及

一后端电平移位器，电连接于该第一前置移位器、该第二前置移位器与该电压电源，其接收该第三时钟信号与该第四时钟信号，并根据该第三时钟信号与该第四时钟信号的变化来产生一输出信号，其中该输出信号的高电平大于该第三时钟信号或该第四时钟信号的高电平。

附图说明

本发明得利用下列附图及详细说明，得以更深入的了解：

图1为一种常见以薄膜晶体管完成的电平移位器的电路示意图；

图2为本发明实施例中以薄膜晶体管完成的低操作电压电平移位器的电路示意图；

图3为本发明实施例的相关电压波形示意图。

标记说明：

105  N型薄膜晶体管

110  N型薄膜晶体管

115  P型薄膜晶体管

120  P型薄膜晶体管

125  第一时钟信号源

130  第二时钟信号源

145  电流镜结构

150  差分对电路结构

205  N型薄膜晶体管

210  N型薄膜晶体管

215  P型薄膜晶体管

220  P型薄膜晶体管

225  第一低操作电压电平的时钟信号源

230  第二低操作电压电平的时钟信号源

240  P型薄膜晶体管

245  P型薄膜晶体管

250  P型薄膜晶体管

255  P型薄膜晶体管

260  电流镜结构

265  差分对电路结构

270  第一前置移位器

275  第二前置移位器

具体实施方式

在制造技术尚未能使临界电压降到低输入驱动的应用前，鉴于上述的发明背景中，常见以薄膜晶体管所完成的电平移位器及其操作方法的操作电压有偏高的现象，将导致输入的时钟信号在动作时会造成过多的电能耗费，本发明提出一种以薄膜晶体管完成的低操作电压电平移位器及其操作方法。

图2所示为本发明以薄膜晶体管完成的低操作电压电平移位器的一较佳实施例。其中P型薄膜晶体管215的源极与P型薄膜晶体管220的源极耦接至高电压源(Vdd)，P型薄膜晶体管215的栅极连接至P型薄膜晶体管220的栅极，并连接至P型薄膜晶体管215的漏极，此时，P型薄膜晶体管215与P型薄膜晶体管220形成一电流镜(Current Mirror)结构260。

P型薄膜晶体管215的漏极与P型薄膜晶体管220的漏极再分别连接至N型薄膜晶体管205的漏极与N型薄膜晶体管210的漏极，N型薄膜晶体管205的源极与N型薄膜晶体管210的源极耦接至接地电压，使得N型薄膜晶体管205与N型薄膜晶体管210形成一差分对(Differential Pair)电路结构265。

为解决常用缺陷，本发明特别提出二个前置移位器(Pre-shifter)270、275。其分别耦接至差分对电路结构265中N型薄膜晶体管205与N型薄膜晶体管210的栅极。在第一前置移位器270中，P型薄膜晶体管240的源极连接至高电压源(Vdd)，P型薄膜晶体管240的栅极连接至接地电压，P型薄膜晶体管240的漏极与P型薄膜晶体管250的源极相连接并连接至N型薄膜晶体管205的栅极，P型薄膜晶体管250的栅极与漏极相连接。如此一来，薄膜晶体管240与薄膜晶体管250形成一第一前置移位器270。同理，P型薄膜晶体管245的源极连接至高电压源(Vdd)，P型薄膜晶体管245的栅极连接至接地电压，P型薄膜晶体管245的漏极与P型薄膜晶体管255的源极相连接并连接至N型薄膜晶体管210的栅极，P型薄膜晶体管255的栅极与漏极相连接。如此一来，P型薄膜晶体管245与P型薄膜晶体管255形成一第二前置移位器275。

在第一前置移位器270与第二前置移位器275中的P型薄膜晶体管240与245，由于其栅极耦接至接地电压，因此可视为开启，并且具有一等效电阻值R1。同理，P型薄膜晶体管250与255，由于其栅极与漏极相连接，因此可视为二极管式连接(diode-connect)的一主动式负载，并且可具有可随输入电压而改变其电阻值的一等效电阻值R2。

在动作时，P型薄膜晶体管250的漏极为该第一前置移位器270的输入端，由一第一低操作电压电平的时钟信号源225作为输入信号。P型薄膜晶体管255的漏极为该第二前置移位器275的输入端，由一第二低操作电压电平的时钟信号源230作为输入信号。其中，该第一低操作电压电平的时钟信号源225与该第二低操作电压电平的时钟信号源230为互补(Complement)关系。

请参照图3，其所绘示为本发明实施例的相关电压波形。在100ns时，第一低操作电压电平的时钟信号源225为一特定高电压时(曲线I)，即逻辑意义为“1”，则第二低操作电压电平的时钟信号源230为一特定低电压(曲线II)，即逻辑意义为“0”。于本实施例中，该特定高电压为1伏特，该特定低电压为0伏特。通过该第一前置移位器270中的P型薄膜晶体管240与P型薄膜晶体管250适当的分压后 $(1+\frac{(12-1)R2}{R1+R2}),$ 差分对电路结构265中N型薄膜晶体管205的栅极电压为一特定激活电压(曲线III)，于本实施例中，该特定激活电压为4.2伏特，远超过N型薄膜晶体管特定临界电压(3伏特)，因此，N型薄膜晶体管205被完全激活。而该第二前置移位器275中的P型薄膜晶体管245与P型薄膜晶体管255适当的分压后 $\left(\frac{(12-0)R2}{R1+R2}\right),$ 差分对电路265中N型薄膜晶体管210的栅极电压为一特定关闭电压(曲线IV)。于本实施例中，该特定关闭电压为3.2伏特，刚好略高于薄膜晶体管特定临界电压，因此，N型薄膜晶体管210处于稍微开启状态，如此一来，输出端(Output)的电压将为趋近于电压电源(约为11.6伏特)。

相反地，在200ns时，第一低操作电压电平的时钟信号225为一特定低电压时，即逻辑意义为“0”，则第二低操作电压电平的时钟信号230为一特定高电压，即逻辑意义为“1”，通过该第一前置移位器270中的P型薄膜晶体管240与P型薄膜晶体管250适当的分压后，使得差分对电路265中N型薄膜晶体管205的栅极电压为一特定关闭电压，刚好略高于薄膜晶体管特定临界电压，因此，N型薄膜晶体管205处于稍微开启状态。通过该第二前置移位器275中的P型薄膜晶体管245与P型薄膜晶体管255适当的分压后，使得差分对电路265中N型薄膜晶体管210的栅极电压为一特定激活电压，远超过薄膜晶体管特定临界电压，因此，薄膜晶体管210完全开启，如此一来，输出端的电压将为趋近于接地电压(约为0伏特)。

此外，为能适当调整分压值以决定出上述特定激活电压值与特定关闭电压值，吾人可利用调整P型薄膜晶体管240与P型薄膜晶体管250以及P型薄膜晶体管245与P型薄膜晶体管255间的信道宽度比来达成。

而当第一低操作电压电平的时钟信号源225与第二低操作电压电平的时钟信号源230于0伏特与1伏特间不停转换时，输出端也会在0伏特与接近12伏特间不停转换。

而本实施例所完成的电压电平移位器可完全整合于薄膜晶体管液晶显示器面板上，使得可利用1伏特的低操作电压电平的时钟信号取代常见大于3伏特的时钟信号，大大地降低了输入电压值，可以有效降低电路工作时的电压值，因此使提供时钟信号的特殊应用集成电路(ASIC)的功率消耗也随之下降，进而达成本发明的主要目的。

以上所述仅为本发明的较佳实施例而已，并非用以限定本发明，凡其它未脱离本发明技术构思下所完成的等效改变或修饰，均应包括在专利范围内。

Claims (2)

1、一种电压电平移位器，其接收一第一时钟信号与一第二时钟信号，且该第一时钟信号与该第二时钟信号为互补关系，其特征在于，该电平移位器包括：

一第一前置移位器，其根据该第一时钟信号，产生一第三时钟信号，其中，该第一时钟信号的高电平低于该第三时钟信号的高电平，该第一前置移位器包括：

一第一P型薄膜晶体管，其栅极与漏极连接至该第一时钟信号；以及

一第二P型薄膜晶体管，其栅极连接至接地电压，源极连接一电压电源，漏极连接该第一P型薄膜晶体管的源极并输出该第三时钟信号；

一第二前置移位器，其根据该第二时钟信号，产生一第四时钟信号，其中，该第二时钟信号的高电平低于该第四时钟信号的高电平，该第二前置移位器包括：

一第三P型薄膜晶体管，其栅极与漏极连接至该第二时钟信号；以及

一第四P型薄膜晶体管，其栅极连接至接地电压，源极连接该电压电源，漏极连接该第三P型薄膜晶体管的源极并输出该第四时钟信号；以及

一后端电平移位器，电连接于该第一前置移位器、该第二前置移位器与该电压电源，其接收该第三时钟信号与该第四时钟信号，并根据该第三时钟信号与该第四时钟信号的变化来产生一输出信号，其中该输出信号的高电平大于该第三时钟信号或该第四时钟信号的高电平。

2、如权利要求1所述的电压电平移位器，其特征在于，该后端电平移位器包括：

一电流镜结构，电连接于一电压电源，其以两个P型薄膜晶体管所完成；

一差分对电路结构，电连接于该电流镜结构与这些前置移位器，其以两个N型薄膜晶体管所完成。

Images