JP2001007661A - 入力切替型増幅器及びそれを用いた周波数切替型発振器 - Google Patents

入力切替型増幅器及びそれを用いた周波数切替型発振器

Info

Publication number
JP2001007661A
JP2001007661A JP11177179A JP17717999A JP2001007661A JP 2001007661 A JP2001007661 A JP 2001007661A JP 11177179 A JP11177179 A JP 11177179A JP 17717999 A JP17717999 A JP 17717999A JP 2001007661 A JP2001007661 A JP 2001007661A
Authority
JP
Japan
Prior art keywords
input
frequency
signal
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11177179A
Other languages
English (en)
Other versions
JP3617377B2 (ja
Inventor
Shinji Goma
真治 郷間
Yoshiyuki Mashita
佳之 真下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP17717999A priority Critical patent/JP3617377B2/ja
Priority to KR1020000034128A priority patent/KR100364970B1/ko
Priority to US09/598,390 priority patent/US6388517B1/en
Publication of JP2001007661A publication Critical patent/JP2001007661A/ja
Application granted granted Critical
Publication of JP3617377B2 publication Critical patent/JP3617377B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191Tuned amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3215To increase the output power or efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】 【課題】 周波数の異なる二つの信号を、信号のレベル
を低下させることなく切替えて出力することのできる入
力切替型増幅器。 【解決手段】 周波数の異なる二つの信号を、増幅素子
の異なる2つの入力端子に入力させ、一方の入力端子か
ら信号が入力されるときは他方の入力端子は接地され、
他方の入力端子から信号が入力されるときは一方の入力
端子は接地されるように構成する。 【効果】 周波数の異なる二つの信号を、信号のレベル
を低下させることなく切替えて出力することができる。
二つの信号をそれぞれ別の経路から増幅素子に入力する
ため、それぞれの信号の経路の接続点に整合回路を設け
る必要がないので、部品点数が減り、小型化が容易にな
り、短時間で回路設計をすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力切替型増幅器
及びそれを用いた周波数切替型発振器、特に異なる周波
数の2つの信号をスイッチで切替えて増幅出力する入力
切替型増幅器及びそれを用いた周波数切替型発振器に関
する。
【0002】
【従来の技術】図6に、従来の周波数切替型発振器11
を示す。なお、図6に示した周波数切替型発振器11の
基本的な考え方は、特開平10−126152号公報に
開示されている。
【0003】図6において、周波数切替型発振器11
は、入力切替型増幅器10と第一及び第二の信号源5
1、52とを有する。入力切替型増幅器10のトランジ
スタ2は増幅素子であり、トランジスタ2のベースは入
力端子であり、エミッタは接地端子であり、コレクタは
出力端子である。トランジスタ2のエミッタは、接地コ
ンデンサ400を介してGNDに接続されている接地回
路40に接続される。トランジスタ2のベースは、接続
点24で第一及び第二の信号源51、52と接続されて
いる。第一及び第二の信号源51、52からは、それぞ
れ第一及び第二の高周波信号s1及びs2のいずれか一
方のみが出力され、信号s1又はs2は接続点24を通
りトランジスタ2のベースに入力される。接地回路40
の接地コンデンサ400は、高周波の電流に対して十分
に小さいインピーダンスとなるように設計されているた
め、トランジスタ2のベースに高周波の信号s1又はs
2が入力されたときトランジスタ2はエミッタ接地とな
る。
【0004】
【発明が解決しようとする課題】図6に示した周波数切
替型発振器11によれば、例えば第一の信号源51から
出力された信号s1は、その一部が第二の信号源52に
流れ込むため、トランジスタ2のベースに入力される信
号のレベルが低下する。信号s2についても同様に、ト
ランジスタ2のベースに入力される信号のレベルが低下
する。つまり、一方の信号源と他方の信号源が接続点2
4で接続されているため、一方の信号源から出力された
信号が他方の信号源に流れ込み、トランジスタ2のベー
スに入力される信号のレベルが低下する。トランジスタ
2のベースに入力される信号のレベルが低下するとトラ
ンジスタ2のコレクタから出力される信号のレベルが低
下するという問題が生じる。そして、トランジスタ2の
コレクタから出力される信号のレベルが低下すると外部
負荷に対する安定度を高くすることが困難になるという
問題がある。
【0005】これを解決する方法として、信号源の接続
点24にトラップ回路、スイッチ回路等を設け、それぞ
れの周波数帯で整合を取ることにより、一方の信号源か
ら出力された信号が他方の信号源に流れ込まないように
して増幅素子に入力される信号のレベルの低下を防ぐ方
法がある。しかし、この方法では、第一に増幅素子に入
力されるそれぞれの信号のレベルを両方とも低下させる
ことなく、増幅素子に入力することが困難であるという
問題がある。第二に、整合回路を加える分だけ部品数が
増え、小型化が困難であるという問題がある。第三に、
整合回路の設計に非常に時間がかかるという問題があ
る。
【0006】そこで本発明は、周波数の異なる2つの信
号を、信号のレベルを低下させることなく増幅素子に入
力することにより、信号のレベルの高い出力が得られる
切替型増幅器及びそれを用いた周波数切替型発振器を提
供することを目的とする。
【0007】また、本発明は、信号源の接続点にトラッ
プ回路、スイッチ回路等の整合回路を設ける必要をなく
すことにより、部品点数を減らし、小型化を容易にし、
短時間で回路設計ができる切替型増幅器及びそれを用い
た周波数切替型発振器を提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明の入力切替型増幅器は、第一及び第二の入力
端子と一つの出力端子とを有する増幅素子と、前記第二
の入力端子に接続され、前記第一の入力端子に入力され
る信号の周波数に対し高周波的に接地できる第一の接地
回路と、前記第一の入力端子に接続され、前記第二の入
力端子に入力される信号の周波数に対し高周波的に接地
できる第二の接地回路とを有することを特徴とする。
【0009】また、本発明の入力切替型増幅器は、前記
第一又は第二の接地回路が、コンデンサを有することを
特徴とする。
【0010】また、本発明の入力切替型増幅器は、前記
コンデンサの自己共振周波数を、前記第一又は第二の入
力端子に入力される信号の周波数に略一致させてなるこ
とを特徴とする。
【0011】また、本発明の入力切替型増幅器は、前記
第一又は第二の接地回路が、スイッチ手段を有すること
を特徴とする。
【0012】また、本発明の周波数切替型発振器は、前
記入力切替型増幅器と、前記第一の入力端子に接続され
た第一の信号源と、前記第二の入力端子に接続された第
二の信号源とを有することを特徴とする。
【0013】このように構成することにより、本発明の
入力切替型増幅器及びそれを用いた周波数切替型発振器
は、周波数の異なる2つの信号について、信号がそれぞ
れ別の経路で増幅器に入力されるため、信号のレベルを
低下させることなく信号を増幅素子に入力することがで
き、信号レベルの高い出力を得ることができる。
【0014】また、このように構成することにより、本
発明の入力切替型増幅器及びそれを用いた周波数切替型
発振器は、信号の経路の接続点に整合回路を設ける必要
がないので、部品点数が減り、小型化が容易になり、短
時間で回路設計ができる。
【0015】
【発明の実施の形態】図1に本発明の入力切替型増幅器
の一実施例を示す。図1において、図6と同一もしくは
同等の部分には同じ記号を付し、その説明を省略する。
【0016】図1において、入力切替型増幅器1は、ト
ランジスタ2と第一及び第二の接地回路3、4とを有す
る。トランジスタ2の第一の入力端子であるエミッタに
は第二の接地回路4が接続され、トランジスタ2の第二
の入力端子であるベースには第一の接地回路3が接続さ
れている。なお、トランジスタ2のコレクタは出力端子
である。
【0017】ここで、第一の接地回路3の内部構成の例
を、図2及び図3を用いて説明する。なお、第二の接地
回路4の構成については、第一の接地回路3と同様に説
明できるので、説明は省略する。
【0018】第一の接地回路3の具体的な例を図2
(a)に示す。図2(a)において、第一の接地回路3
は、トランジスタ2の第二の入力端子であるベースに接
続される端子300とGNDとの間にコンデンサ301
を有する。コンデンサ301のインピーダンスは、端子
300から入力される電流I3の周波数によって変化す
る。一般的には、電流I3の周波数が高いときコンデン
サ301のインピーダンスは小さく、電流I3の周波数
が低いときコンデンサ301のインピーダンスは大きい
ので、第一の接地回路3の端子300は、電流I3の周
波数が十分に高いときは高周波的に接地、そうでないと
きは高周波的に非接地とみなせる。
【0019】また、コンデンサ301は通常、容量成分
301aと直列に寄生のインダクタンス成分301bを
有し、インダクタンス成分301bと容量成分301a
とは自己共振する。そのため、コンデンサ301のイン
ピーダンスは図2(b)のように自己共振周波数fa近
傍で極めて小さくなるため、第一の接地回路3の端子3
00は、電流I3の周波数が自己共振周波数fa近傍と
なるとき高周波的に接地とみなすこともできる。
【0020】上記構成を有する第一の接地回路3の端子
300は電流I3の周波数によって高周波的に接地又は
非接地とみなされるため、端子300が接続されるトラ
ンジスタ2の第二の入力端子であるベースを接地端子又
は非接地端子として利用できる。なお、上記構成を有す
る第一の接地回路3は、接地又は非接地の切替にスイッ
チ手段を必要としない。
【0021】次に、第一の接地回路の別の具体的な例を
図3に示す。図3において、第一の接地回路31は、ト
ランジスタ2の第二の入力端子であるベースに接続され
る端子310とGNDとの間にスイッチ手段312を有
する。端子310から入力される電流I31の周波数に
対してインピーダンスが十分小さい接地コンデンサ31
3をスイッチ手段312と直列に接続することもでき
る。
【0022】上記構成を有する第一の接地回路31は、
スイッチ手段312がOFFのとき非接地であり、スイ
ッチ手段312がONのとき高周波的に接地されるた
め、端子310が接続されるトランジスタ2の第二の入
力端子であるベースを接地端子又は非接地端子として利
用できる。
【0023】さて、図1に戻って、かかる構成を有する
入力切替型増幅器1は、トランジスタ2のエミッタに
は、周波数がf1である信号s1が入力され、トランジ
スタ2のベースには、周波数がf2である信号s2が入
力される。なお、信号s1と信号s2とは、いずれか一
方のみがトランジスタ2に入力される。ここで、周波数
がf1である電流に対して、第一の接地回路3は高周波
的に接地できるように構成され、第二の接地回路4は高
周波的に非接地にできるように構成されているので、ト
ランジスタ2のエミッタに信号s1が入力されたときト
ランジスタ2をベース接地にできる。同様に、周波数が
f2である電流に対して、第一の接地回路3は高周波的
に非接地にできるように構成され、第二の接地回路4は
高周波的に接地できるように構成されているので、トラ
ンジスタ2のベースに信号s2が入力されたときトラン
ジスタ2をエミッタ接地にできる。
【0024】このように、上記構成を有する入力切替型
増幅器1は、信号s1とs2とがトランジスタ2のそれ
ぞれ別の入力端子に入力されるため、信号がトランジス
タ2の入力端子に入力される前に一方の信号が他方の信
号の経路に入力されることがないので、トランジスタ2
の入力端子に入力される信号のレベルが低下しない。
【0025】図4に本発明の周波数切替型発振器6の一
実施例を示す。図4において、図1と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
【0026】図4において、周波数切替型発振器6は、
入力切替型増幅器1とトランジスタ2の第一の入力端子
であるエミッタに接続される第一の信号源51と、トラ
ンジスタ2の第二の入力端子であるベースに接続される
第二の信号源52とを有する。
【0027】かかる構成を有する周波数切替型発振器6
は、トランジスタ2のエミッタには第一の信号源51か
ら周波数がf1である信号s1が入力され、トランジス
タ2のベースには第二の信号源52から周波数がf2で
ある信号s2が入力される。なお、信号s1と信号s2
とは、いずれか一方のみがトランジスタ2に入力され
る。ここで、第一の接地回路3は周波数がf1である電
流に対して高周波的に接地できるので、トランジスタ2
のエミッタに信号s1が入力されたときトランジスタ2
をベース接地にできる。同様に、第二の接地回路4は周
波数がf2である電流に対して高周波的に接地できるの
で、トランジスタ2のベースに信号s2が入力されたと
きトランジスタ2をエミッタ接地にできる。
【0028】上記構成を有する周波数切替型発振器6
は、第一の信号源51と第二の信号源52とがトランジ
スタ2のそれぞれ別の入力端子に接続されているため、
一方の信号がトランジスタ2の入力端子に入力される前
に他方の信号の信号源に入力されることがないので、ト
ランジスタ2の入力端子に入力される前に信号のレベル
が低下することがない。
【0029】図5に本発明の周波数切替型発振器の別の
実施例を示す。図5において、図4と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
【0030】図5において、周波数切替型発振器61
は、入力切替型増幅器1と第一及び第二の信号源51、
52と切替信号入力端子9と出力回路8とを有する。ト
ランジスタ2の第一の入力端子であるエミッタには、第
二の接地回路41と第一の信号源51とが接続され、ト
ランジスタ2の第二の入力端子であるベースには、第一
の接地回路33と第二の信号源52とが接続されてい
る。第一の信号源51は共振回路510とトランジスタ
511とを有して発振回路を構成しており、第二の接地
回路41は図2(a)に示した接地回路3と同様の構成
でありコンデンサ411を有する。第二の信号源52は
共振回路520とトランジスタ521とスイッチ手段で
あるトランジスタ522とを有して発振回路を構成して
おり、第一の接地回路33は図3に示した接地回路31
と同様の構成であり、スイッチ手段であるトランジスタ
332と接地コンデンサ333とを有している。出力回
路8は、トランジスタ2の出力端子23から出力された
信号を出力する端子81と、バイアス電圧を供給する端
子82と、コンデンサ85、86と線路83とからなる
出力整合回路と、バイアス抵抗84とを有する。
【0031】以下、第一の信号源51からf1=1GH
zの周波数を持つ信号s1,第二の信号源52からf2
=2GHzの周波数を持つ信号s2を出力したときの動
作について示す。ここで、第二の接地回路41は、周波
数f1=1GHzを持つ電流に対してはコンデンサ41
1のインピーダンスが十分に大きいため、高周波的に接
地とみなされず、周波数f2=2GHzを持つ電流に対
してはコンデンサ411のインピーダンスが十分に小さ
いため、高周波的に接地とみなされる。なお、コンデン
サ411の自己共振周波数を、f2=2GHzに略一致
させることも可能である。また、第一の接地回路33の
接地コンデンサ333は、周波数f1=1GHzを持つ
電流に対してインピーダンスが十分に小さいため、高周
波的に接地とみなされる。
【0032】かかる周波数切替型発振器61において、
切替信号入力端子9にはHレベルまたはLレベルの切替
信号電圧が印加され、スイッチ手段であるトランジスタ
522又はトランジスタ332のいずれか一方がON状
態となる。
【0033】まず、切替信号入力端子9にHレベルの切
替信号電圧が印加されると、トランジスタ332がOF
F状態なので第一の接地回路33は非接地状態になる。
そして、第一の信号源51は、トランジスタ511が非
動作状態になり、トランジスタ511のコレクタからト
ランジスタ2のエミッタに信号s1は入力されない。第
二の信号源52は、トランジスタ522がON状態にな
りトランジスタ521が動作状態になり、トランジスタ
521のエミッタからトランジスタ2のベースに信号s
2を入力する。トランジスタ2のエミッタに接続された
第二の接地回路41は周波数f2=2GHzを持つ電流
に対して高周波的に接地とみなされる。その結果、トラ
ンジスタ2はベース入力、エミッタ接地となり、第二の
信号源52から出力される信号s2を増幅し出力する。
【0034】次に、切替信号入力端子9にLレベルの切
替信号電圧が印加されるとスイッチ手段であるトランジ
スタ332がON状態になり、第一の接地回路33は接
地状態になる。第一の信号源51は、トランジスタ51
1が動作状態になりトランジスタ511のコレクタから
トランジスタ2のエミッタに信号s1を入力する。第二
の信号源52は、スイッチ手段であるトランジスタ52
2がOFF状態になりトランジスタ521が非動作状態
になりトランジスタ521のエミッタからトランジスタ
2のベースに信号s2を入力しなくなる。トランジスタ
2のエミッタに接続された第二の接地回路41は周波数
f1=1GHzを持つ電流に対して高周波的に非接地と
みなされる。その結果、トランジスタ2はエミッタ入
力、ベース接地となり、第一の信号源51から出力され
る信号s1を増幅し出力する。
【0035】このように本発明の周波数切替型発振器6
1によれば、信号s1、s2はそれぞれ別の経路でトラ
ンジスタ2に入力されるため、信号のレベルを低下させ
ることなく信号s1、s2をトランジスタ2に入力する
ことができるので、信号のレベルの高い出力が得られ
る。また、信号のレベルの高い出力が得られるため、外
部負荷に対する安定度を高くするために必要な出力整合
回路の設計が容易となる。また、信号源の接続点にトラ
ップ回路、スイッチ回路等の整合回路を設ける必要がな
いので、部品点数が減り、小型化が容易になり、短時間
で回路設計ができるようになる。
【0036】以上、周波数切替型発振器について実施例
を示す回路図で説明したが、入力切替型増幅器について
も同様に説明できる。
【0037】なお、上記実施例では、f1=1GHz,
f2=2GHzという周波数の組合わせとしたが、これ
は単なる例示でありその他の周波数の組合わせでもよ
い。
【0038】また、入力切替型増幅器及び周波数切替型
発振器の増幅素子としてNPNトランジスタを用いて説
明したが、PNPトランジスタ、FETなどを用いても
よい。また、スイッチ手段であるトランジスタ332、
トランジスタ522についても、別の種類のトランジス
タ、FET、ダイオードなどを用いてもよい。さらに、
第一又は第二の信号源51、52としては、周波数固定
の発振器だけでなく電圧制御発振器などであっても構わ
ないものである。また、入力切替型増幅器には、増幅率
が一倍、又は一倍以下の入力切替型増幅器も含まれる。
【0039】
【発明の効果】本発明の入力切替型増幅器は、周波数の
異なる2つの信号について、2つの信号がそれぞれ別の
経路で増幅素子に入力されているため、信号のレベルを
低下させることなく2つの信号を増幅素子に入力するこ
とができ、信号のレベルの高い出力が得られる。
【0040】また、本発明の入力切替型増幅器は、増幅
素子の出力端子から信号のレベルの高い出力が得られる
ため、外部負荷に対する安定度を高くするために必要な
出力整合回路の設計が容易である。
【0041】また、本発明の入力切替型増幅器は、信号
の経路の接続点にトラップ回路、スイッチ回路等の整合
回路を設ける必要がないため、部品点数が減り、小型化
が容易になり、短時間で回路設計ができるようになる。
【0042】そして、本発明の入力切替型増幅器の接地
回路によれば、信号の周波数により接地回路のコンデン
サのインピーダンスが変わるため、接地回路が接続され
た増幅素子の入力端子を、スイッチ手段を用いることな
く接地端子又は非接地端子として用いることができる。
つまり、接地回路のコンデンサのインピーダンスが十分
に小さいときは増幅素子の入力端子を接地端子として用
いることができ、接地回路のコンデンサのインピーダン
スが十分に大きいときは増幅素子の入力端子を非接地端
子として用いることができる。
【0043】なお、上記入力切替型増幅器を用いた周波
数切替型発振器も同様の効果がある。
【図面の簡単な説明】
【図1】本発明の入力切替型増幅器の一実施例を示すブ
ロック図である。
【図2】図1の入力切替型増幅器の第一の接地回路の具
体例を示す図であり、(a)はその回路図、(b)はそ
の特性を示す図である。
【図3】第一の接地回路の別の実施例を示す回路図であ
る。
【図4】本発明の周波数切替型発振器の一実施例を示す
ブロック図である。
【図5】本発明の周波数切替型発振器の別の実施例を示
す回路図である。
【図6】従来の周波数切替型発振器を示すブロック図で
ある。
【符号の説明】
1…入力切替型増幅器 2…増幅素子 23…出力端子 3、31、33…第一の接地回路 4、41…第二の接地回路 51…第一の信号源 52…第二の信号源 6、61…周波数切替型発振器
フロントページの続き Fターム(参考) 5J081 AA01 AA19 CC11 EE14 FF03 FF25 GG05 KK02 KK23 LL05 MM01 5J092 AA01 AA53 CA88 CA92 FA18 HA02 HA29 HA33 HA38 KA13 MA10 TA01 TA03 VL08

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第一及び第二の入力端子と一つの出力端
    子とを有する増幅素子と、前記第二の入力端子に接続さ
    れ、前記第一の入力端子に入力される信号の周波数に対
    し高周波的に接地できる第一の接地回路と、前記第一の
    入力端子に接続され、前記第二の入力端子に入力される
    信号の周波数に対し高周波的に接地できる第二の接地回
    路とを有することを特徴とする入力切替型増幅器。
  2. 【請求項2】 前記第一又は第二の接地回路は、コンデ
    ンサを有することを特徴とする請求項1に記載の入力切
    替型増幅器。
  3. 【請求項3】 前記コンデンサの自己共振周波数を、前
    記第一又は第二の入力端子に入力される信号の周波数に
    略一致させてなることを特徴とする請求項2に記載の入
    力切替型増幅器。
  4. 【請求項4】 前記第一又は第二の接地回路は、スイッ
    チ手段を有することを特徴とする請求項1乃至3のいず
    れかに記載の入力切替型増幅器。
  5. 【請求項5】 請求項1乃至4のいずれかに記載の入力
    切替型増幅器と、 前記第一の入力端子に接続された第一の信号源と、 前記第二の入力端子に接続された第二の信号源とを有す
    ることを特徴とする周波数切替型発振器。
JP17717999A 1999-06-23 1999-06-23 入力切替型増幅器及びそれを用いた周波数切替型発振器 Expired - Lifetime JP3617377B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17717999A JP3617377B2 (ja) 1999-06-23 1999-06-23 入力切替型増幅器及びそれを用いた周波数切替型発振器
KR1020000034128A KR100364970B1 (ko) 1999-06-23 2000-06-21 입력 절체형 증폭기 및 그것을 이용한 주파수 절체형오실레이터
US09/598,390 US6388517B1 (en) 1999-06-23 2000-06-21 Input change-over type amplifier and frequency change-over type oscillator using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17717999A JP3617377B2 (ja) 1999-06-23 1999-06-23 入力切替型増幅器及びそれを用いた周波数切替型発振器

Publications (2)

Publication Number Publication Date
JP2001007661A true JP2001007661A (ja) 2001-01-12
JP3617377B2 JP3617377B2 (ja) 2005-02-02

Family

ID=16026571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17717999A Expired - Lifetime JP3617377B2 (ja) 1999-06-23 1999-06-23 入力切替型増幅器及びそれを用いた周波数切替型発振器

Country Status (3)

Country Link
US (1) US6388517B1 (ja)
JP (1) JP3617377B2 (ja)
KR (1) KR100364970B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1341298A1 (en) * 2002-02-20 2003-09-03 Alps Electric Co., Ltd. Oscillator

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408918B (zh) * 2015-01-27 2021-02-12 华为技术有限公司 射频振荡器
WO2019140584A1 (zh) * 2018-01-18 2019-07-25 华北电力大学 一种在线自适应抑制柔性直流引起的高频振荡方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314374A (en) * 1977-11-10 1982-02-02 Westinghouse Air Brake Company High power audio frequency transmitter
JPS62128205A (ja) * 1985-11-29 1987-06-10 Toshiba Corp Agc回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1341298A1 (en) * 2002-02-20 2003-09-03 Alps Electric Co., Ltd. Oscillator

Also Published As

Publication number Publication date
KR20010007468A (ko) 2001-01-26
US6388517B1 (en) 2002-05-14
KR100364970B1 (ko) 2002-12-16
JP3617377B2 (ja) 2005-02-02

Similar Documents

Publication Publication Date Title
JP2004534470A (ja) 低ノイズ増幅回路
JP2003536314A (ja) 入力容量を高速で充電する無線周波数装置
JP2004534470A5 (ja)
EP0893878B1 (en) High frequency oscillating circuit
JPH11251845A (ja) 低電圧増幅器
US5933057A (en) Low noise amplifier
US6265944B1 (en) Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method
JP2001007661A (ja) 入力切替型増幅器及びそれを用いた周波数切替型発振器
US20100164611A1 (en) Leakage independent vry low bandwidth current filter
US7123899B1 (en) Broadband single-ended input upconverter
JPH11205047A (ja) 光受信器用トランスインピーダンスアンプ
US6836190B2 (en) Oscillator device and electronic apparatus using the same
US6208205B1 (en) Amplifier circuit and method for reducing noise therein
US20030218491A1 (en) Master clock input circuit
JPH11346125A (ja) Srpp回路
US5909147A (en) Amplifier having DC coupled gain stages
JP3409061B2 (ja) 圧電発振器
JP3332657B2 (ja) ミキサ回路
JPH06276038A (ja) 高周波低雑音増幅器
JP2005534213A (ja) 集積回路の高周波増幅器
JP4079514B2 (ja) Mmic低雑音増幅器
JP2906847B2 (ja) 高周波増幅回路
JP2004080527A (ja) 発振器およびそれを用いた電子装置
CN111277227A (zh) 一种改善相位特性的共射共基放大电路及信号处理系统
JP3742269B2 (ja) 発振装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3617377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

EXPY Cancellation because of completion of term