JP2906847B2 - 高周波増幅回路 - Google Patents

高周波増幅回路

Info

Publication number
JP2906847B2
JP2906847B2 JP4208317A JP20831792A JP2906847B2 JP 2906847 B2 JP2906847 B2 JP 2906847B2 JP 4208317 A JP4208317 A JP 4208317A JP 20831792 A JP20831792 A JP 20831792A JP 2906847 B2 JP2906847 B2 JP 2906847B2
Authority
JP
Japan
Prior art keywords
frequency
transistor
bias voltage
frequency amplifier
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4208317A
Other languages
English (en)
Other versions
JPH0661763A (ja
Inventor
秀輝 生田
光彦 満保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4208317A priority Critical patent/JP2906847B2/ja
Publication of JPH0661763A publication Critical patent/JPH0661763A/ja
Application granted granted Critical
Publication of JP2906847B2 publication Critical patent/JP2906847B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば、デイジタル携
帯電話で使用する高周波増幅回路に関するものである。
【0002】デイジタル携帯電話等の移動通信装置は、
小型・低消費電力化の傾向にある。この為、増幅回路と
しても回路規模を縮小してIC化に適した回路にすること
が必要である。
【0003】
【従来の技術】図6は従来例の構成図である。通常、デ
イジタル携帯電話等に使用される高周波増幅回路では、
図に示す様に高周波増幅部分12が送受兼用アンテナANT2
から受信された信号を増幅して高周波スイッチ13に加
え、高周波増幅部分11が受信専用アンテナANT1から受信
された信号を増幅して同じく高周波スイッチ13に加え
る。そこで、高周波スイッチは外部からの制御信号に対
応して、何れか一方の高周波増幅部分の出力を選択して
外部に送出する。なお、15は送信部、14は送受分波器で
ある。
【0004】ここで、高周波スイッチは、例えば、GaAs
FETを使用したMMIC (モノリシック・マイクロ波IC) ス
イッチが使用されており、選択されなかった側の増幅部
分を電気的に切り離すので、切り離されなかった高周波
増幅部分に対しては、切り離した高周波増幅部分の影響
をなくして特性の劣化を防いでいる。
【0005】
【発明が解決しようとする課題】ここで、高周波増幅回
路のIC化を考えた場合、高周波増幅部分などは価格、量
産性の点からシリコン・バイポーラトランジスタが用い
られるが、高周波スイッチはシリコン・バイポーラトラ
ンジスタで構成することが技術的に困難の為、別のIC(
例えば、GaAsのIC) となって2種類のICが必要となる。
【0006】この為、高周波スイッチを使用している上
記の高周波増幅回路はIC化には適さず、回路規模の縮小
が困難と云う問題がある。本発明は、回路規模を縮小し
てIC化に適した回路の提供を図ることを目的とする。
【0007】
【課題を解決するための手段】図1は第1,第2の本発
明の原理構成図である。図中、2aは第1のトランジスタ
のエミッタが抵抗で接地され、コレクタがコンデンサで
接地されると共に、第2のトランジスタのエミッタに接
続され、該第2のトランジスタのコレクタが抵抗及びコ
ンデンサを介して第3のトランジスタのエミッタ及びベ
ースに接続されており、該第3のトランジスタのコレク
タに直流電圧が供給され、高周波信号が該第2のトラン
ジスタのベースに入力し、該第3のトランジスタのエミ
ッタから出力する第1の高周波増幅部分である。
【0008】3aは印加される基準電圧を用いて、所定の
バイアス電圧を生成して該第1〜第3のトランジスタの
ベースに供給する第1のバイアス電圧供給部分、2bは第
1の高周波増幅部分と同一構成、同一機能の第2の高周
波増幅部分、3bは第1のバイアス電圧供給部分と同一構
成、同一機能の第2のバイアス電圧供給部分、4は印加
する切替信号の状態に対応して、該第1,第2の高周波
増幅部分に供給される直流電圧のうち、一方の直流電圧
の供給を断にする切替部分である。
【0009】第1の本発明は、第1,第2の高周波増幅
部分中の第3のトランジスタのエミッタ相互間を直接接
続し、直流阻止用コンデンサを介して高周波信号を取り
出すと共に、基準電圧を該第1,第2のバイアス電圧供
給部分の両方に印加する構成にした。
【0010】第2の本発明は、基準電圧を第1,第2の
抵抗を介して、該第1,第2のバイアス電圧供給部分に
共通に印加する構成にした。
【0011】
【作用】第1の本発明は、2つの高周波増幅部分の出力
端を直流的に直結することにより、他方の高周波増幅部
分の直流電圧(VCC) を切替部分でオフにした時、一方の
高周波増幅部分の出力端に現れた直流電圧が他方の高周
波増幅部分の出力端にも現れ、この増幅部分の出力イン
ピーダンスを高インピーダンスにさせる(詳細後述す
る)。この為、高周波スイッチを設けなくても、一方の
高周波増幅部分は他方の高周波増幅部分の影響を殆ど受
けない様になる。
【0012】なお、出力端を直結しているので、動作し
ていない高周波増幅部分に数 100μA 程度の漏洩電流が
流れる。第2の本発明は、上記の漏洩電流をより少なく
する為、基準電圧を、例えば、数キロオームから数十キ
ロオームの抵抗を介して第1,第2のバイアス電圧供給
部分の両方に印加する。これにより、他方の高周波増幅
部分に印加する基準電圧が低下するので漏洩電流が低下
し、この増幅部分の消費電力が低下する。
【0013】即ち、回路規模を縮小してIC化に適した回
路の提供が図れる。
【0014】
【実施例】図2は第1,第2の本発明の実施例の構成
図、図3は増幅器の出力インピーダンス説明図、図4は
増幅器の利得特性図、図5は第2の本発明を利用した周
波数変換部構成図である。
【0015】ここで、スイッチSW1, SW2は切替部分の構
成部分である。また、全図を通じて同一符号は同一対象
物を示す。以下、スイッチSW1, SW2の状態は実線の状態
( 高周波増幅部分2aが動作状態、高周波増幅部分2bは非
動作状態) にあり、抵抗R7a, R7b は0として、図3,
図4を参照して図2の動作を説明する。なお、スイッチ
を駆動する制御信号は外部から印加されるものとする。
【0016】先ず、バイアス電圧供給部分3aは、トラン
ジスタQ21a( 以下、Q21aと省略する), Q22a , Q23aのベ
ースに必要なベース電圧を供給する為のものであり、4
個のトランジスタQ31a, Q32a, Q33a, Q34aを縦方向に1
列に積み重ねて接続する構成になっているので、各段の
トランジスタを通る毎に電圧 Vccよりも電圧が低下する
様になっている。
【0017】例えば、 Vcc= +5V とすると、Q34aの V
beは約0.8VであるからQ34aのエミッタ電圧は4.2Vとな
る。そして、基準電圧生成部分4から供給されるQ33a
ベース電圧が、例えば+2.8Vとすると、Q33aのエミッタ
電圧は+2V, Q32aのエミッタ電圧は+1.2Vとなり、これ
らの電圧がQ23a, Q22a, Q21aのベースに印加される。な
お、Q33a, Q32aの Vbeは上記と同様に約0.8Vとしてあ
る。
【0018】さて、この様なバイアス電圧が印加したQ
22aのベースに、コンデンサC11 を介して高周波信号が
加えられると、高周波信号はQ22aのコレクタ、コンデン
サC5を介してQ23aのベースに加えられる。そこで、Q23a
で更に増幅されてエミッタから増幅された高周波信号が
コンデンサC13,端子OUT を介して出力される。
【0019】この時、基準電圧生成部分5から動作状態
にある高周波増幅部分のQ33aに流れる直流電流は、数μ
A 程度である。しかし、非動作状態にある高周波増幅部
分2bは、動作時に VccからQ23b, Q22b, Q21Bを介して流
れていた電流が、基準電圧源から流れる為に数μA から
数10μA へと増加する。
【0020】これにより、Q21bに電圧が発生するが、Q
23aのエミッタ電圧=Q23bのエミッタ電圧との間に電位
差があるので、Q22b, Q21bを介して正常時の数分の1の
電流が流れ、高周波増幅部分2bの出力インピーダンスが
高くなる。
【0021】図3は1つの高周波増幅部分を、動作状態
にした時の出力インピーダンス(A1−A1´)、非動作状
態にした時の出力インピーダンス(A2−A2´)、非動作
状態であるが、Q23bのエミッタに動作状態と同じエミッ
タ電圧を印加した時の出力インピーダンス (B1−B1´)
をスミス線図上に示したものである。
【0022】ここで、A1, A2, B1の点は周波数 50MHzの
点、A1´, A2´, B1´の点は周波数5GHz の点で、(A2
−A2´)は従来例の場合、 (B1−B1´) は本発明の場合
である。
【0023】図3に示す様に、(A1−A1´)と(A2−A2
´)は高周波数領域では、ほぼ同じ程度の出力インピー
ダンであるのに対して、(A1−A1´)と (B1−B1´) は
後者の状態が前者の状態よりも出力インピーダンスが高
くなっている。
【0024】図4は1つの高周波増幅部分の電圧印加条
件を図3と同じ様にした時の周波数特性で、C1は動作状
態( 単独の場合) 、D1は動作状態の高周波増幅部分に非
動作状態の高周波増幅部分を接続した時( 従来例) 、E1
は動作状態の高周波増幅部分に非動作状態の高周波増幅
部分を接続した時( 本発明の場合) である。
【0025】図4に示す様に、本発明の場合は非動作状
態の高周波増幅部分が接続されていても影響は殆ど受け
ないことを示している。次に、図5の動作を説明する
が、図中の2a, 2b, 3a, 3b, 4は図2中の同一符号の部
分と同じである。
【0026】先ず、基準電圧生成部分5は直流電圧V を
利用して所定の基準電圧を生成し、抵抗R7a ,R7bを介し
てバイアイ電圧供給部分3a, 3bに印加する。バイアス電
圧供給部分32a, 32bは所定のバイアス電圧を生成して対
応する高周波増幅部分2a, 2bに供給しているが、上記の
様に、例えば高周波増幅部分2bは非動作状態にあるとす
る。
【0027】さて、2系列の高周波信号が帯域通過フイ
ルタ51a, 51bを介して高周波増幅部分2a, 2bに加えられ
るが、高周波増幅部分2aのみが増幅した高周波信号を帯
域通過フイルタ54を介してミキサ53に送出する。ミキサ
53はミキサ用バイアス電圧供給部分52からのバイアス電
圧が印加され、且つ、帯域通過フイルタを介して局発信
号も印加しているので、高周波信号は中間周波数帯の信
号に周波数変換されて図示しない後段に送出される。
【0028】即ち、第1,第2の本発明によれば、高周
波スイッチを用いないで、特性を劣化させることなく、
2つの高周波増幅部分の出力を接続できるので、IC化に
適した回路の提供が可能となり、部品点数の削減、コス
ト低減に大きく寄与できる。
【0029】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、回路規模を縮小してIC化に適した回路の提供を図る
ことができると云う効果がある。
【図面の簡単な説明】
【図1】第1,第2の本発明の原理構成図である。
【図2】第1,第2の本発明の実施例の構成図である。
【図3】増幅器の出力インピーダンス説明図である。
【図4】増幅器の利得特性図である。
【図5】第2の本発明を利用した周波数変換部構成図で
ある。
【図6】従来例の構成図である。
【符号の説明】
2a 第1の高周波増幅部分 2b 第2の高周
波増幅部分 3a 第1のバイアス電圧供給部分 3b 第2のバイ
アス電圧供給部分 4 切替部分
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03F 3/189 - 3/195 H03F 3/72 H03K 17/00 H04B 1/06 - 1/58

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1のトランジスタのエミッタが抵抗で
    接地され、コレクタがコンデンサで接地されると共に、
    第2のトランジスタのエミッタに接続され、該第2のト
    ランジスタのコレクタが抵抗及びコンデンサを介して第
    3のトランジスタのエミッタ及びベースに接続されてお
    り、該第3のトランジスタのコレクタに直流電圧が供給
    され、高周波信号が該第2のトランジスタのベースに入
    力し、該第3のトランジスタのエミッタから出力する構
    成にした第1の高周波増幅部分(2a)と、 印加される基準電圧を用いて、所定のバイアス電圧を生
    成して該第1〜第3のトランジスタのベースに供給する
    第1のバイアス電圧供給部分(3a)とを有する高周波増幅
    回路において、 該第1の高周波増幅部分及び第1のバイアス電圧供給部
    分と同一構成、同一機能の第2の高周波増幅部分(2b)及
    び第2のバイアス電圧供給部分(3b)と、印加する切替信
    号の状態に対応して、該第1,第2の高周波増幅部分に
    供給される直流電圧のうち、一方の直流電圧の供給を断
    にする切替部分(4) とを設け、 第1,第2の高周波増幅部分中の第3のトランジスタの
    エミッタ相互間を直接接続し、直流阻止用コンデンサを
    介して高周波信号を取り出すと共に、該基準電圧を該第
    1,第2のバイアス電圧供給部分の両方に印加する構成
    にしたことを特徴とする高周波増幅回路。
  2. 【請求項2】 該基準電圧を第1,第2の抵抗を介し
    て、該第1,第2のバイアス電圧供給部分の両方に印加
    する構成にした請求項1の高周波増幅回路。
JP4208317A 1992-08-05 1992-08-05 高周波増幅回路 Expired - Fee Related JP2906847B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4208317A JP2906847B2 (ja) 1992-08-05 1992-08-05 高周波増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4208317A JP2906847B2 (ja) 1992-08-05 1992-08-05 高周波増幅回路

Publications (2)

Publication Number Publication Date
JPH0661763A JPH0661763A (ja) 1994-03-04
JP2906847B2 true JP2906847B2 (ja) 1999-06-21

Family

ID=16554263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4208317A Expired - Fee Related JP2906847B2 (ja) 1992-08-05 1992-08-05 高周波増幅回路

Country Status (1)

Country Link
JP (1) JP2906847B2 (ja)

Also Published As

Publication number Publication date
JPH0661763A (ja) 1994-03-04

Similar Documents

Publication Publication Date Title
US6242986B1 (en) Multiple-band amplifier
US5548248A (en) RF amplifier circuit
KR100305917B1 (ko) 반도체전력증폭집적회로
US6215355B1 (en) Constant impedance for switchable amplifier with power control
KR100302685B1 (ko) 증폭회로및다단증폭회로
JP5064224B2 (ja) デュアルバイアス制御回路
JPH10209760A (ja) ミキサー回路装置
WO2002047251A2 (en) Low noise amplifier having bypass circuitry
JPH10163913A (ja) 高周波増幅回路および中間周波増幅器
JPH05299944A (ja) Rf電力増幅器
US6853235B2 (en) High frequency switch, amplifying circuit, and mobile communication terminal
EP1704649B1 (en) Versatile baseband signal input current splitter
US6316996B1 (en) Adjustable AC load structure
US6043710A (en) Low-voltage amplifiers
US6275688B1 (en) Double balanced mixer
US6591093B1 (en) Circuit and method for frequency translation
KR20000050638A (ko) 프리스케일러의 입력 버퍼
US20020008582A1 (en) Variable gain amplifier
JP2906847B2 (ja) 高周波増幅回路
JP3890707B2 (ja) 高周波回路
US6208205B1 (en) Amplifier circuit and method for reducing noise therein
US5705953A (en) Device bias based supplemental amplification
JPH09186533A (ja) 伝送装置
JP3679400B2 (ja) 高周波スイッチ、高周波スイッチ・増幅回路、および移動体通信端末
JP3617377B2 (ja) 入力切替型増幅器及びそれを用いた周波数切替型発振器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees