JPH07118618B2 - 負帰還増幅器 - Google Patents
負帰還増幅器Info
- Publication number
- JPH07118618B2 JPH07118618B2 JP3034352A JP3435291A JPH07118618B2 JP H07118618 B2 JPH07118618 B2 JP H07118618B2 JP 3034352 A JP3034352 A JP 3034352A JP 3435291 A JP3435291 A JP 3435291A JP H07118618 B2 JPH07118618 B2 JP H07118618B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- stage
- base
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、負帰還回路に係り、特
にオシロスコープ用ＣＲＴの垂直偏向板あるいは水平偏
向板の如き容量性負荷を駆動する負帰還回路に関する。
にオシロスコープ用ＣＲＴの垂直偏向板あるいは水平偏
向板の如き容量性負荷を駆動する負帰還回路に関する。
【０００２】
【従来の技術】図１は従来の容量性負荷の駆動用増幅器
の一例を示す回路図である。すなわち入力端子ＩＮへ与
えられる差動信号を増幅して、出力端子ＯＵＴから差動
信号として出力する平衡増幅器を構成し、入力端子ＩＮ
へ与えられた信号は、入力段ＮＰＮトランジスタＱ1
（Ｑ2 ）のベースへ印加される。そしてこのトランジス
タＱ1 （Ｑ2 ）のコレクタは出力段のＮＰＮトランジス
タＱ3 （Ｑ4 ）のベースに接続する。なおＲ1 ，Ｒ2 は
入力抵抗、Ｒ3 ，Ｒ4 ，Ｒ5 はエミッタ抵抗である。そ
して出力段のＮＰＮトランジスタＱ3 （Ｑ4 ）のベース
・コレクタ間に帰還抵抗Ｒ6 （Ｒ7 ）を介装し、またエ
ミッタを電源＋Ｖb に接続し、さらにコレクタをＰＮＰ
トランジスタＱ5 （Ｑ6 ）のコレクタおよび出力端子Ｏ
ＵＴに接続している。そしてこのＰＮＰトトンジスタＱ
5 （Ｑ6 ）のエミッタをエミッタ抵抗Ｒ8 （Ｒ9 ）を介
して電源＋Ｖc に接続し、ベースと電源＋Ｖc および基
準電位との間に、それぞれバイアス抵抗Ｒ10，Ｒ11（Ｒ
12，Ｒ13）を介装している。さらに、上記ＮＰＮトラン
ジスタＱ3 （Ｑ4 ）とＰＮＰトランジスタＱ5 （Ｑ6 ）
の各ベース間にそれぞれコンデンサＣ1 （Ｃ2 ）を介装
し、各エミッタ間にそれぞれコンデンサＣ3 （Ｃ4 ）を
介装している。
の一例を示す回路図である。すなわち入力端子ＩＮへ与
えられる差動信号を増幅して、出力端子ＯＵＴから差動
信号として出力する平衡増幅器を構成し、入力端子ＩＮ
へ与えられた信号は、入力段ＮＰＮトランジスタＱ1
（Ｑ2 ）のベースへ印加される。そしてこのトランジス
タＱ1 （Ｑ2 ）のコレクタは出力段のＮＰＮトランジス
タＱ3 （Ｑ4 ）のベースに接続する。なおＲ1 ，Ｒ2 は
入力抵抗、Ｒ3 ，Ｒ4 ，Ｒ5 はエミッタ抵抗である。そ
して出力段のＮＰＮトランジスタＱ3 （Ｑ4 ）のベース
・コレクタ間に帰還抵抗Ｒ6 （Ｒ7 ）を介装し、またエ
ミッタを電源＋Ｖb に接続し、さらにコレクタをＰＮＰ
トランジスタＱ5 （Ｑ6 ）のコレクタおよび出力端子Ｏ
ＵＴに接続している。そしてこのＰＮＰトトンジスタＱ
5 （Ｑ6 ）のエミッタをエミッタ抵抗Ｒ8 （Ｒ9 ）を介
して電源＋Ｖc に接続し、ベースと電源＋Ｖc および基
準電位との間に、それぞれバイアス抵抗Ｒ10，Ｒ11（Ｒ
12，Ｒ13）を介装している。さらに、上記ＮＰＮトラン
ジスタＱ3 （Ｑ4 ）とＰＮＰトランジスタＱ5 （Ｑ6 ）
の各ベース間にそれぞれコンデンサＣ1 （Ｃ2 ）を介装
し、各エミッタ間にそれぞれコンデンサＣ3 （Ｃ4 ）を
介装している。
【０００３】このような回路構成において、たとえばト
ランジスタＱ1 のベースに正方向のパルスが印加された
とすると、それによってコンデンサＣ1 を介してトラン
ジスタＱ5 は導通する方向へベース電流が与えられてオ
ンし、トランジスタＱ3 はオフする。そして、出力端子
ＯＵＴに接続された負荷へ該トランジスタＱ5 を介して
先ずコンデンサＣ3 から充電電荷が流れ、この後、抵抗
Ｒ8 を介して電源＋Ｖc からの電流が流れ込みコンデン
サＣ3 も充電される。
ランジスタＱ1 のベースに正方向のパルスが印加された
とすると、それによってコンデンサＣ1 を介してトラン
ジスタＱ5 は導通する方向へベース電流が与えられてオ
ンし、トランジスタＱ3 はオフする。そして、出力端子
ＯＵＴに接続された負荷へ該トランジスタＱ5 を介して
先ずコンデンサＣ3 から充電電荷が流れ、この後、抵抗
Ｒ8 を介して電源＋Ｖc からの電流が流れ込みコンデン
サＣ3 も充電される。
【０００４】また、トランジスタＱ1 のベースに負方向
のパルスが印加されると、トランジスタＱ3 は導通する
方向へベース電流が与えられオンし、トランジスタＱ5
はオフする。したがって負荷からトランジスタＱ3 を介
して電流が流れ出し、電源＋Ｖb へ流れ込む。
のパルスが印加されると、トランジスタＱ3 は導通する
方向へベース電流が与えられオンし、トランジスタＱ5
はオフする。したがって負荷からトランジスタＱ3 を介
して電流が流れ出し、電源＋Ｖb へ流れ込む。
【０００５】また、トランジスタＱ2 ，Ｑ4 ，Ｑ6から
なる回路では上述の説明と全く逆に出力端子ＯＵＴから
電流の流れ出し、流れ込みがなされる。
なる回路では上述の説明と全く逆に出力端子ＯＵＴから
電流の流れ出し、流れ込みがなされる。
【０００６】しかしながらこのような回路構成では、一
般にトランジスタＱ3 ，Ｑ5 のドライブが不足し易く、
特にトランジスタＱ3 のオン動作が遅れがちになる。そ
してこのスピードアップを図るためには抵抗Ｒ8 の値を
十分小さくしてトランジスタＱ3 ，Ｑ5 のアイドリング
電流を増加し、帰還抵抗Ｒ6 の値を小さくする必要があ
る。したがって、出力段のトランジスタＱ3 〜Ｑ6とし
てコレクタ損失の大きなものを用いなければならない。
般にトランジスタＱ3 ，Ｑ5 のドライブが不足し易く、
特にトランジスタＱ3 のオン動作が遅れがちになる。そ
してこのスピードアップを図るためには抵抗Ｒ8 の値を
十分小さくしてトランジスタＱ3 ，Ｑ5 のアイドリング
電流を増加し、帰還抵抗Ｒ6 の値を小さくする必要があ
る。したがって、出力段のトランジスタＱ3 〜Ｑ6とし
てコレクタ損失の大きなものを用いなければならない。
【０００７】このために、図２に示す回路図のように、
出力段のアイドリング電流を増加することなく、十分な
ドライブを行えるようにした回路が考えられている。す
なわち、入力段トランジスタＱ1 （Ｑ2 ）のコレクタを
ＰＮＰトランジスタＱ7 （Ｑ8 ）のベースに接続すると
ともに、該トランジスタＱ7 （Ｑ8 ）のコレクタを基準
電位に接続し、エミッタをトランジスタＱ3 （Ｑ4 ）の
ベースと、抵抗Ｒ14（Ｒ15）を介してＮＰＮトランジス
タＱ9 （Ｑ10）のエミッタに接続する。そして、このト
ランジスタＱ9 （Ｑ10）のコレクタを電源＋Ｖd に接続
し、またベースを抵抗Ｒ6 （Ｒ7 ）を介して出力端子Ｏ
ＵＴに接続する。そしてトランジスタＱ7 （Ｑ8 ）およ
びトランジスタＱ9 （Ｑ10）の各ベース間に一定の電位
差を与えるようにツェナーダイオードＤ1 （Ｄ2 ）を介
装している。
出力段のアイドリング電流を増加することなく、十分な
ドライブを行えるようにした回路が考えられている。す
なわち、入力段トランジスタＱ1 （Ｑ2 ）のコレクタを
ＰＮＰトランジスタＱ7 （Ｑ8 ）のベースに接続すると
ともに、該トランジスタＱ7 （Ｑ8 ）のコレクタを基準
電位に接続し、エミッタをトランジスタＱ3 （Ｑ4 ）の
ベースと、抵抗Ｒ14（Ｒ15）を介してＮＰＮトランジス
タＱ9 （Ｑ10）のエミッタに接続する。そして、このト
ランジスタＱ9 （Ｑ10）のコレクタを電源＋Ｖd に接続
し、またベースを抵抗Ｒ6 （Ｒ7 ）を介して出力端子Ｏ
ＵＴに接続する。そしてトランジスタＱ7 （Ｑ8 ）およ
びトランジスタＱ9 （Ｑ10）の各ベース間に一定の電位
差を与えるようにツェナーダイオードＤ1 （Ｄ2 ）を介
装している。
【０００８】このようにすれば、入力段のトランジスタ
Ｑ1 （Ｑ2 ）と出力段のトランジスタＱ3 ，Ｑ5 （Ｑ
4 ，Ｑ6 ）との間にコンプリメンタリ接続したトランジ
スタＱ7 ，Ｑ9 （Ｑ8 ，Ｑ10）からなる増幅段を介在さ
せているので十分に出力段を駆動することができる。
Ｑ1 （Ｑ2 ）と出力段のトランジスタＱ3 ，Ｑ5 （Ｑ
4 ，Ｑ6 ）との間にコンプリメンタリ接続したトランジ
スタＱ7 ，Ｑ9 （Ｑ8 ，Ｑ10）からなる増幅段を介在さ
せているので十分に出力段を駆動することができる。
【０００９】しかしながらこのような回路構成では入力
段トランジスタＱ1 ，Ｑ2 に十分なアイドリング電流が
流れず、高域周波数を十分に増幅できないために、高域
周波数特性が劣化していた。また、出力段に流れるアイ
ドリング電流がエミッタ抵抗Ｒ8 ，Ｒ9 で決定されるた
め、出力端に接続された容量性負荷に流れる電流の高域
周波数における増加に追従できず、出力電圧が低下して
しまう問題があった。また、大振幅出力時には、出力段
トランジスタＱ3 ，Ｑ4 の消費電力が出力信号により変
化し、温度変化を生じるため、エミッタ・ベース間電圧
ＶBEが変化してしまい、出力信号にサグおよび前タレ等
の波形歪を発生させていた。さらに、大振幅出力時に
は、出力段トランジスタＱ3 ，Ｑ4 およびＱ5 ，Ｑ6 が
飽和し、著しく高速応答特性を劣化させていた。
段トランジスタＱ1 ，Ｑ2 に十分なアイドリング電流が
流れず、高域周波数を十分に増幅できないために、高域
周波数特性が劣化していた。また、出力段に流れるアイ
ドリング電流がエミッタ抵抗Ｒ8 ，Ｒ9 で決定されるた
め、出力端に接続された容量性負荷に流れる電流の高域
周波数における増加に追従できず、出力電圧が低下して
しまう問題があった。また、大振幅出力時には、出力段
トランジスタＱ3 ，Ｑ4 の消費電力が出力信号により変
化し、温度変化を生じるため、エミッタ・ベース間電圧
ＶBEが変化してしまい、出力信号にサグおよび前タレ等
の波形歪を発生させていた。さらに、大振幅出力時に
は、出力段トランジスタＱ3 ，Ｑ4 およびＱ5 ，Ｑ6 が
飽和し、著しく高速応答特性を劣化させていた。
【００１０】
【発明が解決しようとする課題】この発明は、このよう
な従来技術の欠点である大きなアイドリング電流を減少
させつつ、高域周波数特性の劣化と出力電圧の低下を改
善する。さらに、オシロスコープ等の波形観測器のＣＲ
Ｔ駆動増幅器等に適するように、サグおよび前タレ等の
波形歪の原因である低域周波数特性を改善するものであ
る。また、大振幅出力時の応答速度を改善した帰還増幅
器を提供するものである。
な従来技術の欠点である大きなアイドリング電流を減少
させつつ、高域周波数特性の劣化と出力電圧の低下を改
善する。さらに、オシロスコープ等の波形観測器のＣＲ
Ｔ駆動増幅器等に適するように、サグおよび前タレ等の
波形歪の原因である低域周波数特性を改善するものであ
る。また、大振幅出力時の応答速度を改善した帰還増幅
器を提供するものである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明は下記の手段を具備している。
に、本発明は下記の手段を具備している。
【００１２】１）入力段に入力信号を加えるエミッタ接
地型第１トランジスタと該第１トランジスタにコレクタ
電流（アイドリング電流）を流すベース接地型第２トラ
ンジスタを備え、十分なアイドリング電流を流し、該第
２トランジスタのエミッタに出力段の出力端から帰還回
路を接続し、該帰還回路に該出力段ＮＰＮトランジスタ
の飽和防止用にリミッタ・ダイオードを並列に設ける。
なお、出力段の出力端と入力端間に他のリミッタ・ダイ
オードを設けても良い。
地型第１トランジスタと該第１トランジスタにコレクタ
電流（アイドリング電流）を流すベース接地型第２トラ
ンジスタを備え、十分なアイドリング電流を流し、該第
２トランジスタのエミッタに出力段の出力端から帰還回
路を接続し、該帰還回路に該出力段ＮＰＮトランジスタ
の飽和防止用にリミッタ・ダイオードを並列に設ける。
なお、出力段の出力端と入力端間に他のリミッタ・ダイ
オードを設けても良い。
【００１３】２）出力段ＰＮＰトランジスタのベースに
入力段の出力信号を供給するための交流結合コンデンサ
と、該ＰＮＰトランジスタのエミッタに接続されたスピ
ードアップコンデンサとの間に、該ＰＮＰトランジスタ
のベース電流により該交流結合コンデンサ中にチャージ
される電荷をディスチャージするディスチャージ回路を
備える。
入力段の出力信号を供給するための交流結合コンデンサ
と、該ＰＮＰトランジスタのエミッタに接続されたスピ
ードアップコンデンサとの間に、該ＰＮＰトランジスタ
のベース電流により該交流結合コンデンサ中にチャージ
される電荷をディスチャージするディスチャージ回路を
備える。
【００１４】３）出力段ＰＮＰトランジスタの飽和を防
止するため、該ＰＮＰトランジスタのコレクタ電圧がベ
ース電圧より高くならないように、該ＰＮＰトランジス
タのコレクタからベースバイアス回路に電流が流れるよ
うにリミッタ・ダイオードを備える。
止するため、該ＰＮＰトランジスタのコレクタ電圧がベ
ース電圧より高くならないように、該ＰＮＰトランジス
タのコレクタからベースバイアス回路に電流が流れるよ
うにリミッタ・ダイオードを備える。
【００１５】４）出力段ＮＰＮおよびＰＮＰトランジス
タを十分に駆動するため、入力段の出力信号を電流増幅
するバッファアンプを備える。
タを十分に駆動するため、入力段の出力信号を電流増幅
するバッファアンプを備える。
【００１６】
【作用】本発明によれば、上記１）によって、入力段エ
ミッタ接地型第１トランジスタに十分にアイドリング電
流が流せるため、十分に高域周波数が増幅でき、出力信
号も大きな電流で出力できる。すなわち、帰還抵抗を十
分小さい値にした時と等価にできる。
ミッタ接地型第１トランジスタに十分にアイドリング電
流が流せるため、十分に高域周波数が増幅でき、出力信
号も大きな電流で出力できる。すなわち、帰還抵抗を十
分小さい値にした時と等価にできる。
【００１７】また、該入力段の出力信号が電流モードで
あるため、出力段ＮＰＮトランジスタのベース・エミッ
タ間電圧ＶBEの変化の影響を受けない。このため、サグ
および前タレ等の波形歪が発生しなくなる。
あるため、出力段ＮＰＮトランジスタのベース・エミッ
タ間電圧ＶBEの変化の影響を受けない。このため、サグ
および前タレ等の波形歪が発生しなくなる。
【００１８】上記２）により、交流結合コンデンサにデ
ィスチャージ回路が追加されるため、出力段ＮＰＮトラ
ンジスタのベース電流が十分に流せる。すなわち、ベー
ス電流が大量に必要な高域周波数の大振幅時にも、十分
にベース電流を駆動でき、高域周波数時の出力電圧の低
下を改善できる。
ィスチャージ回路が追加されるため、出力段ＮＰＮトラ
ンジスタのベース電流が十分に流せる。すなわち、ベー
ス電流が大量に必要な高域周波数の大振幅時にも、十分
にベース電流を駆動でき、高域周波数時の出力電圧の低
下を改善できる。
【００１９】上記１）のリミッタ・ダイオードによっ
て、出力段ＮＰＮトランジスタの飽和を防止し、上記
３）のリミッタ・ダイオードよって、ＰＮＰトランジス
タの飽和を防止する。このため、大振幅出力時でも、両
トランジスタが飽和せずに動作するようになり、高速応
答の劣化を防ぐことができる。
て、出力段ＮＰＮトランジスタの飽和を防止し、上記
３）のリミッタ・ダイオードよって、ＰＮＰトランジス
タの飽和を防止する。このため、大振幅出力時でも、両
トランジスタが飽和せずに動作するようになり、高速応
答の劣化を防ぐことができる。
【００２０】上記４）のバッファアンプにより、さらに
一段と高域周波数まで十分な出力信号を得ることができ
るようになる。
一段と高域周波数まで十分な出力信号を得ることができ
るようになる。
【００２１】
【実施例】次に、本発明の実施例を詳細に説明する。
【００２２】図３は、本発明の帰還増幅器の第１実施例
の構成を示す回路図である。
の構成を示す回路図である。
【００２３】この回路は、オシロスコープの垂直軸、あ
るいは水平軸出力段増幅器に適するように、差動入力、
差動出力の平衡型帰還増幅器の構成をとっている。
るいは水平軸出力段増幅器に適するように、差動入力、
差動出力の平衡型帰還増幅器の構成をとっている。
【００２４】図において、Ｑ11およびＱ17（Ｑ12および
Ｑ18）は、入力段である。Ｑ11（Ｑ12）は、そのベース
１１（１２）に加えられた入力信号を増幅するエミッタ
接地型差動増幅器を構成している。抵抗Ｒ14（Ｒ15）
は、抵抗Ｒ31（Ｒ32）からのアイドリング電流を流すも
のである。抵抗Ｒ13は、帰還抵抗Ｒ16（Ｒ17）ととも
に、本増幅器の利得を決定するエミッタ抵抗である。利
得Ａは、次式で与えられる。
Ｑ18）は、入力段である。Ｑ11（Ｑ12）は、そのベース
１１（１２）に加えられた入力信号を増幅するエミッタ
接地型差動増幅器を構成している。抵抗Ｒ14（Ｒ15）
は、抵抗Ｒ31（Ｒ32）からのアイドリング電流を流すも
のである。抵抗Ｒ13は、帰還抵抗Ｒ16（Ｒ17）ととも
に、本増幅器の利得を決定するエミッタ抵抗である。利
得Ａは、次式で与えられる。
【００２５】Ａ≒（Ｒ16＋Ｒ17）／Ｒ13 Ｑ17（Ｑ18）は、ベース接地型トランジスタであり、抵
抗Ｒ31（Ｒ32）からのアイドリング電流をトンラジスタ
Ｑ11（Ｑ12）に流すものである。トランジスタＱ17（Ｑ
18）のエミッタには、帰還抵抗Ｒ16（Ｒ17）を通して、
出力端１３（１４）から帰還信号が加えられている。ま
た、トンラジスタＱ17（Ｑ18）のコレクタは、エミッタ
接地型のトランジスタＱ11（Ｑ12）のコレクタに接続さ
れている。これによって、トランジスタＱ11（Ｑ12）の
コレクタ電流の変化を入力段の出力信号として出力し、
出力段を駆動する。トランジスタＱ13およびＱ15（Ｑ14
およびＱ16）は出力段であり、トランジスタＱ
13（Ｑ14）は入力段と直流結合されている。一方、トラ
ンジスタＱ15（Ｑ16）は、コンデンサＣ11（Ｃ12）によ
って、入力段と交流結合されている。このように、トラ
ンジスタＱ13（Ｑ14）は直流から高周波成分までの増幅
を行い、トランジスタＱ15（Ｑ16）は、交流成分、特
に、容量性負荷に流れる高域周波数成分の増幅を行う。
トランジスタＱ13とＱ15の両コレクタの共通接続点であ
る出力端１３、およびトランジスタＱ14とＱ16の両コレ
クタの共通接続点である出力端１４から、出力信号が出
力され、容量性負荷を駆動する。
抗Ｒ31（Ｒ32）からのアイドリング電流をトンラジスタ
Ｑ11（Ｑ12）に流すものである。トランジスタＱ17（Ｑ
18）のエミッタには、帰還抵抗Ｒ16（Ｒ17）を通して、
出力端１３（１４）から帰還信号が加えられている。ま
た、トンラジスタＱ17（Ｑ18）のコレクタは、エミッタ
接地型のトランジスタＱ11（Ｑ12）のコレクタに接続さ
れている。これによって、トランジスタＱ11（Ｑ12）の
コレクタ電流の変化を入力段の出力信号として出力し、
出力段を駆動する。トランジスタＱ13およびＱ15（Ｑ14
およびＱ16）は出力段であり、トランジスタＱ
13（Ｑ14）は入力段と直流結合されている。一方、トラ
ンジスタＱ15（Ｑ16）は、コンデンサＣ11（Ｃ12）によ
って、入力段と交流結合されている。このように、トラ
ンジスタＱ13（Ｑ14）は直流から高周波成分までの増幅
を行い、トランジスタＱ15（Ｑ16）は、交流成分、特
に、容量性負荷に流れる高域周波数成分の増幅を行う。
トランジスタＱ13とＱ15の両コレクタの共通接続点であ
る出力端１３、およびトランジスタＱ14とＱ16の両コレ
クタの共通接続点である出力端１４から、出力信号が出
力され、容量性負荷を駆動する。
【００２６】抵抗Ｒ20，ダイオードＣＲ15，コンデンサ
Ｃ15，ダイオードＣＲ17，コンデンサＣ17および抵抗Ｒ
22（Ｒ21，ＣＲ16，Ｃ16，ＣＲ18，Ｃ18およびＲ23）
は、トランジスタＱ11（Ｑ16）のベースバイアス回路で
ある。また、ダイオードＣＲ13（ＣＲ14）は、交流結合
Ｃ11（Ｃ12）のディスチャージ回路であり、そのディス
チャージ動作電位は、ダイオードＣＲ15およびコンデン
サＣ15（ＣＲ16およびＣ16）からなるバイアス回路によ
って決定される。
Ｃ15，ダイオードＣＲ17，コンデンサＣ17および抵抗Ｒ
22（Ｒ21，ＣＲ16，Ｃ16，ＣＲ18，Ｃ18およびＲ23）
は、トランジスタＱ11（Ｑ16）のベースバイアス回路で
ある。また、ダイオードＣＲ13（ＣＲ14）は、交流結合
Ｃ11（Ｃ12）のディスチャージ回路であり、そのディス
チャージ動作電位は、ダイオードＣＲ15およびコンデン
サＣ15（ＣＲ16およびＣ16）からなるバイアス回路によ
って決定される。
【００２７】図３においては、ディスチャージ回路は、
ダイオードＣＲ13（ＣＲ14）によって構成した。入力信
号がパルス波の場合はダイオードが適する。しかしなが
ら、直線性が要求される入力信号に対しては、抵抗とダ
イオードとの並列接続回路、あるいは抵抗のみが適して
いる。
ダイオードＣＲ13（ＣＲ14）によって構成した。入力信
号がパルス波の場合はダイオードが適する。しかしなが
ら、直線性が要求される入力信号に対しては、抵抗とダ
イオードとの並列接続回路、あるいは抵抗のみが適して
いる。
【００２８】ＰＮＰトランジスタＱ15（Ｑ16）のコレク
タには、コレクタ電圧がベース電圧より高くなって、ト
ランジスタＱが飽和するのを防止するためのリミッタ・
ダイオードＣＲ19（ＣＲ20）が接続されている。ダイオ
ードＣＲ17およびコンデンサＣ17（ＣＲ18およびＣ18）
は、リミッタ・ダイオードＣＲ19（ＣＲ20）の動作電位
を合わせるためのバイアス回路である。ＮＰＮトランジ
スタＱ13（Ｑ14）がカットオフ、あるいはカットオフに
近い状態となり、ＰＮＰトランジスタＱ15（Ｑ16）のコ
レクタ電流の流れる先がなくなると、トランジスタＱ15
（Ｑ16）のコレクタ電圧がベース電圧よりも高くなる。
このとき、コレクタ電流は、リミッタ・ダイオードＣＲ
19（ＣＲ20）およびＲ22（Ｒ23）を通して流れ、トラン
ジスタＱ15（Ｑ16）のベース電流を減少し飽和するのを
防止する。
タには、コレクタ電圧がベース電圧より高くなって、ト
ランジスタＱが飽和するのを防止するためのリミッタ・
ダイオードＣＲ19（ＣＲ20）が接続されている。ダイオ
ードＣＲ17およびコンデンサＣ17（ＣＲ18およびＣ18）
は、リミッタ・ダイオードＣＲ19（ＣＲ20）の動作電位
を合わせるためのバイアス回路である。ＮＰＮトランジ
スタＱ13（Ｑ14）がカットオフ、あるいはカットオフに
近い状態となり、ＰＮＰトランジスタＱ15（Ｑ16）のコ
レクタ電流の流れる先がなくなると、トランジスタＱ15
（Ｑ16）のコレクタ電圧がベース電圧よりも高くなる。
このとき、コレクタ電流は、リミッタ・ダイオードＣＲ
19（ＣＲ20）およびＲ22（Ｒ23）を通して流れ、トラン
ジスタＱ15（Ｑ16）のベース電流を減少し飽和するのを
防止する。
【００２９】抵抗Ｒ16（Ｒ17）およびこれと並列接続さ
れたダイオードＣＲ11（ＣＲ12）は、帰還回路である。
帰還抵抗Ｒ16（Ｒ17）は、出力段の出力信号を入力段の
帰還端に帰還し、負帰還増幅器を構成する。ダイオード
ＣＲ11（ＣＲ12）は、出力段ＮＰＮトランジスタＱ
13（Ｑ14）のコレクタ電圧が、ベース電圧より低電圧と
なって飽和するのを防止するためのリミッタ・ダイオー
ドである。
れたダイオードＣＲ11（ＣＲ12）は、帰還回路である。
帰還抵抗Ｒ16（Ｒ17）は、出力段の出力信号を入力段の
帰還端に帰還し、負帰還増幅器を構成する。ダイオード
ＣＲ11（ＣＲ12）は、出力段ＮＰＮトランジスタＱ
13（Ｑ14）のコレクタ電圧が、ベース電圧より低電圧と
なって飽和するのを防止するためのリミッタ・ダイオー
ドである。
【００３０】なお、図中、電圧Ｖ1 は＋１２Ｖ、Ｖ2 は
＋１００Ｖ、−Ｖは−１２Ｖ、Ｖ3は＋８．２Ｖ、Ｖ4
は＋５Ｖである。
＋１００Ｖ、−Ｖは−１２Ｖ、Ｖ3は＋８．２Ｖ、Ｖ4
は＋５Ｖである。
【００３１】次に、本実施例の動作を説明する。
【００３２】入力端１１に加えられる電圧が下がり、ト
ランジスタＱ11のコレクタ電流が減少すると、トランジ
スタＱ13のベース電流が増加する。よって、トランジス
タＱ13のコレクタ電流が増加し、そのコレクタ電圧が低
下する。トランジスタＱ13のコレクタ電圧がトランジス
タＱ17のベース電圧Ｖ3 よりも下がると、リミッタ・ダ
イオードＣＲ11が導通し、電圧＋Ｖ1 からのアイドリン
グ電流がリミッタ・ダイオードＣＲ11を通して、トラン
ジスタＱ13のコレクタに流入する。このため、トランジ
スタＱ17に流れるアイドリング電流が減少し、入力段の
出力電流が減少する。この結果、トランジスタＱ13のベ
ース電流が減少し、そのコレクタ電流も低下する。すな
わち、トランジスタＱ13の飽和が防止される。
ランジスタＱ11のコレクタ電流が減少すると、トランジ
スタＱ13のベース電流が増加する。よって、トランジス
タＱ13のコレクタ電流が増加し、そのコレクタ電圧が低
下する。トランジスタＱ13のコレクタ電圧がトランジス
タＱ17のベース電圧Ｖ3 よりも下がると、リミッタ・ダ
イオードＣＲ11が導通し、電圧＋Ｖ1 からのアイドリン
グ電流がリミッタ・ダイオードＣＲ11を通して、トラン
ジスタＱ13のコレクタに流入する。このため、トランジ
スタＱ17に流れるアイドリング電流が減少し、入力段の
出力電流が減少する。この結果、トランジスタＱ13のベ
ース電流が減少し、そのコレクタ電流も低下する。すな
わち、トランジスタＱ13の飽和が防止される。
【００３３】図４は、本実施例の高域周波数における動
作波形を示すものであり、（Ａ）は小振幅時の動作波
形、（Ｂ）は大振幅時の動作波形を示すものである。な
お、これらの波形は、図３の上半部の動作波形を示して
おり、Ｗ1 はトランジスタＱ13のベース電圧波形、Ｗ2
はトランジスタＱ13およびＱ15のコレクタ電圧波形、す
なわち、出力信号波形、Ｗ3 はトランジスタＱ15のベー
ス電圧波形、Ｗ4 はトランジタＱ15のエミッタ電圧波形
を示している。図４（Ｂ）に示すように、ディスチャー
ジ回路として機能するダイオードＣＲ13によって、交流
結合コンデンサＣ11がディスチャージされると、コンデ
ンサＣ11の両端電圧が、トランジスタＱ15のベース電圧
の振幅分だけ低下する。すなわち、トランジタＱ15のベ
ース電位が低下し、これに追従して、エミッタ電位も低
下する（波形Ｗ3 およびＷ4 参照）。したがって、抵抗
Ｒ18の両端電圧が増加し、その分、アイドリング電流が
増加し、容量性負荷に十分な出力電圧を与えることがで
きる（波形Ｗ2 参照）。
作波形を示すものであり、（Ａ）は小振幅時の動作波
形、（Ｂ）は大振幅時の動作波形を示すものである。な
お、これらの波形は、図３の上半部の動作波形を示して
おり、Ｗ1 はトランジスタＱ13のベース電圧波形、Ｗ2
はトランジスタＱ13およびＱ15のコレクタ電圧波形、す
なわち、出力信号波形、Ｗ3 はトランジスタＱ15のベー
ス電圧波形、Ｗ4 はトランジタＱ15のエミッタ電圧波形
を示している。図４（Ｂ）に示すように、ディスチャー
ジ回路として機能するダイオードＣＲ13によって、交流
結合コンデンサＣ11がディスチャージされると、コンデ
ンサＣ11の両端電圧が、トランジスタＱ15のベース電圧
の振幅分だけ低下する。すなわち、トランジタＱ15のベ
ース電位が低下し、これに追従して、エミッタ電位も低
下する（波形Ｗ3 およびＷ4 参照）。したがって、抵抗
Ｒ18の両端電圧が増加し、その分、アイドリング電流が
増加し、容量性負荷に十分な出力電圧を与えることがで
きる（波形Ｗ2 参照）。
【００３４】第２実施例 図５は、さらに好適な実施例である。本第２実施例は、
入力段の出力信号を電流増幅するためのバッファアンプ
１５を、上述した第１実施例に追加した構成となってい
る。これによって、出力段をさらに十分に駆動し、高速
応答を可能にしている。
入力段の出力信号を電流増幅するためのバッファアンプ
１５を、上述した第１実施例に追加した構成となってい
る。これによって、出力段をさらに十分に駆動し、高速
応答を可能にしている。
【００３５】図５において、トランジスタＱ21（Ｑ22）
は、入力段の出力信号を電流増幅するエミッタフォロワ
回路であり、ＮＰＮ接合トランジスタを使用している。
抵抗Ｒ26（Ｒ27）は、トランジスタＱ21（Ｑ22）のエミ
ッタ電流を流すためのエミッタ抵抗である。
は、入力段の出力信号を電流増幅するエミッタフォロワ
回路であり、ＮＰＮ接合トランジスタを使用している。
抵抗Ｒ26（Ｒ27）は、トランジスタＱ21（Ｑ22）のエミ
ッタ電流を流すためのエミッタ抵抗である。
【００３６】トランジスタＱ19（Ｑ20）は、トランジス
タＱ21（Ｑ22）の逆相の駆動能力を増強するためのエミ
ッタフォロワ回路であり、ＰＮＰ接合トランジタを用い
ている。抵抗Ｒ24（Ｒ25）は、トランジスタＱ
19（Ｑ20）のエミッタ電流を流すエミッタ抵抗である。
トランジスタＱ19（Ｑ20）のエミッタとトランジスタＱ
21（Ｑ22）のエミッタは、交流結合コンデンサＣ19（Ｃ
20）を介して接続され、両トランジスタの出力が合成さ
れるようになっている。
タＱ21（Ｑ22）の逆相の駆動能力を増強するためのエミ
ッタフォロワ回路であり、ＰＮＰ接合トランジタを用い
ている。抵抗Ｒ24（Ｒ25）は、トランジスタＱ
19（Ｑ20）のエミッタ電流を流すエミッタ抵抗である。
トランジスタＱ19（Ｑ20）のエミッタとトランジスタＱ
21（Ｑ22）のエミッタは、交流結合コンデンサＣ19（Ｃ
20）を介して接続され、両トランジスタの出力が合成さ
れるようになっている。
【００３７】帰還回路のリミッタ・ダイオードＣＲ
11（ＣＲ12）は、入力段の出力端と、出力段の出力端１
３（１４）との間に接続されている。これは、バッファ
アンプの追加によって利得が上がり、リミッタ動作が不
安定になるのを防止するためである。
11（ＣＲ12）は、入力段の出力端と、出力段の出力端１
３（１４）との間に接続されている。これは、バッファ
アンプの追加によって利得が上がり、リミッタ動作が不
安定になるのを防止するためである。
【００３８】
【発明の効果】以上説明したように、本発明は入力段に
アイドリング電流兼帰還入力回路のベース接地型トラン
ジスタを付加することにより、帰還抵抗の値として比較
的高い値を選ぶことができる。この結果、出力段のアイ
ドリング電流を減少させることができる。よって、不必
要にコレクタ損失の大きなトランジスタを使用しないで
すむことになる。
アイドリング電流兼帰還入力回路のベース接地型トラン
ジスタを付加することにより、帰還抵抗の値として比較
的高い値を選ぶことができる。この結果、出力段のアイ
ドリング電流を減少させることができる。よって、不必
要にコレクタ損失の大きなトランジスタを使用しないで
すむことになる。
【００３９】また、出力段ＮＰＮトランジスタＱ13のベ
ース・エミッタ間電圧ＶBEのドリフトにより発生してい
たサグおよび前タレ等の波形歪の原因である低域周波数
特性が改善できる。この結果、波形歪の少ない帰還増幅
器を得ることができる。
ース・エミッタ間電圧ＶBEのドリフトにより発生してい
たサグおよび前タレ等の波形歪の原因である低域周波数
特性が改善できる。この結果、波形歪の少ない帰還増幅
器を得ることができる。
【００４０】さらに、出力段のＮＰＮおよびＰＮＰトラ
ンジスタに、飽和防止用のリミッタをそれぞれ付加して
いるので、大振幅出力時における応答速度の劣化を防い
でいる。
ンジスタに、飽和防止用のリミッタをそれぞれ付加して
いるので、大振幅出力時における応答速度の劣化を防い
でいる。
【００４１】このため、オシロスコープの垂直軸出力増
幅器はもとより、水平軸（時間軸）出力増幅器およびＺ
軸出力増幅器に利用できる。これによって、低消費電力
で周波数特性の優れたオシロスコープが比較的ローコス
トで実現できる。
幅器はもとより、水平軸（時間軸）出力増幅器およびＺ
軸出力増幅器に利用できる。これによって、低消費電力
で周波数特性の優れたオシロスコープが比較的ローコス
トで実現できる。
【００４２】なお、応用としては、高品位ＴＶのＲ，
Ｇ，Ｂ出力増幅器、ベクトルスコープ、ＴＶ波形モニタ
等の、高速応答が要求される出力増幅器が考えられる。
Ｇ，Ｂ出力増幅器、ベクトルスコープ、ＴＶ波形モニタ
等の、高速応答が要求される出力増幅器が考えられる。
【図面の簡単な説明】
【図１】従来の容量性負荷の駆動用増幅器の一例を示す
回路図である。
回路図である。
【図２】従来の容量性負荷の駆動用増幅器の他の例を示
す回路図である。
す回路図である。
【図３】第１実施例の構成を示す回路図である。
【図４】第１実施例の要部の動作を示す波形図である。
【図５】第２実施例の構成を示す回路図である。
１１，１２ 入力端 １３，１４ 出力端 １５ バッファアンプ Ｃ11，Ｃ12 交流結合コンデンサ Ｃ13，Ｃ14 スピードアップコンデンサ ＣＲ11，ＣＲ12 リミッタ・ダイオード ＣＲ13，ＣＲ14 ディスチャージ用ダイオード ＣＲ19，ＣＲ20 リミッタ・ダイオード Ｑ11，Ｑ12 エミッタ接地型第１トランジスタ Ｑ13，Ｑ14 出力段ＮＰＮトランジスタ Ｑ15，Ｑ16 出力段ＰＮＰトランジスタ Ｑ17，Ｑ18 ベース接地型第２トランジスタ Ｒ16，Ｒ17 帰還抵抗
Claims (5)
- 【請求項１】 入力信号が供給される入力端および帰還
信号が入力される帰還端を有する入力段と、出力端が容
量性負荷に接続され、上記入力段の出力信号に応じて上
記容量性負荷を駆動する出力段と、該出力段の出力端と
前記入力段の帰還端との間に接続された帰還回路とを備
え、上記入力段は、ベースに前記入力信号が加えられる
エミッタ接地型第１トランジスタと、該第１トランジス
タにコレクタ電流を流すベース接地型第２トランジスタ
から成り、前記第１および第２トランジスタの各コレク
タを共通に接続して前記出力信号を出力する出力端と
し、かつ該第２トランジスタのエミッタを、前記帰還信
号が入力される帰還端とし、上記出力段は、一対のＰＮ
ＰトランジスタおよびＮＰＮトランジスタの各コレクタ
を共通に接続して、前記容量性負荷に接続する出力端と
し、かつ該ＰＮＰトランジスタのエミッタに、正極電源
から抵抗を通してバイアス電流を流すコンプリメンタル
回路を構成し、前記ＮＰＮトランジスタのベースに上記
入力段の出力信号を直流接続し、前記ＰＮＰトランジス
タのベースに該出力信号を交流接続すると共に、各エミ
ッタ間にスピードアップ用のコンデンサを接続し、上記
帰還回路は、帰還抵抗を有することを特徴とする容量性
負荷の駆動用負帰還増幅器。 - 【請求項２】 上記出力段ＰＮＰトランジスタのベース
に、上記入力段の出力信号を交流接続するコンデンサ
と、該コンデンサが、前記ＰＮＰトランジジスタのベー
ス電流によりチャージされる電荷を該ＰＮＰトランジス
タのエミッタに接続されたスピードアップコンデンサに
ディスチャージするディスチャージ回路とを備えたこと
を特徴とする請求項１に記載の負帰還増幅器。 - 【請求項３】 上記出力段ＰＮＰトランジスタのコレク
タ電圧がベース電圧より高くならないように該ＰＮＰト
ランジスタのコレクタからベースバイアス回路に電流が
流れるようにリミッタ・ダイオードを備えたことを特徴
とする請求項１に記載の負帰還増幅器。 - 【請求項４】 上記出力段のＮＰＮトランジスタの飽和
を防止するリミッタ・ダイオードを上記帰還回路に並列
に接続したことを特徴とする請求項１に記載の負帰還増
幅器。 - 【請求項５】 電流増幅用バッファアンプを上記入力段
の出力端に備えたことを特徴とする請求項１に記載の負
帰還増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034352A JPH07118618B2 (ja) | 1991-02-28 | 1991-02-28 | 負帰還増幅器 |
| US07/841,813 US5159286A (en) | 1991-02-28 | 1992-02-26 | Negative feedback amplifier for driving capacitive load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034352A JPH07118618B2 (ja) | 1991-02-28 | 1991-02-28 | 負帰還増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273605A JPH04273605A (ja) | 1992-09-29 |
| JPH07118618B2 true JPH07118618B2 (ja) | 1995-12-18 |
Family
ID=12411763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3034352A Expired - Lifetime JPH07118618B2 (ja) | 1991-02-28 | 1991-02-28 | 負帰還増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5159286A (ja) |
| JP (1) | JPH07118618B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315267A (en) * | 1992-01-06 | 1994-05-24 | Neff Instrument Corporation | Composite differential direct-coupled instrumentation amplifier |
| US5721500A (en) * | 1996-02-07 | 1998-02-24 | Lucent Technologies Inc. | Efficient CMOS amplifier with increased transconductance |
| US5834964A (en) * | 1997-06-02 | 1998-11-10 | Cherry Semiconductor Corporation | Lateral PNP fast turn-on circuit |
| FR2840466B1 (fr) * | 2002-05-31 | 2004-07-16 | Atmel Grenoble Sa | Amplificateur haute frequence en circuit integre |
| JP2007189522A (ja) * | 2006-01-13 | 2007-07-26 | Seiko Epson Corp | 演算増幅回路、駆動回路、電気光学装置及び電子機器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3036274A (en) * | 1958-01-06 | 1962-05-22 | Taber Instr Corp | Compensated balanced transistor amplifiers |
| US3182269A (en) * | 1961-02-17 | 1965-05-04 | Honeywell Inc | Differential amplifier bias circuit |
| US3260947A (en) * | 1963-11-01 | 1966-07-12 | North American Aviation Inc | Differential current amplifier with common-mode rejection and multiple feedback paths |
| US3327235A (en) * | 1964-05-28 | 1967-06-20 | Westinghouse Electric Corp | Dc amplifier having single time delay characteristic |
| US3399357A (en) * | 1965-08-26 | 1968-08-27 | Sperry Rand Corp | Wideband transistor amplifier with output stage in the feedback loop |
| US3496480A (en) * | 1965-11-30 | 1970-02-17 | Corning Glass Works | Transistorized differential amplifier utilizing components easy to fabricate using thin film circuitry techniques |
| US3419809A (en) * | 1967-07-17 | 1968-12-31 | United Aircraft Corp | Stable d.c. amplifier |
| US3922585A (en) * | 1969-07-24 | 1975-11-25 | Tektronix Inc | Feedback amplifier circuit |
| JPS501975A (ja) * | 1973-05-09 | 1975-01-10 | ||
| JPS5098759A (ja) * | 1973-12-27 | 1975-08-06 | ||
| JPS5340314A (en) * | 1976-09-22 | 1978-04-12 | Hitachi Koki Kk | Paper feed controller for printer |
| DE2642949C3 (de) * | 1976-09-24 | 1980-11-20 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren zur Herstellung von innenbeschichteten Glasrohren zum Ziehen von Lichtleitfasern |
| JPS55114012A (en) * | 1979-02-23 | 1980-09-03 | Hitachi Ltd | Single-ended type push-pull amplifier |
| JPS5717208A (en) * | 1980-07-04 | 1982-01-28 | Matsushita Electric Ind Co Ltd | Power amplifier |
| JPS5747845A (en) * | 1980-09-05 | 1982-03-18 | Toshiba Tungaloy Co Ltd | Hard sintered alloy |
| JPS58114512A (ja) * | 1981-12-26 | 1983-07-07 | Kikusui Denshi Kogyo Kk | 容量性負荷の駆動用増幅器 |
| US4728903A (en) * | 1986-05-02 | 1988-03-01 | Reiffin Martin G | Class A high-fidelity amplifier |
-
1991
- 1991-02-28 JP JP3034352A patent/JPH07118618B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-26 US US07/841,813 patent/US5159286A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5159286A (en) | 1992-10-27 |
| JPH04273605A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| US4587495A (en) | Cascode amplifier with an improved biasing arrangement | |
| US5774019A (en) | Low distortion differential amplifier circuit | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| US5874858A (en) | Amplifier system having a constant current regulating unit | |
| JPS6212691B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| US4692711A (en) | Current mirror circuit | |
| JPH07118618B2 (ja) | 負帰還増幅器 | |
| US7015756B1 (en) | Push-pull buffer/amplifier | |
| US5406222A (en) | High gain transistor amplifier | |
| JP2002368559A (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP3276137B2 (ja) | 水晶発振回路 | |
| JPH10150329A (ja) | Ｄ級電力増幅器 | |
| KR100394301B1 (ko) | Btl증폭회로 | |
| US4330755A (en) | Power-amplifying circuit | |
| JP2796348B2 (ja) | 出力回路 | |
| JPS6123687B2 (ja) | ||
| JPS6264106A (ja) | 増幅回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JP3213975B2 (ja) | プッシュプルアンプ | |
| JPH0450700Y2 (ja) | ||
| JP3172310B2 (ja) | バッファ回路 | |
| JPH07321570A (ja) | 演算増幅器 |