JPH04273605A

JPH04273605A - 負帰還増幅器

Info

Publication number: JPH04273605A
Application number: JP3034352A
Authority: JP
Inventors: Takeshi Ito; 健伊藤
Original assignee: Kikusui Electronics Corp
Current assignee: Kikusui Electronics Corp
Priority date: 1991-02-28
Filing date: 1991-02-28
Publication date: 1992-09-29
Anticipated expiration: 2010-12-18
Also published as: JPH07118618B2; US5159286A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、負帰還回路に係り、特
にオシロスコープ用ＣＲＴの垂直偏向板あるいは水平偏
向板の如き容量性負荷を駆動する負帰還回路に関する。

【０００２】

【従来の技術】図１は従来の容量性負荷の駆動用増幅器
の一例を示す回路図である。すなわち入力端子ＩＮへ与
えられる差動信号を増幅して、出力端子ＯＵＴから差動
信号として出力する平衡増幅器を構成し、入力端子ＩＮ
へ与えられた信号は、入力段ＮＰＮトランジスタＱ１　
（Ｑ２　）のベースへ印加される。そしてこのトランジ
スタＱ１　（Ｑ２　）のコレクタは出力段のＮＰＮトラ
ンジスタＱ３　（Ｑ４　）のベースに接続する。なおＲ
１　，Ｒ２　は入力抵抗、Ｒ３　，Ｒ４　，Ｒ５　はエ
ミッタ抵抗である。そして出力段のＮＰＮトランジスタ
Ｑ３　（Ｑ４　）のベース・コレクタ間に帰還抵抗Ｒ６
　（Ｒ７　）を介装し、またエミッタを電源＋Ｖｂ　に
接続し、さらにコレクタをＰＮＰトランジスタＱ５　（
Ｑ６　）のコレクタおよび出力端子ＯＵＴに接続してい
る。そしてこのＰＮＰトトンジスタＱ５　（Ｑ６　）の
エミッタをエミッタ抵抗Ｒ８　（Ｒ９　）を介して電源
＋Ｖｃ　に接続し、ベースと電源＋Ｖｃ　および基準電
位との間に、それぞれバイアス抵抗Ｒ１０，Ｒ１１（Ｒ
１２，Ｒ１３）を介装している。さらに、上記ＮＰＮト
ランジスタＱ３　（Ｑ４　）とＰＮＰトランジスタＱ５
　（Ｑ６　）の各ベース間にそれぞれコンデンサＣ１　
（Ｃ２　）を介装し、各エミッタ間にそれぞれコンデン
サＣ３　（Ｃ４　）を介装している。

【０００３】このような回路構成において、たとえばト
ランジスタＱ１　のベースに正方向のパルスが印加され
たとすると、それによってコンデンサＣ１　を介してト
ランジスタＱ５　は導通する方向へベース電流が与えら
れてオンし、トランジスタＱ３　はオフする。そして、
出力端子ＯＵＴに接続された負荷へ該トランジスタＱ５
　を介して先ずコンデンサＣ３　から充電電荷が流れ、
この後、抵抗Ｒ８　を介して電源＋Ｖｃ　からの電流が
流れ込みコンデンサＣ３　も充電される。

【０００４】また、トランジスタＱ１　のベースに負方
向のパルスが印加されると、トランジスタＱ３　は導通
する方向へベース電流が与えられオンし、トランジスタ
Ｑ５　はオフする。したがって負荷からトランジスタＱ
３　を介して電流が流れ出し、電源＋Ｖｂ　へ流れ込む
。

【０００５】また、トランジスタＱ２　，Ｑ４　，Ｑ６
からなる回路では上述の説明と全く逆に出力端子ＯＵＴ
から電流の流れ出し、流れ込みがなされる。

【０００６】しかしながらこのような回路構成では、一
般にトランジスタＱ３　，Ｑ５　のドライブが不足し易
く、特にトランジスタＱ３　のオン動作が遅れがちにな
る。そしてこのスピードアップを図るためには抵抗Ｒ８
　の値を十分小さくしてトランジスタＱ３　，Ｑ５　の
アイドリング電流を増加し、帰還抵抗Ｒ６　の値を小さ
くする必要がある。したがって、出力段のトランジスタ
Ｑ３　〜Ｑ６としてコレクタ損失の大きなものを用いな
ければならない。

【０００７】このために、図２に示す回路図のように、
出力段のアイドリング電流を増加することなく、十分な
ドライブを行えるようにした回路が考えられている。す
なわち、入力段トランジスタＱ１　（Ｑ２　）のコレク
タをＰＮＰトランジスタＱ７　（Ｑ８　）のベースに接
続するとともに、該トランジスタＱ７　（Ｑ８　）のコ
レクタを基準電位に接続し、エミッタをトランジスタＱ
３　（Ｑ４　）のベースと、抵抗Ｒ１４（Ｒ１５）を介
してＮＰＮトランジスタＱ９　（Ｑ１０）のエミッタに
接続する。そして、このトランジスタＱ９　（Ｑ１０）
のコレクタを電源＋Ｖｄ　に接続し、またベースを抵抗
Ｒ６　（Ｒ７　）を介して出力端子ＯＵＴに接続する。そしてトランジスタＱ７　（Ｑ８　）およびトランジス
タＱ９　（Ｑ１０）の各ベース間に一定の電位差を与え
るようにツェナーダイオードＤ１　（Ｄ２　）を介装し
ている。

【０００８】このようにすれば、入力段のトランジスタ
Ｑ１　（Ｑ２　）と出力段のトランジスタＱ３　，Ｑ５
　（Ｑ４　，Ｑ６　）との間にコンプリメンタリ接続し
たトランジスタＱ７　，Ｑ９　（Ｑ８　，Ｑ１０）から
なる増幅段を介在させているので十分に出力段を駆動す
ることができる。

【０００９】しかしながらこのような回路構成では入力
段トランジスタＱ１　，Ｑ２　に十分なアイドリング電
流が流れず、高域周波数を十分に増幅できないために、
高域周波数特性が劣化していた。また、出力段に流れる
アイドリング電流がエミッタ抵抗Ｒ８　，Ｒ９　で決定
されるため、出力端に接続された容量性負荷に流れる電
流の高域周波数における増加に追従できず、出力電圧が
低下してしまう問題があった。また、大振幅出力時には
、出力段トランジスタＱ３　，Ｑ４　の消費電力が出力
信号により変化し、温度変化を生じるため、エミッタ・
ベース間電圧ＶＢＥが変化してしまい、出力信号にサグ
および前タレ等の波形歪を発生させていた。さらに、大
振幅出力時には、出力段トランジスタＱ３　，Ｑ４　お
よびＱ５　，Ｑ６　が飽和し、著しく高速応答特性を劣
化させていた。

【００１０】

【発明が解決しようとする課題】この発明は、このよう
な従来技術の欠点である大きなアイドリング電流を減少
させつつ、高域周波数特性の劣化と出力電圧の低下を改
善する。さらに、オシロスコープ等の波形観測器のＣＲ
Ｔ駆動増幅器等に適するように、サグおよび前タレ等の
波形歪の原因である低域周波数特性を改善するものであ
る。また、大振幅出力時の応答速度を改善した帰還増幅
器を提供するものである。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、本発明は下記の手段を具備している。

【００１２】１）入力段に入力信号を加えるエミッタ接
地型第１トランジスタと該第１トランジスタにコレクタ
電流（アイドリング電流）を流すベース接地型第２トラ
ンジスタを備え、十分なアイドリング電流を流し、該第
２トランジスタのエミッタに出力段の出力端から帰還回
路を接続し、該帰還回路に該出力段ＮＰＮトランジスタ
の飽和防止用にリミッタ・ダイオードを並列に設ける。なお、出力段の出力端と入力端間に他のリミッタ・ダイ
オードを設けても良い。

【００１３】２）出力段ＰＮＰトランジスタのベースに
入力段の出力信号を供給するための交流結合コンデンサ
と、該ＰＮＰトランジスタのエミッタに接続されたスピ
ードアップコンデンサとの間に、該ＰＮＰトランジスタ
のベース電流により該交流結合コンデンサ中にチャージ
される電荷をディスチャージするディスチャージ回路を
備える。

【００１４】３）出力段ＰＮＰトランジスタの飽和を防
止するため、該ＰＮＰトランジスタのコレクタ電圧がベ
ース電圧より高くならないように、該ＰＮＰトランジス
タのコレクタからベースバイアス回路に電流が流れるよ
うにリミッタ・ダイオードを備える。

【００１５】４）出力段ＮＰＮおよびＰＮＰトランジス
タを十分に駆動するため、入力段の出力信号を電流増幅
するバッファアンプを備える。

【００１６】

【作用】本発明によれば、上記１）によって、入力段エ
ミッタ接地型第１トランジスタに十分にアイドリング電
流が流せるため、十分に高域周波数が増幅でき、出力信
号も大きな電流で出力できる。すなわち、帰還抵抗を十
分小さい値にした時と等価にできる。

【００１７】また、該入力段の出力信号が電流モードで
あるため、出力段ＮＰＮトランジスタのベース・エミッ
タ間電圧ＶＢＥの変化の影響を受けない。このため、サ
グおよび前タレ等の波形歪が発生しなくなる。

【００１８】上記２）により、交流結合コンデンサにデ
ィスチャージ回路が追加されるため、出力段ＮＰＮトラ
ンジスタのベース電流が十分に流せる。すなわち、ベー
ス電流が大量に必要な高域周波数の大振幅時にも、十分
にベース電流を駆動でき、高域周波数時の出力電圧の低
下を改善できる。

【００１９】上記１）のリミッタ・ダイオードによって
、出力段ＮＰＮトランジスタの飽和を防止し、上記３）
のリミッタ・ダイオードよって、ＰＮＰトランジスタの
飽和を防止する。このため、大振幅出力時でも、両トラ
ンジスタが飽和せずに動作するようになり、高速応答の
劣化を防ぐことができる。

【００２０】上記４）のバッファアンプにより、さらに
一段と高域周波数まで十分な出力信号を得ることができ
るようになる。

【００２１】

【実施例】次に、本発明の実施例を詳細に説明する。

【００２２】図３は、本発明の帰還増幅器の第１実施例
の構成を示す回路図である。

【００２３】この回路は、オシロスコープの垂直軸、あ
るいは水平軸出力段増幅器に適するように、差動入力、
差動出力の平衡型帰還増幅器の構成をとっている。

【００２４】図において、Ｑ１１およびＱ１７（Ｑ１２
およびＱ１８）は、入力段である。Ｑ１１（Ｑ１２）は
、そのベース１１（１２）に加えられた入力信号を増幅
するエミッタ接地型差動増幅器を構成している。抵抗Ｒ
１４（Ｒ１５）は、抵抗Ｒ３１（Ｒ３２）からのアイド
リング電流を流すものである。抵抗Ｒ１３は、帰還抵抗
Ｒ１６（Ｒ１７）とともに、本増幅器の利得を決定する
エミッタ抵抗である。利得Ａは、次式で与えられる。

【００２５】Ａ≒（Ｒ１６＋Ｒ１７）／Ｒ１３Ｑ１７（
Ｑ１８）は、ベース接地型トランジスタであり、抵抗Ｒ
３１（Ｒ３２）からのアイドリング電流をトンラジスタ
Ｑ１１（Ｑ１２）に流すものである。トランジスタＱ１
７（Ｑ１８）のエミッタには、帰還抵抗Ｒ１６（Ｒ１７
）を通して、出力端１３（１４）から帰還信号が加えら
れている。また、トンラジスタＱ１７（Ｑ１８）のコレ
クタは、エミッタ接地型のトランジスタＱ１１（Ｑ１２
）のコレクタに接続されている。これによって、トラン
ジスタＱ１１（Ｑ１２）のコレクタ電流の変化を入力段
の出力信号として出力し、出力段を駆動する。トランジ
スタＱ１３およびＱ１５（Ｑ１４およびＱ１６）は出力
段であり、トランジスタＱ１３（Ｑ１４）は入力段と直
流結合されている。一方、トランジスタＱ１５（Ｑ１６
）は、コンデンサＣ１１（Ｃ１２）によって、入力段と
交流結合されている。このように、トランジスタＱ１３
（Ｑ１４）は直流から高周波成分までの増幅を行い、ト
ランジスタＱ１５（Ｑ１６）は、交流成分、特に、容量
性負荷に流れる高域周波数成分の増幅を行う。トランジスタＱ１３とＱ１５の両コレクタの共通接続点
である出力端１３、およびトランジスタＱ１４とＱ１６
の両コレクタの共通接続点である出力端１４から、出力
信号が出力され、容量性負荷を駆動する。

【００２６】抵抗Ｒ２０，ダイオードＣＲ１５，コンデ
ンサＣ１５，ダイオードＣＲ１７，コンデンサＣ１７お
よび抵抗Ｒ２２（Ｒ２１，ＣＲ１６，Ｃ１６，ＣＲ１８
，Ｃ１８およびＲ２３）は、トランジスタＱ１１（Ｑ１
６）のベースバイアス回路である。また、ダイオードＣ
Ｒ１３（ＣＲ１４）は、交流結合Ｃ１１（Ｃ１２）のデ
ィスチャージ回路であり、そのディスチャージ動作電位
は、ダイオードＣＲ１５およびコンデンサＣ１５（ＣＲ
１６およびＣ１６）からなるバイアス回路によって決定
される。

【００２７】図３においては、ディスチャージ回路は、
ダイオードＣＲ１３（ＣＲ１４）によって構成した。入
力信号がパルス波の場合はダイオードが適する。しかし
ながら、直線性が要求される入力信号に対しては、抵抗
とダイオードとの並列接続回路、あるいは抵抗のみが適
している。

【００２８】ＰＮＰトランジスタＱ１５（Ｑ１６）のコ
レクタには、コレクタ電圧がベース電圧より高くなって
、トランジスタＱが飽和するのを防止するためのリミッ
タ・ダイオードＣＲ１９（ＣＲ２０）が接続されている
。ダイオードＣＲ１７およびコンデンサＣ１７（ＣＲ１
８およびＣ１８）は、リミッタ・ダイオードＣＲ１９（
ＣＲ２０）の動作電位を合わせるためのバイアス回路で
ある。ＮＰＮトランジスタＱ１３（Ｑ１４）がカットオ
フ、あるいはカットオフに近い状態となり、ＰＮＰトラ
ンジスタＱ１５（Ｑ１６）のコレクタ電流の流れる先が
なくなると、トランジスタＱ１５（Ｑ１６）のコレクタ
電圧がベース電圧よりも高くなる。このとき、コレクタ電流は、リミッタ・ダイオードＣＲ
１９（ＣＲ２０）およびＲ２２（Ｒ２３）を通して流れ
、トランジスタＱ１５（Ｑ１６）のベース電流を減少し
飽和するのを防止する。

【００２９】抵抗Ｒ１６（Ｒ１７）およびこれと並列接
続されたダイオードＣＲ１１（ＣＲ１２）は、帰還回路
である。帰還抵抗Ｒ１６（Ｒ１７）は、出力段の出力信号を入力
段の帰還端に帰還し、負帰還増幅器を構成する。ダイオ
ードＣＲ１１（ＣＲ１２）は、出力段ＮＰＮトランジス
タＱ１３（Ｑ１４）のコレクタ電圧が、ベース電圧より
低電圧となって飽和するのを防止するためのリミッタ・
ダイオードである。

【００３０】なお、図中、電圧Ｖ１　は＋１２Ｖ、Ｖ２
　は＋１００Ｖ、−Ｖは−１２Ｖ、Ｖ３は＋８．２Ｖ、
Ｖ４　は＋５Ｖである。

【００３１】次に、本実施例の動作を説明する。

【００３２】入力端１１に加えられる電圧が下がり、ト
ランジスタＱ１１のコレクタ電流が減少すると、トラン
ジスタＱ１３のベース電流が増加する。よって、トラン
ジスタＱ１３のコレクタ電流が増加し、そのコレクタ電
圧が低下する。トランジスタＱ１３のコレクタ電圧がト
ランジスタＱ１７のベース電圧Ｖ３　よりも下がると、
リミッタ・ダイオードＣＲ１１が導通し、電圧＋Ｖ１　
からのアイドリング電流がリミッタ・ダイオードＣＲ１
１を通して、トランジスタＱ１３のコレクタに流入する
。このため、トランジスタＱ１７に流れるアイドリング
電流が減少し、入力段の出力電流が減少する。この結果
、トランジスタＱ１３のベース電流が減少し、そのコレ
クタ電流も低下する。すなわち、トランジスタＱ１３の
飽和が防止される。

【００３３】図４は、本実施例の高域周波数における動
作波形を示すものであり、（Ａ）は小振幅時の動作波形
、（Ｂ）は大振幅時の動作波形を示すものである。なお
、これらの波形は、図３の上半部の動作波形を示してお
り、Ｗ１　はトランジスタＱ１３のベース電圧波形、Ｗ
２　はトランジスタＱ１３およびＱ１５のコレクタ電圧
波形、すなわち、出力信号波形、Ｗ３　はトランジスタ
Ｑ１５のベース電圧波形、Ｗ４　はトランジタＱ１５の
エミッタ電圧波形を示している。図４（Ｂ）に示すよう
に、ディスチャージ回路として機能するダイオードＣＲ
１３によって、交流結合コンデンサＣ１１がディスチャ
ージされると、コンデンサＣ１１の両端電圧が、トラン
ジスタＱ１５のベース電圧の振幅分だけ低下する。すな
わち、トランジタＱ１５のベース電位が低下し、これに
追従して、エミッタ電位も低下する（波形Ｗ３　および
Ｗ４　参照）。したがって、抵抗Ｒ１８の両端電圧が増
加し、その分、アイドリング電流が増加し、容量性負荷
に十分な出力電圧を与えることができる（波形Ｗ２　参
照）。

【００３４】第２実施例図５は、さらに好適な実施例である。本第２実施例は、
入力段の出力信号を電流増幅するためのバッファアンプ
１５を、上述した第１実施例に追加した構成となってい
る。これによって、出力段をさらに十分に駆動し、高速
応答を可能にしている。

【００３５】図５において、トランジスタＱ２１（Ｑ２
２）は、入力段の出力信号を電流増幅するエミッタフォ
ロワ回路であり、ＮＰＮ接合トランジスタを使用してい
る。抵抗Ｒ２６（Ｒ２７）は、トランジスタＱ２１（Ｑ２２
）のエミッタ電流を流すためのエミッタ抵抗である。

【００３６】トランジスタＱ１９（Ｑ２０）は、トラン
ジスタＱ２１（Ｑ２２）の逆相の駆動能力を増強するた
めのエミッタフォロワ回路であり、ＰＮＰ接合トランジ
タを用いている。抵抗Ｒ２４（Ｒ２５）は、トランジス
タＱ１９（Ｑ２０）のエミッタ電流を流すエミッタ抵抗
である。トランジスタＱ１９（Ｑ２０）のエミッタとトランジス
タＱ２１（Ｑ２２）のエミッタは、交流結合コンデンサ
Ｃ１９（Ｃ２０）を介して接続され、両トランジスタの
出力が合成されるようになっている。

【００３７】帰還回路のリミッタ・ダイオードＣＲ１１
（ＣＲ１２）は、入力段の出力端と、出力段の出力端１
３（１４）との間に接続されている。これは、バッファ
アンプの追加によって利得が上がり、リミッタ動作が不
安定になるのを防止するためである。

【００３８】

【発明の効果】以上説明したように、本発明は入力段に
アイドリング電流兼帰還入力回路のベース接地型トラン
ジスタを付加することにより、帰還抵抗の値として比較
的高い値を選ぶことができる。この結果、出力段のアイ
ドリング電流を減少させることができる。よって、不必
要にコレクタ損失の大きなトランジスタを使用しないで
すむことになる。

【００３９】また、出力段ＮＰＮトランジスタＱ１３の
ベース・エミッタ間電圧ＶＢＥのドリフトにより発生し
ていたサグおよび前タレ等の波形歪の原因である低域周
波数特性が改善できる。この結果、波形歪の少ない帰還
増幅器を得ることができる。

【００４０】さらに、出力段のＮＰＮおよびＰＮＰトラ
ンジスタに、飽和防止用のリミッタをそれぞれ付加して
いるので、大振幅出力時における応答速度の劣化を防い
でいる。

【００４１】このため、オシロスコープの垂直軸出力増
幅器はもとより、水平軸（時間軸）出力増幅器およびＺ
軸出力増幅器に利用できる。これによって、低消費電力
で周波数特性の優れたオシロスコープが比較的ローコス
トで実現できる。

【００４２】なお、応用としては、高品位ＴＶのＲ，Ｇ
，Ｂ出力増幅器、ベクトルスコープ、ＴＶ波形モニタ等
の、高速応答が要求される出力増幅器が考えられる。

【図面の簡単な説明】

【図１】従来の容量性負荷の駆動用増幅器の一例を示す
回路図である。

【図２】従来の容量性負荷の駆動用増幅器の他の例を示
す回路図である。

【図３】第１実施例の構成を示す回路図である。

【図４】第１実施例の要部の動作を示す波形図である。

【図５】第２実施例の構成を示す回路図である。

【符号の説明】

１１，１２　　入力端１３，１４　　出力端１５　　バッファアンプＣ１１，Ｃ１２　　交流結合コンデンサＣ１３，Ｃ１４
　　スピードアップコンデンサＣＲ１１，ＣＲ１２　　
リミッタ・ダイオードＣＲ１３，ＣＲ１４　　ディスチ
ャージ用ダイオードＣＲ１９，ＣＲ２０　　リミッタ・
ダイオードＱ１１，Ｑ１２　　エミッタ接地型第１トラ
ンジスタＱ１３，Ｑ１４　　出力段ＮＰＮトランジスタ
Ｑ１５，Ｑ１６　　出力段ＰＮＰトランジスタＱ１７，
Ｑ１８　　ベース接地型第２トランジスタＲ１６，Ｒ１
７　　帰還抵抗

Claims

【特許請求の範囲】

【請求項１】　　入力信号が供給される入力端および帰
還信号が入力される帰還端を有する入力段と、出力端が
容量性負荷に接続され、上記入力段の出力信号に応じて
上記容量性負荷を駆動する出力段と、該出力段の出力端
と前記入力段の帰還端との間に接続された帰還回路とを
備え、上記入力段は、ベースに前記入力信号が加えられ
るエミッタ接地型第１トランジスタと、該第１トランジ
スタにコレクタ電流を流すベース接地型第２トランジス
タから成り、前記第１および第２トランジスタの各コレ
クタを共通に接続して前記出力信号を出力する出力端と
し、かつ該第２トランジスタのエミッタを、前記帰還信
号が入力される帰還端とし、上記出力段は、一対のＰＮ
ＰトランジスタおよびＮＰＮトランジスタの各コレクタ
を共通に接続して、前記容量性負荷に接続する出力端と
し、かつ該ＰＮＰトランジスタのエミッタに、正極電源
から抵抗を通してバイアス電流を流すコンプリメンタル
回路を構成し、前記ＮＰＮトランジスタのベースに上記
入力段の出力信号を直流接続し、前記ＰＮＰトランジス
タのベースに該出力信号を交流接続すると共に、各エミ
ッタ間にスピードアップ用のコンデンサを接続し、上記
帰還回路は、帰還抵抗を有することを特徴とする容量性
負荷の駆動用負帰還増幅器。
【請求項２】　　上記出力段ＰＮＰトランジスタのベー
スに、上記入力段の出力信号を交流接続するコンデンサ
と、該コンデンサが、前記ＰＮＰトランジジスタのベー
ス電流によりチャージされる電荷を該ＰＮＰトランジス
タのエミッタに接続されたスピードアップコンデンサに
ディスチャージするディスチャージ回路とを備えたこと
を特徴とする請求項１に記載の負帰還増幅器。
【請求項３】　　上記出力段ＰＮＰトランジスタのコレ
クタ電圧がベース電圧より高くならないように該ＰＮＰ
トランジスタのコレクタからベースバイアス回路に電流
が流れるようにリミッタ・ダイオードを備えたことを特
徴とする請求項１に記載の負帰還増幅器。
【請求項４】　　上記出力段のＮＰＮトランジスタの飽
和を防止するリミッタ・ダイオードを上記帰還回路に並
列に接続したことを特徴とする請求項１に記載の負帰還
増幅器。
【請求項５】　　電流増幅用バッファアンプを上記入力
段の出力端に備えたことを特徴とする請求項１に記載の
負帰還増幅器。