JPS58114512A - 容量性負荷の駆動用増幅器 - Google Patents
容量性負荷の駆動用増幅器Info
- Publication number
- JPS58114512A JPS58114512A JP21425481A JP21425481A JPS58114512A JP S58114512 A JPS58114512 A JP S58114512A JP 21425481 A JP21425481 A JP 21425481A JP 21425481 A JP21425481 A JP 21425481A JP S58114512 A JPS58114512 A JP S58114512A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- capacitor
- amplifier
- capacitive load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は容量性の負荷を駆動する容量性負荷の駆動用増
幅器に関する。
幅器に関する。
たとえばオシロスコープの水平増幅器あるいは垂直増幅
器の出力段は出力信号をＣＲＴの偏向電極に印加してビ
ームを偏向する。一方、上記偏向電極は一対の電極板を
相対向して配置しているので、その静電容量が大きく、
所、謂容量性の負荷として動作する。
器の出力段は出力信号をＣＲＴの偏向電極に印加してビ
ームを偏向する。一方、上記偏向電極は一対の電極板を
相対向して配置しているので、その静電容量が大きく、
所、謂容量性の負荷として動作する。
第１図は従来の容量性負荷の駆動用増幅器のカ
一例を示す回路図である。すなわち入電端子ＩＮへ与え
られる差動信号を増幅して出力端孕ＯＵ、Ｔから差動信
号として出力する平衡増幅器を構成し、入力端子ＩＮへ
与えられた信号はＮＰＮトランジスタＱｒ、Ｑｔのペー
スへ印加される。
られる差動信号を増幅して出力端孕ＯＵ、Ｔから差動信
号として出力する平衡増幅器を構成し、入力端子ＩＮへ
与えられた信号はＮＰＮトランジスタＱｒ、Ｑｔのペー
スへ印加される。
そしてこのトランジスタＱ１ 、Ｑｔの各コレクタは出
力段のＮＰＮ ）ランジスタＱ３１．Ｑ４のベースに接
続する。なおＲＩ＋Ｒ２は入力抵抗、Ｒ３、Ｒ＝ Ｉ
Ｒ５はエミ、り抵抗である。そして出力段のＮＰＮ ト
ランジスタＱ３゜Ｑ４のベース・コレクタ間に帰還抵抗
Ｒ６，Ｒフを介挿し、またエミッタを電源＋Ｖに接続し
、さらにコレクタをＰＮＰ ）ランジスタＱｓ 、Ｑ
ｓの各コレクタおよび出力端子ＯＵＴに接続している。
力段のＮＰＮ ）ランジスタＱ３１．Ｑ４のベースに接
続する。なおＲＩ＋Ｒ２は入力抵抗、Ｒ３、Ｒ＝ Ｉ
Ｒ５はエミ、り抵抗である。そして出力段のＮＰＮ ト
ランジスタＱ３゜Ｑ４のベース・コレクタ間に帰還抵抗
Ｒ６，Ｒフを介挿し、またエミッタを電源＋Ｖに接続し
、さらにコレクタをＰＮＰ ）ランジスタＱｓ 、Ｑ
ｓの各コレクタおよび出力端子ＯＵＴに接続している。
そしてこのＰＮＰ ）ランゾスタＱｓ、Ｑｓ の各エミ
ッタをエミッタ抵抗Ｒ８＋ Ｒ９を介して電源子ＶＫ接
続し、ペースと電源＋ｖ（、および基準電位との間にそ
れぞれ・々イアス抵抗Ｒ１０Ａｌ ＊Ｒ１□、Ｒ１３を
介挿している。さらに上記ＮＰＮ ）ランジスタＱ！、
Ｑ４ とＰＮＰ ）ランジス４Ｑ、。
ッタをエミッタ抵抗Ｒ８＋ Ｒ９を介して電源子ＶＫ接
続し、ペースと電源＋ｖ（、および基準電位との間にそ
れぞれ・々イアス抵抗Ｒ１０Ａｌ ＊Ｒ１□、Ｒ１３を
介挿している。さらに上記ＮＰＮ ）ランジスタＱ！、
Ｑ４ とＰＮＰ ）ランジス４Ｑ、。
Ｑ６の各ベース間にそれぞれコンデンサＣＩ 。
Ｃ３を介挿し、各エミッタ間にそれぞれコンデンサＣ，
，Ｃ４を介挿している。
，Ｃ４を介挿している。
このようなものにおいて、たとえばトランジスタＱ１の
ペースに正方向の・母ルスが印加されたとすると、それ
によってコンデンサＣＩ を介してトランジスタＱｓが
導通する方向へバイアス電流が流れ、トランジスタＱ３
はオフする。
ペースに正方向の・母ルスが印加されたとすると、それ
によってコンデンサＣＩ を介してトランジスタＱｓが
導通する方向へバイアス電流が流れ、トランジスタＱ３
はオフする。
そして出力端子ＯＵＴに接続された負荷へ該トランジス
タＱ５を介して先ずコンデンサＣ３の充電電荷が流れ、
この後抵抗Ｒ８を介して電源子Ｖからの電流が流れ出し
コンデンサＣ３も充電される。
タＱ５を介して先ずコンデンサＣ３の充電電荷が流れ、
この後抵抗Ｒ８を介して電源子Ｖからの電流が流れ出し
コンデンサＣ３も充電される。
またトランジスタＱ１のペースに負方向の・母ルスが印
加されると、トランジスタＱ３は導通する方向へバイア
ス電流を与えられてオンし、トランジスタＱ５はオフす
る。したがって負荷からトランジスタＱ３を介して電流
が流れ込み、電源＋Ｖ、から流れ出す。
加されると、トランジスタＱ３は導通する方向へバイア
ス電流を与えられてオンし、トランジスタＱ５はオフす
る。したがって負荷からトランジスタＱ３を介して電流
が流れ込み、電源＋Ｖ、から流れ出す。
またトランジスタＱ２ 、Ｑ４ 、Ｑ６から々る回
路では上述の説明と全く逆に出力端子ＯＵＴから常流の
流れ出し、流れ込みがなされる。
路では上述の説明と全く逆に出力端子ＯＵＴから常流の
流れ出し、流れ込みがなされる。
しかしながらこのようなものでは、一般にトランジスタ
Ｑｓ 、Ｑｓのドライブが不足し易く、特にトランジ
スタＱ３のオン動作が遅れがちになる。そしてこのスピ
ードアップを図るためにｈ 抵抗ＲｓＯ値を小さくして
トランジスタＱａ＋Ｑ、のアイドリング電流を増加する
必要がある。
Ｑｓ 、Ｑｓのドライブが不足し易く、特にトランジ
スタＱ３のオン動作が遅れがちになる。そしてこのスピ
ードアップを図るためにｈ 抵抗ＲｓＯ値を小さくして
トランジスタＱａ＋Ｑ、のアイドリング電流を増加する
必要がある。
したがって出力段のトランジスタＱ３〜Ｑ６としてコレ
クタ損失の太き々ものを用いなければならない。
クタ損失の太き々ものを用いなければならない。
このために第１図と同一部分に同一符号を付与して第２
図に示す回路図のように出力段のアイドリング電流を増
加することなく充分なドライブを行なえるようにしたも
のが考えられている。すなわちトランジス’Ｑ＋ ＋
Ｑ！の各コレクタをＰＮＰ ）ランジスタＱ？ 、
Ｑ８のペースに接続し、該トラン・クスタＱ７．Ｑ８の
コレクタを基準電位に、エミッタをトランジスタＱ’３
＋Ｑ４のペースおよび抵抗ＲｊＪＩＲＩｌ＋ を介
してＮＰＮ ）ランジスタＱ９１Ｑ１０のエミッタに接
続する。そしてこのトランジスタＱ ９ １ Ｑ ｔ
ｏ （Ｄ コレクタを電源子ｖｄＫ接続し、またペース
を抵抗Ｒ１１＊ Ｒ７を介して出力端子ＯＵＴに接続す
る。
図に示す回路図のように出力段のアイドリング電流を増
加することなく充分なドライブを行なえるようにしたも
のが考えられている。すなわちトランジス’Ｑ＋ ＋
Ｑ！の各コレクタをＰＮＰ ）ランジスタＱ？ 、
Ｑ８のペースに接続し、該トラン・クスタＱ７．Ｑ８の
コレクタを基準電位に、エミッタをトランジスタＱ’３
＋Ｑ４のペースおよび抵抗ＲｊＪＩＲＩｌ＋ を介
してＮＰＮ ）ランジスタＱ９１Ｑ１０のエミッタに接
続する。そしてこのトランジスタＱ ９ １ Ｑ ｔ
ｏ （Ｄ コレクタを電源子ｖｄＫ接続し、またペース
を抵抗Ｒ１１＊ Ｒ７を介して出力端子ＯＵＴに接続す
る。
そしてトランジスタＱ７ 、Ｑ９およびトランジスタ
Ｑｓ、Ｑｓ。の各ペース間に一定の電位差を与えるよう
にツェナーダイオードＤ１ ｌＤ雪を介挿している。
Ｑｓ、Ｑｓ。の各ペース間に一定の電位差を与えるよう
にツェナーダイオードＤ１ ｌＤ雪を介挿している。
このようにすれば入力段のトランジスタＱｌｌＱ２と出
力段のトランジスタＱ３〜Ｑｉ との間にコンプリメン
タリ接続忙し九トランジスタＱγ 、Ｑ９およびトラン
ジスタＱ ｓ ＋ Ｑ ｌ’ｏからなる増幅段を介在
させているので充分に出力段を駆動することができる。
力段のトランジスタＱ３〜Ｑｉ との間にコンプリメン
タリ接続忙し九トランジスタＱγ 、Ｑ９およびトラン
ジスタＱ ｓ ＋ Ｑ ｌ’ｏからなる増幅段を介在
させているので充分に出力段を駆動することができる。
しかしながらこのよう々ものではコンデンサＣ３、Ｃ，
の充電はあ５− 〈まで抵抗Ｒ８、Ｒ，を介してガされるため釦高域周波
数においてコンデンサＣｓ＊Ｃａが充分に充！されなく
なる。このため出力端子ＯＵＴから取り出される高域周
波数の出力が低下してしまう問題がある。
の充電はあ５− 〈まで抵抗Ｒ８、Ｒ，を介してガされるため釦高域周波
数においてコンデンサＣｓ＊Ｃａが充分に充！されなく
なる。このため出力端子ＯＵＴから取り出される高域周
波数の出力が低下してしまう問題がある。
本発明は上記の事情に鑑みてなされたもので出力段を充
分に駆動できかつ高域周波数においても安定に高出力を
得られる容量性負荷の駆動用増幅器を提供するととを目
的とするものである。以下本発明の一実施例を＠１図、
第２図と同一部分に同一符号を付与して第３図に示す回
路図を参照して詳細に説明する。す々わち電源＋ｖと出
力段のトランジスタＱｓ、Ｑｇ との間に介挿した抵抗
Ｒ８ｒ Ｒ９に並列にＮＰＮ ）ランジスタＱｔｔ、Ｑ
＋ｚのコレクタ・エミッタおよび抵抗Ｒ１６１Ｒ１７の
直列回路を介挿している。そしてこのトランジスタＱｌ
ｔ＊Ｑｔｚの各ペース・コレクタ間に抵抗Ｒ＋１１１＋
Ｒ１１を介挿し、さらにトランジスタＱ５＋Ｑｔ１およ
びトランジスタＱｓ＋Ｑｌｔの各ペース間に一定の電位
差を与えるツエ６− ナーダイオーＰＩ）３．Ｄ４ を介涌している。
分に駆動できかつ高域周波数においても安定に高出力を
得られる容量性負荷の駆動用増幅器を提供するととを目
的とするものである。以下本発明の一実施例を＠１図、
第２図と同一部分に同一符号を付与して第３図に示す回
路図を参照して詳細に説明する。す々わち電源＋ｖと出
力段のトランジスタＱｓ、Ｑｇ との間に介挿した抵抗
Ｒ８ｒ Ｒ９に並列にＮＰＮ ）ランジスタＱｔｔ、Ｑ
＋ｚのコレクタ・エミッタおよび抵抗Ｒ１６１Ｒ１７の
直列回路を介挿している。そしてこのトランジスタＱｌ
ｔ＊Ｑｔｚの各ペース・コレクタ間に抵抗Ｒ＋１１１＋
Ｒ１１を介挿し、さらにトランジスタＱ５＋Ｑｔ１およ
びトランジスタＱｓ＋Ｑｌｔの各ペース間に一定の電位
差を与えるツエ６− ナーダイオーＰＩ）３．Ｄ４ を介涌している。
このような構成であればトランジスタＱＢ＋Ｑ６のオン
オフ動作と同時にトランジスタＱ＋＋＋Ｑ１２もオンオ
フ動作する。そして抵抗Ｒ８＋Ｒ９に比して抵抗Ｒ１８
１Ｒ１７の値は充分に小さくしであるのでトランジスタ
Ｑｓ、Ｑａのオフ時にトランジスタＱ＋ｔ 、Ｑｔｚが
オンし、それによってコンデンサＣ３、Ｃ４を急速に充
電することができる。このことは抵抗Ｒ８＋Ｒ９を小さ
くしてアイドリング電流を大きくしたことと等価になる
。したがってプッシュプル出力回路ではムダに消費され
るアイドリング電流を小さくでき、それによって助出を
向上し、従来と同一損失のトランジスタを用いても高域
周波数において安定に高出力を得ることができる。
オフ動作と同時にトランジスタＱ＋＋＋Ｑ１２もオンオ
フ動作する。そして抵抗Ｒ８＋Ｒ９に比して抵抗Ｒ１８
１Ｒ１７の値は充分に小さくしであるのでトランジスタ
Ｑｓ、Ｑａのオフ時にトランジスタＱ＋ｔ 、Ｑｔｚが
オンし、それによってコンデンサＣ３、Ｃ４を急速に充
電することができる。このことは抵抗Ｒ８＋Ｒ９を小さ
くしてアイドリング電流を大きくしたことと等価になる
。したがってプッシュプル出力回路ではムダに消費され
るアイドリング電流を小さくでき、それによって助出を
向上し、従来と同一損失のトランジスタを用いても高域
周波数において安定に高出力を得ることができる。
以上詳述したように本発明は出力段に一対のＰＮＰ ）
ランジスタおよびＮＰＮ ）ランジスタをコンプリメン
タリ接続にし、そのエミ、り間にスピードアッゾ用の・
９イ・ンスコンデンサを介挿して容量性負荷を駆動する
ようにしたものにおいて、電源と上＠ｅ一対のトランジ
スタとの間に上ｎｅ、コンデンサの放電時にオンして充
電を行なう充電用のトランジスタを介挿するようにした
ので高域周波数においても安定に動作する容量性負荷の
駆動用増協器を掃供することができる。
ランジスタおよびＮＰＮ ）ランジスタをコンプリメン
タリ接続にし、そのエミ、り間にスピードアッゾ用の・
９イ・ンスコンデンサを介挿して容量性負荷を駆動する
ようにしたものにおいて、電源と上＠ｅ一対のトランジ
スタとの間に上ｎｅ、コンデンサの放電時にオンして充
電を行なう充電用のトランジスタを介挿するようにした
ので高域周波数においても安定に動作する容量性負荷の
駆動用増協器を掃供することができる。
第１図、第２図は従来の容量性負荷の嘔動回路の各別の
一例を示す回路図、第３図は本発明の一実施例を示す回
路図である。 ＩＮ・・・入力端子、Ｑｌ−〜Ｑ１２・・トランジスタ
、Ｃ３、Ｃ４・・・コンデンサ（スピーｒアップ用）、
ＯＵＴ・・・出力端子。 出願人代理人 弁理士 鈴 江 武 彦第１図 ＋Ｖｃ 第２図 十Ｖｃ Ｃ＋ ０５ ＯＵＴ 十 〜Ｃ３ Ｎ Ｒ５″ｖ２ ＋Ｖｂ Ｒ２−Ｖ２ Ｎ ５ Ｒ７−０ＬＪＴ 十 Ｃ２妻 Ｆｌ 、−ｆＱ、。
一例を示す回路図、第３図は本発明の一実施例を示す回
路図である。 ＩＮ・・・入力端子、Ｑｌ−〜Ｑ１２・・トランジスタ
、Ｃ３、Ｃ４・・・コンデンサ（スピーｒアップ用）、
ＯＵＴ・・・出力端子。 出願人代理人 弁理士 鈴 江 武 彦第１図 ＋Ｖｃ 第２図 十Ｖｃ Ｃ＋ ０５ ＯＵＴ 十 〜Ｃ３ Ｎ Ｒ５″ｖ２ ＋Ｖｂ Ｒ２−Ｖ２ Ｎ ５ Ｒ７−０ＬＪＴ 十 Ｃ２妻 Ｆｌ 、−ｆＱ、。
Claims (1)
- 一対のＰＮＰ ）ランジスタおよびＮＰＮ ）ランジス
タの各コレクタを共通Ｋｇｔ性負荷に接続しカッ上記Ｐ
ＮＰトランジスタのエミッタ゛から正極電流を供給され
るコンプリメンタリ回路を構成シ上記一対のトランジス
タの各ペースに入力信号を与えるとともにこのエミッタ
間にスピードアップ用のバイパスコンデンサを介挿した
も０において、上記正憚電源と上記ＰＮＰ ）ランジス
タのエミ、りとの間にこのＰＮＰ ）ランジスタと共に
オンオフ動作する上記コンデンサの充電用のトランジス
タを介挿したことを特徴とする容量性負荷の駆動用増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425481A JPS58114512A (ja) | 1981-12-26 | 1981-12-26 | 容量性負荷の駆動用増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425481A JPS58114512A (ja) | 1981-12-26 | 1981-12-26 | 容量性負荷の駆動用増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114512A true JPS58114512A (ja) | 1983-07-07 |
| JPH0115162B2 JPH0115162B2 (ja) | 1989-03-16 |
Family
ID=16652706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21425481A Granted JPS58114512A (ja) | 1981-12-26 | 1981-12-26 | 容量性負荷の駆動用増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114512A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04273605A (ja) * | 1991-02-28 | 1992-09-29 | Kikusui Electron Corp | 負帰還増幅器 |
| JP2006060606A (ja) * | 2004-08-20 | 2006-03-02 | Interchip Kk | 反転増幅器 |
-
1981
- 1981-12-26 JP JP21425481A patent/JPS58114512A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04273605A (ja) * | 1991-02-28 | 1992-09-29 | Kikusui Electron Corp | 負帰還増幅器 |
| JP2006060606A (ja) * | 2004-08-20 | 2006-03-02 | Interchip Kk | 反転増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0115162B2 (ja) | 1989-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58114512A (ja) | 容量性負荷の駆動用増幅器 | |
| JPS61214808A (ja) | 増幅回路 | |
| KR0155615B1 (ko) | 영상출력장치의 동기신호분리회로 | |
| JPH0416008A (ja) | 増幅器 | |
| US4659946A (en) | Memory gate for error sampler | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JP4132157B2 (ja) | 入力電流補償装置を含む増幅回路 | |
| JP2812739B2 (ja) | 三角波発生器 | |
| JPH0514767A (ja) | クランプ回路 | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS5827542Y2 (ja) | 増幅器の電圧リミッタ−回路 | |
| JP2538013Y2 (ja) | ハイパスフィルタ回路 | |
| JPH0353708A (ja) | フィルタ回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| SU953711A1 (ru) | Импульсный усилитель | |
| SU515284A1 (ru) | Коммутатор | |
| CA1130873A (en) | Pulse signal amplifier | |
| JPS60245464A (ja) | チヤ−ジポンプ形昇圧回路 | |
| JPS63171076A (ja) | 映像増幅回路 | |
| JPS5848511A (ja) | プツシユプル増幅器 | |
| JPH036022Y2 (ja) | ||
| JPS5941623Y2 (ja) | パワ−ｆｅｔ増幅器のバイアス回路 | |
| JPH0139014Y2 (ja) | ||
| JP3366080B2 (ja) | 積分回路 |