JPH0416008A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0416008A JPH0416008A JP2120597A JP12059790A JPH0416008A JP H0416008 A JPH0416008 A JP H0416008A JP 2120597 A JP2120597 A JP 2120597A JP 12059790 A JP12059790 A JP 12059790A JP H0416008 A JPH0416008 A JP H0416008A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- collector
- emitter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はプッシュプル出力段を改良した増幅器に関し、
特にＩＣ化に適するものである。
特にＩＣ化に適するものである。
（従来の技術）
一般的な電圧フォロア回路を第５図に示す。ここで１１
は差動入力段、１２は出力段である。この回路では、出
力段１２がエミッタフォロア構成となっているため、出
力ＯＵＴのシンク電流は内部定電流源１３によって決ま
る。従って出力シンク電流を大きくする方法として、第
６図の如く出力段２１をプッシュプル出力回路とするも
のがある。この回路では、差動入力段トランジスタＱ側
からカレントミラー２２、トランジスタＱｚ＋を介して
トランジスタＱ４が駆動され、差動入力段トランジスタ
Ｑｔ側からカレントミラー２３゜２４、トランジスタＱ
、を介してトランジスタＱ３が駆動される。トランジス
タＱｌのコレクタ電流をＩＣ１同ベース電流をＩ、とす
ると、ＩＣ／Ｃ／レンジー２３．２４等は省略して入力
ＩＮ２をトランジスタＱ２のコレクタに接続したいので
あるが、するとトランジスタＱ２のコレクタとエミッタ
が同電位となり（共に出力ＯＵＴの電位からベース・エ
ミッタ間電圧Ｖｗｔ１個分下がった電位）となり、トラ
ンジスタＱ、がサチュレーション状態となるため、上記
接続が行なえず、複雑回路となる。
は差動入力段、１２は出力段である。この回路では、出
力段１２がエミッタフォロア構成となっているため、出
力ＯＵＴのシンク電流は内部定電流源１３によって決ま
る。従って出力シンク電流を大きくする方法として、第
６図の如く出力段２１をプッシュプル出力回路とするも
のがある。この回路では、差動入力段トランジスタＱ側
からカレントミラー２２、トランジスタＱｚ＋を介して
トランジスタＱ４が駆動され、差動入力段トランジスタ
Ｑｔ側からカレントミラー２３゜２４、トランジスタＱ
、を介してトランジスタＱ３が駆動される。トランジス
タＱｌのコレクタ電流をＩＣ１同ベース電流をＩ、とす
ると、ＩＣ／Ｃ／レンジー２３．２４等は省略して入力
ＩＮ２をトランジスタＱ２のコレクタに接続したいので
あるが、するとトランジスタＱ２のコレクタとエミッタ
が同電位となり（共に出力ＯＵＴの電位からベース・エ
ミッタ間電圧Ｖｗｔ１個分下がった電位）となり、トラ
ンジスタＱ、がサチュレーション状態となるため、上記
接続が行なえず、複雑回路となる。
一方、第７図には第６図の如きＩＮｌ、ＩＮ２の電位な
どを考えずにすむトランジスタＱＱ１３、定電流源３２
．３３を用いた出力段３１の回路も公知であるが、この
回路では電流源が３２゜３３と２個必要である。
どを考えずにすむトランジスタＱＱ１３、定電流源３２
．３３を用いた出力段３１の回路も公知であるが、この
回路では電流源が３２゜３３と２個必要である。
そこで本発明の目的は、プッシュプル出力回路を、差動
入力段素子をサチュレーション状態に至らしめたすせず
、また少ない素子数で構成することにある。
入力段素子をサチュレーション状態に至らしめたすせず
、また少ない素子数で構成することにある。
（課題を解決するための手段と作用）
本発明は、
（１）第１入力端子にエミッタを、第２入力端子にベー
ス、コレクタを接続した第１極性の第１トランジスタと
、前記第２入力端子にベースを、第１の電位供給端にコ
レクタを、第１電ｆＬ′ｇを介して第２の電位供給端に
エミッタを接続した第２極性の第２トランジスタと、こ
のトランジスタのエミッタにベースを、第２の電位供給
端にコレクタを、出力端子にエミッタを接続した第１極
性の第３トランジスタと、前記第１入力端子にベースを
、第１の電位供給端にコレクタを、前記出力端子にエミ
ッタを接続した第２極性の第４トランジスタとでプッシ
ュプル出力回路を構成したことを特徴とする増幅器であ
る。また本発明は、 （２）第１入力端子にエミッタを、第２入力端子にベー
ス、コレクタを接続した第１極性の第１トランジスタと
、前記第２入力端子にベースを、第１の電位供給端にコ
レクタを、第１１流源を介して第２の電位供給端にエミ
ッタを接続した第２極性の第２トランジスタと、このト
ランジスタのエミッタにベースを、第２の電位供給端に
コレクタを、出力端子にエミッタを接続した第１極性の
第３トランジスタと、前記第１入力端子にベースを、第
１の電位供給端にコレクタを、前記出力端子にエミッタ
を接続した第２極性の第４トランジスタとでプッシュプ
ル出力回路を構成し、また入力段として差動増幅器を有
し、該差動増幅器において一方の差動入力段素子を構成
する第５のトランジスタのコレクタ電流をカレントミラ
ー回路の入力電流とし、前記カレントミラー回路の出力
電流を前記プッシュプル出力回路の第１入力端子に入力
し、前記プッシュプル出力回路の出力端子をベースに接
続した他方の差動入力段素子を構成する第６のトランジ
スタのコレクタ電流を、前記プッシュプル出力回路の第
２入力端子に入力して、電圧フォロア回路を構成するこ
とを特徴とする増幅器である。また本発明は、 （３）第１入力端子にエミッタを、第２入力端子にベー
ス、コレクタを接続した第１極性の第１トランジスタと
、前言己第２入力端子にベースを、第１の電位供給端に
コレクタを、第１を流源を介して第２の電位供給端にエ
ミッタを接続した第２極性の第２トランジスタと、この
トランジスタのエミッタにベースを、第２の電位供給端
にコレクタを、出力端子にエミッタを接続した第１極性
の第３トランジスタと、前記第１入力端子にベースを、
第１の電位供給端にコレクタを、前記出力端子にエミッ
タを接続した第２極性の第４トランジスタとでプッシュ
プル出力回路を構成し、また入力段としてコンプリメン
タリ差動増幅器を有し、前記コンプリメンタリ差動増幅
器のどちらか一方のコレクタ出力を前記プッシュプル出
力回路の第１もしくは第２入力端子のいずれか一方に入
力し、他方の入力端子を定電流源に接続し、前記プッシ
ュプル出力回路の出力端子を、帰還回路を介して前記コ
ンプリメンタリ差動増幅器の一方の入力端子に接続して
他の一方を信号入力端子として構成されたことを特徴と
する増幅器である。
ス、コレクタを接続した第１極性の第１トランジスタと
、前記第２入力端子にベースを、第１の電位供給端にコ
レクタを、第１電ｆＬ′ｇを介して第２の電位供給端に
エミッタを接続した第２極性の第２トランジスタと、こ
のトランジスタのエミッタにベースを、第２の電位供給
端にコレクタを、出力端子にエミッタを接続した第１極
性の第３トランジスタと、前記第１入力端子にベースを
、第１の電位供給端にコレクタを、前記出力端子にエミ
ッタを接続した第２極性の第４トランジスタとでプッシ
ュプル出力回路を構成したことを特徴とする増幅器であ
る。また本発明は、 （２）第１入力端子にエミッタを、第２入力端子にベー
ス、コレクタを接続した第１極性の第１トランジスタと
、前記第２入力端子にベースを、第１の電位供給端にコ
レクタを、第１１流源を介して第２の電位供給端にエミ
ッタを接続した第２極性の第２トランジスタと、このト
ランジスタのエミッタにベースを、第２の電位供給端に
コレクタを、出力端子にエミッタを接続した第１極性の
第３トランジスタと、前記第１入力端子にベースを、第
１の電位供給端にコレクタを、前記出力端子にエミッタ
を接続した第２極性の第４トランジスタとでプッシュプ
ル出力回路を構成し、また入力段として差動増幅器を有
し、該差動増幅器において一方の差動入力段素子を構成
する第５のトランジスタのコレクタ電流をカレントミラ
ー回路の入力電流とし、前記カレントミラー回路の出力
電流を前記プッシュプル出力回路の第１入力端子に入力
し、前記プッシュプル出力回路の出力端子をベースに接
続した他方の差動入力段素子を構成する第６のトランジ
スタのコレクタ電流を、前記プッシュプル出力回路の第
２入力端子に入力して、電圧フォロア回路を構成するこ
とを特徴とする増幅器である。また本発明は、 （３）第１入力端子にエミッタを、第２入力端子にベー
ス、コレクタを接続した第１極性の第１トランジスタと
、前言己第２入力端子にベースを、第１の電位供給端に
コレクタを、第１を流源を介して第２の電位供給端にエ
ミッタを接続した第２極性の第２トランジスタと、この
トランジスタのエミッタにベースを、第２の電位供給端
にコレクタを、出力端子にエミッタを接続した第１極性
の第３トランジスタと、前記第１入力端子にベースを、
第１の電位供給端にコレクタを、前記出力端子にエミッ
タを接続した第２極性の第４トランジスタとでプッシュ
プル出力回路を構成し、また入力段としてコンプリメン
タリ差動増幅器を有し、前記コンプリメンタリ差動増幅
器のどちらか一方のコレクタ出力を前記プッシュプル出
力回路の第１もしくは第２入力端子のいずれか一方に入
力し、他方の入力端子を定電流源に接続し、前記プッシ
ュプル出力回路の出力端子を、帰還回路を介して前記コ
ンプリメンタリ差動増幅器の一方の入力端子に接続して
他の一方を信号入力端子として構成されたことを特徴と
する増幅器である。
即ち本発明は、第１．第２入力端子間電圧は、第１トラ
ンジスタのベース・エミッタ間電圧■□二ｏ−’３５ｖ
であり、第２入力端子と出力端子は同電位となるため、
前記他方の差動入力段トランジスタのコレクタ・エミッ
タ間に■■の電位差を与えることができ、前記他方の差
動入力段トランジスタをサチュレーションに至らしめる
ことなく、第２入力端子を前記他方の差動入力段トラン
ジスタのコレクタへ直接つなぐことを可能としている。
ンジスタのベース・エミッタ間電圧■□二ｏ−’３５ｖ
であり、第２入力端子と出力端子は同電位となるため、
前記他方の差動入力段トランジスタのコレクタ・エミッ
タ間に■■の電位差を与えることができ、前記他方の差
動入力段トランジスタをサチュレーションに至らしめる
ことなく、第２入力端子を前記他方の差動入力段トラン
ジスタのコレクタへ直接つなぐことを可能としている。
また該トランジスタのコレクタ回路へ第１入力端子を入
れ、プッシュプル出力回路を駆動することにより、該回
路の定電流源は１個で済むようにしている。また出力端
子からコンプリメンタリ差動増幅回路へ帰還回路を設け
、該回路を種々設定することにより、回路のゲインとか
周波数特性を自由に設定できるようにしている。
れ、プッシュプル出力回路を駆動することにより、該回
路の定電流源は１個で済むようにしている。また出力端
子からコンプリメンタリ差動増幅回路へ帰還回路を設け
、該回路を種々設定することにより、回路のゲインとか
周波数特性を自由に設定できるようにしている。
（実施例）
以下図面を参照して本発明の詳細な説明する。
第１図はその出力回路部の原理的回路図であるが、ここ
で前記従来例のものと対応する個所には同一符号を用い
る。第１図に示される如く第１入力端子ＩＮＩにエミッ
タを、第２入力端子ＩＮ２にベース、コレクタを接続し
たＰＮＰ ）ランジスタＱＩ２を設け、端子ＩＮ２にベ
ースを、高電位ｉｉｔ源１５にコレクタを、定電流源３
３を介して低電位１１ｆｉ１６にエミッタを接続したＮ
ＰＮトランジスタＱ１１を設け、このトランジスタＱｌ
＋のエミッタにベースを、低電位量′ｌＪＪ、１６にコ
レクタを、出力ＫＯＵＴにエミッタを接続したＰＮＰ
トランジスタＱ３を設け、端子ＩＮＩにベースを、高電
位電ｆｉ１５にコレクタを、出力端０１ＪＴにエミッタ
を接続したＮＰＮ ｈランジスタロ４を設け、これによ
りプッシュプル出力回路としている。
で前記従来例のものと対応する個所には同一符号を用い
る。第１図に示される如く第１入力端子ＩＮＩにエミッ
タを、第２入力端子ＩＮ２にベース、コレクタを接続し
たＰＮＰ ）ランジスタＱＩ２を設け、端子ＩＮ２にベ
ースを、高電位ｉｉｔ源１５にコレクタを、定電流源３
３を介して低電位１１ｆｉ１６にエミッタを接続したＮ
ＰＮトランジスタＱ１１を設け、このトランジスタＱｌ
＋のエミッタにベースを、低電位量′ｌＪＪ、１６にコ
レクタを、出力ＫＯＵＴにエミッタを接続したＰＮＰ
トランジスタＱ３を設け、端子ＩＮＩにベースを、高電
位電ｆｉ１５にコレクタを、出力端０１ＪＴにエミッタ
を接続したＮＰＮ ｈランジスタロ４を設け、これによ
りプッシュプル出力回路としている。
この第１図の回路は、端子ＩＮ１．ＩＮ２間の電位差は
ＶＩＥ〜０．６５Ｖであり、端子］Ｎ２と出力端ＯＵＴ
は同電位であり、定電流源は３３の１個となっている。
ＶＩＥ〜０．６５Ｖであり、端子］Ｎ２と出力端ＯＵＴ
は同電位であり、定電流源は３３の１個となっている。
第２図は、出力回路３１に第１図を用いて電圧フォロア
回路とした本発明の実施例である。これは、入力段とし
て差動増幅器１１を有し、入力端子をベースとする差動
入力段トランジスタＱ、のコレクタ電流をカレントミラ
ー回路１７０入力電流とし、カレントミラー回路１７の
出力電流を入力端ＩＮＩの入力とし、出力端ＯＵＴにベ
ースを接続した差動入力段素子Ｑｔのコレクタ電流を入
力端ＩＮ２の入力としている。
回路とした本発明の実施例である。これは、入力段とし
て差動増幅器１１を有し、入力端子をベースとする差動
入力段トランジスタＱ、のコレクタ電流をカレントミラ
ー回路１７０入力電流とし、カレントミラー回路１７の
出力電流を入力端ＩＮＩの入力とし、出力端ＯＵＴにベ
ースを接続した差動入力段素子Ｑｔのコレクタ電流を入
力端ＩＮ２の入力としている。
第２図では、出力端ＯＵＴ （）ランジスタＱ！のベー
ス）と端子ＩＮ２が略同電位であるため、トランジスタ
Ｑ２のコレクタ、エミッタ間には■、の電位差をもたせ
ることができ、トランジスタＱ、をサチュレーション状
態に至らしめずに入力端ＩＮ２をトランジスタＱ！のコ
レクタに直接接続することを可能にしている。
ス）と端子ＩＮ２が略同電位であるため、トランジスタ
Ｑ２のコレクタ、エミッタ間には■、の電位差をもたせ
ることができ、トランジスタＱ、をサチュレーション状
態に至らしめずに入力端ＩＮ２をトランジスタＱ！のコ
レクタに直接接続することを可能にしている。
第２図の動作は、入力ＩＮと出力ＯＵＴが平衡状態であ
れば、カレントミラー１７の人、出力電流は等しいから
、トランジスタＱ ＋ 、 Ｑ ｔのコレクタ電流は等
しいはずで、トランジスタＱ、、Ｑ、の■、は等しいは
ずである。従って入力ＩＮと出力ＯＵＴの電位は等しい
。
れば、カレントミラー１７の人、出力電流は等しいから
、トランジスタＱ ＋ 、 Ｑ ｔのコレクタ電流は等
しいはずで、トランジスタＱ、、Ｑ、の■、は等しいは
ずである。従って入力ＩＮと出力ＯＵＴの電位は等しい
。
ここで入力ＩＮの電圧がプラスに上がったとすれば、ト
ランジスタＱ１のＶｏが大きくなって、トランジスタＱ
Ｉのコレクタ電流が増大し、それがカレントミラー１７
で折り返えされ、その増大電流分がトランジスタＱ４、
Ｑｌ＋のベースに供給され、トランジスタＱ、のベース
１１流はトランジスタＱ３をオフさせるように働き、一
方トランジスタＱ、のベース電流は出力ＯＵＴに電流を
流し出す方向に働いて、出力端ＯＵＴの電位を上昇させ
る。そして入力端ＩＮと出力端０１ＪＴの電位が一致し
たところで安定するものである。入力ＩＮの電位がマイ
ナス方向に下がったときは、上記とは反対の動作とする
ものである。
ランジスタＱ１のＶｏが大きくなって、トランジスタＱ
Ｉのコレクタ電流が増大し、それがカレントミラー１７
で折り返えされ、その増大電流分がトランジスタＱ４、
Ｑｌ＋のベースに供給され、トランジスタＱ、のベース
１１流はトランジスタＱ３をオフさせるように働き、一
方トランジスタＱ、のベース電流は出力ＯＵＴに電流を
流し出す方向に働いて、出力端ＯＵＴの電位を上昇させ
る。そして入力端ＩＮと出力端０１ＪＴの電位が一致し
たところで安定するものである。入力ＩＮの電位がマイ
ナス方向に下がったときは、上記とは反対の動作とする
ものである。
上記実施例には次のような利点がある。即ち第６図にお
ける出力段の電流増幅率は、 上側がｈ□（ＮＰＮ）倍（Ｑ ａによる）下側がｈ Ｆ
Ｅ ＋ＩＩＰ１倍（Ｃｈによる）第７図の出力段電流増
幅率は、 上側がｈ ＦＥ （ＰＮＰ） Ｘ ｈ ＦＥ （ＮＦ
ＮＩ 倍（Ｑ 、ｔ 、 Ｑ ａによる） 下側がｈ ＦＥ ＜ＩＮＰＮＩ Ｘ ｈ ＦＥ （Ｐ
ＮＰ１倍（Ｑ ＋ １． Ｑ ｓによる） 第１図では 上側がｈ□。Ｐ、１）倍（Ｑ４による）下側がｈ ＦＥ
（ＮＰＮＩ Ｘ ｈ ＦＥ （ＦＮ□倍（Ｑ ＋
＋ 、 Ｑ ｘによる） 以上の結果から第７図が最も優れているように見えるが
、実際のＩＣでは、ＰＮＰ ）ランジスタとしてラテラ
ル構造のトランジスタを用いるため、ｈ ＦＥ ｆＦＮ
□ ＜ ｈ ＦＥ （ＮＰＮ） となり、従ってラテラ
ルＰＮＰのｈｒｉを補償することが大切で、実使用上、
第７図と第１図の差はほとんどないと云える。しかし第
７図では電流源が３２．３３の２個必要としており、第
１図では定電流源が３３の１つでよく、素子数の削減化
が図れる。
ける出力段の電流増幅率は、 上側がｈ□（ＮＰＮ）倍（Ｑ ａによる）下側がｈ Ｆ
Ｅ ＋ＩＩＰ１倍（Ｃｈによる）第７図の出力段電流増
幅率は、 上側がｈ ＦＥ （ＰＮＰ） Ｘ ｈ ＦＥ （ＮＦ
ＮＩ 倍（Ｑ 、ｔ 、 Ｑ ａによる） 下側がｈ ＦＥ ＜ＩＮＰＮＩ Ｘ ｈ ＦＥ （Ｐ
ＮＰ１倍（Ｑ ＋ １． Ｑ ｓによる） 第１図では 上側がｈ□。Ｐ、１）倍（Ｑ４による）下側がｈ ＦＥ
（ＮＰＮＩ Ｘ ｈ ＦＥ （ＦＮ□倍（Ｑ ＋
＋ 、 Ｑ ｘによる） 以上の結果から第７図が最も優れているように見えるが
、実際のＩＣでは、ＰＮＰ ）ランジスタとしてラテラ
ル構造のトランジスタを用いるため、ｈ ＦＥ ｆＦＮ
□ ＜ ｈ ＦＥ （ＮＰＮ） となり、従ってラテラ
ルＰＮＰのｈｒｉを補償することが大切で、実使用上、
第７図と第１図の差はほとんどないと云える。しかし第
７図では電流源が３２．３３の２個必要としており、第
１図では定電流源が３３の１つでよく、素子数の削減化
が図れる。
第３図は本発明の他の実施例で、入力段に、ＰＮＰ）ラ
ンジスタ１Ｂ、ＮＰＮ）ランジスタ１９、定ｘｉ源２０
を有したコンプリメンタリ差動アンプ２６を用いたもの
に、第１図を適用した場合の例である。入力段トランジ
スタ１９のベースと出力端ＯＵＴ間には、帰還回路２５
が接続される。
ンジスタ１Ｂ、ＮＰＮ）ランジスタ１９、定ｘｉ源２０
を有したコンプリメンタリ差動アンプ２６を用いたもの
に、第１図を適用した場合の例である。入力段トランジ
スタ１９のベースと出力端ＯＵＴ間には、帰還回路２５
が接続される。
第３図では、入力ＩＮに対して、フィードバック端子と
なるトランジスタ１９のベースは、直流的に２ＶＩＥだ
け高い電位となる。上記トランジスタ１９のベースを帰
還回路２５を介して出力端ＯＵＴにつなげば、帰還回路
２５の設定に応じて、ゲインとか周波数特性を自由に設
定することができる。
なるトランジスタ１９のベースは、直流的に２ＶＩＥだ
け高い電位となる。上記トランジスタ１９のベースを帰
還回路２５を介して出力端ＯＵＴにつなげば、帰還回路
２５の設定に応じて、ゲインとか周波数特性を自由に設
定することができる。
第４図は第３図の変形例である。第３図では低電位に対
して入力ＩＮを入力する構成としたが、第４図ではその
対称構成として、高電位に対して入力ＩＮを入力するも
ので１、作用効果は第３図と同等に考えることができる
。
して入力ＩＮを入力する構成としたが、第４図ではその
対称構成として、高電位に対して入力ＩＮを入力するも
ので１、作用効果は第３図と同等に考えることができる
。
なお本発明は実施例のみに限られず、種々の応用が可能
である。例えばダイオード接続されたトランジスタＱｌ
！は、通常ダイオードとしても均等である。
である。例えばダイオード接続されたトランジスタＱｌ
！は、通常ダイオードとしても均等である。
以上説明した如く本発明によれば、プッシュプル出力回
路を用いた増幅器を少ない素子数で構成することができ
る。
路を用いた増幅器を少ない素子数で構成することができ
る。
第１図は本発明の実施例の要部回路図、第２図ないし第
４図は同回路を用いた各実施例の回路図、第５図ないし
第７図は従来例の増幅回路図である。 １１・・・差動増幅器、１５．１６・・・電源、１７・
・・カレントミラー ２５・・・帰還回路、２６・・・
コンプリメンタリ差動増幅器、３１・・・出力段、３３
・・・定電流源、Ｑ Ｉ＝ Ｑ ａ ＋ Ｑ ＋ ｔ
＋ Ｑ ｒ ｔ・・・トランジスタ。
４図は同回路を用いた各実施例の回路図、第５図ないし
第７図は従来例の増幅回路図である。 １１・・・差動増幅器、１５．１６・・・電源、１７・
・・カレントミラー ２５・・・帰還回路、２６・・・
コンプリメンタリ差動増幅器、３１・・・出力段、３３
・・・定電流源、Ｑ Ｉ＝ Ｑ ａ ＋ Ｑ ＋ ｔ
＋ Ｑ ｒ ｔ・・・トランジスタ。
Claims (3)
- （１）第１入力端子にエミッタを、第２入力端子にベー
ス、コレクタを接続した第１極性の第１トランジスタと
、前記第２入力端子にベースを、第１の電位供給端にコ
レクタを、第１電流源を介して第２の電位供給端にエミ
ッタを接続した第２極性の第２トランジスタと、このト
ランジスタのエミッタにベースを、第２の電位供給端に
コレクタを、出力端子にエミッタを接続した第１極性の
第３トランジスタと、前記第１入力端子にベースを、第
１の電位供給端にコレクタを、前記出力端子にエミッタ
を接続した第２極性の第４トランジスタとでプッシュプ
ル出力回路を構成したことを特徴とする増幅器。 - （２）第１入力端子にエミッタを、第２入力端子にベー
ス、コレクタを接続した第１極性の第１トランジスタと
、前記第２入力端子にベースを、第１の電位供給端にコ
レクタを、第１電流源を介して第２の電位供給端にエミ
ッタを接続した第２極性の第２トランジスタと、このト
ランジスタのエミッタにベースを、第２の電位供給端に
コレクタを、出力端子にエミッタを接続した第１極性の
第３トランジスタと、前記第１入力端子にベースを、第
１の電位供給端にコレクタを、前記出力端子にエミッタ
を接続した第２極性の第４トランジスタとでプッシュプ
ル出力回路を構成し、また入力段として差動増幅器を有
し、該差動増幅器において一方の差動入力段素子を構成
する第５のトランジスタのコレクタ電流をカレントミラ
ー回路の入力電流とし、前記カレントミラー回路の出力
電流を前記プッシュプル出力回路の第１入力端子に入力
し、前記プッシュプル出力回路の出力端子をベースに接
続した他方の差動入力段素子を構成する第６のトランジ
スタのコレクタ電流を、前記プッシュプル出力回路の第
２入力端子に入力して、電圧フォロア回路を構成するこ
とを特徴とする増幅器。 - （３）第１入力端子にエミッタを、第２入力端子にベー
ス、コレクタを接続した第１極性の第１トランジスタと
、前記第２入力端子にベースを、第１の電位供給端にコ
レクタを、第１電流源を介して第２の電位供給端にエミ
ッタを接続した第２極性の第２トランジスタと、このト
ランジスタのエミッタにベースを、第２の電位供給端に
コレクタを、出力端子にエミッタを接続した第１極性の
第３トランジスタと、前記第１入力端子にベースを、第
１の電位供給端にコレクタを、前記出力端子にエミッタ
を接続した第２極性の第４トランジスタとでプッシュプ
ル出力回路を構成し、また入力段としてコンプリメンタ
リ差動増幅器を有し、前記コンプリメンタリ差動増幅器
のどちらか一方のコレクタ出力を前記プッシュプル出力
回路の第１もしくは第２入力端子のいずれか一方に入力
し、他方の入力端子を定電流源に接続し、前記プッシュ
プル出力回路の出力端子を、帰還回路を介して前記コン
プリメンタリ差動増幅器の一方の入力端子に接続し他の
一方を信号入力端子として構成されたことを特徴とする
増幅器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2120597A JPH0787314B2 (ja) | 1990-05-10 | 1990-05-10 | 増幅器 |
| US07/694,076 US5144259A (en) | 1990-05-10 | 1991-05-01 | Amplifier having a push-pull out-put stage |
| EP91107199A EP0456127B1 (en) | 1990-05-10 | 1991-05-03 | Amplifier |
| DE69113856T DE69113856T2 (de) | 1990-05-10 | 1991-05-03 | Verstärker. |
| KR1019910007490A KR950005170B1 (ko) | 1990-05-10 | 1991-05-09 | 증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2120597A JPH0787314B2 (ja) | 1990-05-10 | 1990-05-10 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0416008A true JPH0416008A (ja) | 1992-01-21 |
| JPH0787314B2 JPH0787314B2 (ja) | 1995-09-20 |
Family
ID=14790197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2120597A Expired - Fee Related JPH0787314B2 (ja) | 1990-05-10 | 1990-05-10 | 増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5144259A (ja) |
| EP (1) | EP0456127B1 (ja) |
| JP (1) | JPH0787314B2 (ja) |
| KR (1) | KR950005170B1 (ja) |
| DE (1) | DE69113856T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940004657Y1 (ko) * | 1992-01-27 | 1994-07-16 | 시삼암 | 고정편을 결합한 가방 괘정구 |
| US5491437A (en) * | 1994-12-01 | 1996-02-13 | Texas Instruments Incorporated | Amplifier circuit and method |
| JP3537569B2 (ja) * | 1995-02-27 | 2004-06-14 | 松下電器産業株式会社 | 差動増幅装置 |
| JPH0918253A (ja) * | 1995-06-30 | 1997-01-17 | Texas Instr Japan Ltd | 演算増幅回路 |
| JPH09130218A (ja) * | 1995-10-31 | 1997-05-16 | Mitsubishi Electric Corp | 演算増幅器およびディジタル信号伝達回路 |
| JP3567559B2 (ja) * | 1995-11-02 | 2004-09-22 | ミツミ電機株式会社 | 増幅回路 |
| US6489847B1 (en) * | 2000-01-28 | 2002-12-03 | Telefonaktiebolaget Lm Ericsson | Low distoration driving amplifier for integrated filters |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4163908A (en) * | 1977-08-22 | 1979-08-07 | Motorola, Inc. | Bias circuit for complementary transistors |
| JPS5972207A (ja) * | 1982-10-18 | 1984-04-24 | Ricoh Co Ltd | ミユ−ト回路 |
| US4837523A (en) * | 1988-04-04 | 1989-06-06 | Elantec | High slew rate linear amplifier |
-
1990
- 1990-05-10 JP JP2120597A patent/JPH0787314B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-01 US US07/694,076 patent/US5144259A/en not_active Expired - Lifetime
- 1991-05-03 EP EP91107199A patent/EP0456127B1/en not_active Expired - Lifetime
- 1991-05-03 DE DE69113856T patent/DE69113856T2/de not_active Expired - Fee Related
- 1991-05-09 KR KR1019910007490A patent/KR950005170B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69113856T2 (de) | 1996-04-11 |
| DE69113856D1 (de) | 1995-11-23 |
| KR950005170B1 (ko) | 1995-05-19 |
| KR910021007A (ko) | 1991-12-20 |
| US5144259A (en) | 1992-09-01 |
| EP0456127B1 (en) | 1995-10-18 |
| EP0456127A1 (en) | 1991-11-13 |
| JPH0787314B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02104113A (ja) | 電圧対電流変換器 | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| JPH0416008A (ja) | 増幅器 | |
| EP0160035B1 (en) | High efficiency igfet operational amplifier | |
| JPH0580163B2 (ja) | ||
| JPS6369306A (ja) | 電流ミラ−回路 | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| EP0156410A1 (en) | Amplifier arrangement | |
| US5179352A (en) | Amplifier with distortion reducing feedback | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| US5621356A (en) | Amplifier having a reduced distortion rate | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2711411B2 (ja) | 演算増幅回路 | |
| JPH0362042B2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| JPS60187110A (ja) | プツシユプル出力回路 | |
| JPS6049366B2 (ja) | プッシュプル増幅器 | |
| JPS6259926B2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| Hood | 80-100 WATT MOSFET AUDIO AMPLIFIER | |
| JPS5848515A (ja) | 非線型増幅回路 | |
| JPH08330862A (ja) | ボルテージフォロワ回路 | |
| JPH08307168A (ja) | ボルテージフォロワ回路 | |
| JPH0388507A (ja) | 差動増幅回路 | |
| JPH0832443A (ja) | ゲート回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |