KR950005170B1 - 증폭기 - Google Patents

증폭기 Download PDF

Info

Publication number
KR950005170B1
KR950005170B1 KR1019910007490A KR910007490A KR950005170B1 KR 950005170 B1 KR950005170 B1 KR 950005170B1 KR 1019910007490 A KR1019910007490 A KR 1019910007490A KR 910007490 A KR910007490 A KR 910007490A KR 950005170 B1 KR950005170 B1 KR 950005170B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
collector
input terminal
emitter
Prior art date
Application number
KR1019910007490A
Other languages
English (en)
Other versions
KR910021007A (ko
Inventor
요시히로 요시다
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910021007A publication Critical patent/KR910021007A/ko
Application granted granted Critical
Publication of KR950005170B1 publication Critical patent/KR950005170B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

증폭기
제1도는 본 발명의 실시예에 따른 주요부 회로도.
제2도 내지 제4도는 제1도에 도시된 회로를 이용한 각 실시예에 따른 회로도.
제5도 내지 제7도는 종래예에 따른 증폭회로도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 차동증폭기 15,16 : 전원
17 : 전류미러 25 : 귀환회로
26 : 상보형 차동증폭기 31 : 출력단
33 : 정전류원 Q1∼Q4,Q11,Q12: 트랜지스터
[산업상의 이용분야]
본 발명은 푸시풀출력단을 개량한 증폭기에 관한 것으로, 특히 IC화에 적합한 증폭기에 관한 것이다.
[종래의 기술 및 그 문제점]
제5도는 일반적인 전압 폴로워회로를 도시한 것으로, 도면중 참조부호 11은 차동입력단, 12는 출력단이다. 상기 회로에서는 출력단(12)이 에미터폴로워구성으로 되어 있기 때문에 출력단(OUT)의 싱크전류는 내부정전류원(13)에 의해 결정되게 된다. 따라서 출력싱크전류를 크게 하는 방법으로서, 제6도에 도시된 바와 같이 출력단(21)을 푸시풀출력회로로 하는 것이 있다. 이 회로에서는 차동입력단 트랜지스터(Q1)측으로부터 전류미러(22) 및 트랜지스터(Q21)를 매개로 트랜지스터(Q4)가 구동되고, 차동입력단 트랜지스터(Q2)측으로부터 전류미러(23,24) 및 트랜지스터(Q22)를 매개로 트랜지스터 (Q3)가 구동되게 되는데, 여기서 상기 트랜지스터(Q3)의 콜렉터전류를 IC, 그 베이스전류를 IB라 한다면, IC/IB=hFE(전류증폭율)의 관계가 있다.
제6도는 본래 구성복잡화의 원인이 되는 전류미러(23,24)등은 생략하고, 입력단(IN2)을 트랜지스터(Q2)의 콜렉터에 접속하고자 하는 것이지만, 이와 같이 하면 트랜지스터(Q2)의 콜렉터에 접속하고자 하는 것이지만, 이와 같이 하면 트랜지스터(Q2)의 콜렉터와 에미터가 동전위[동시에 출력(OUT)의 전위로부터 베이스·에미터간 전압(VBE)의 1개분만큼이 내려간 전위)]로 되어 트랜지스터(Q2)가 포화상태로 되기 때문에 상기 접속이 불가능하게 되어 복잡한 회로가 된다.
한편, 제7도는 제6도에 도시한 입력단(IN1,IN2)이 전위등을 고려하지 않아도 되는 트랜지스터(Q11,Q22)와 정전류원(32,33)을 이용한 공지의 출력단(31)의 회로를 도시한 것이지만, 이 회로에서는 2개의 전류원(32,33)이 필요하게 된다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 푸시풀출력회로에 있어서 차동입력단 트랜지스터를 포화상태로 되지 않게 하면서 적은 소자수로 구성할 수 있도록 된 증폭기를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 제1입력단자(IN1)에 에미터가 접속되면서 제2입력단자(IN2)에 베이스 및 콜렉터가 접속된 제1극성의 제1트랜지스터(Q12)와, 상기 제2입력단자(IN2)에 베이스가 접속되면서 제1전위공급단(15)에 콜렉터가 접속됨과 더불어 제1전류원(33)을 매개로 제2전위공급단(16)에 에미터가 접속된 제2극성의 제2트랜지스터(Q11), 이 트랜지스터(Q11)의 에미터에 베이스가 접속되면서 제2전원공급단(16)에 콜렉터가 접속됨과 더불어 출력단자(OUT)에 에미터가 접속된 제1극성의 제3트랜지스터(Q3) 및, 상기 제2입력단자(IN1)에 베이스가 접속되면서 제1전원공급단(15)에 콜렉터가 접속됨과 더불어 상기 출력단자(OUT)에 에미터가 접속된 제2극성의 제4트랜지스터(Q4)로 푸시풀출력회로를 구성한 것을 특징으로 한다.
또한, 본 발명은, 제1입력단자(IN1)에 에미터가 접속되면서 제2입력단자(IN2)에 베이스 및 콜렉터가 접속된 제1극성의 제1트랜지스터(Q12)와, 상기 제2입력단자(IN2)에 베이스가 접속되면서 상기 제1전위공급단(15)에 콜렉터가 접속됨과 더불어 제1전류원(33)을 매개로 제2전위공급단(16)에 에미터가 접속된 제2극성의 제2트랜지스터 (Q11), 이 트랜지스터(Q11)의 에미터에 베이스가 접속되면서 제2전원공급단(16)에 콜렉터가 접속됨과 더불어 출력단자(OUT)에 에미터가 접속된 제1극성의 제3트랜지스터 (Q3) 및, 상기 제1입력단자(IN1)에 베이스가 접속되면서 제1전원 공급단(15)에 콜렉터가 접속됨과 더불어 상기 출력단자(OUT)에 에미터가 접속된 제2극성의 제4트랜지스터 (Q4)로 푸시풀출력회로를 구성하고, 또한 입력단으로서 차동증폭기(11)를 구비하면서 이 차동증폭기(11)이 한쪽의 차동입력소자를 구성하는 제5트랜지스터(Q1)의 콜렉터전류를 전류미러회로(17)의 입력전류로 하며, 상기 전류미러회로(17)의 출력전류를 상기 푸시풀출력회로의 제1입력단자(IN1)로 입력시키며, 상기 푸시풀출력회로의 출력단자 (OUT)를 베이스에 접속시킨 다른쪽의 차동입력단소자를 구성하는 제6트랜지스터(Q2)의 콜렉터전류를 상기 푸시풀출력회로의 제2입력단자(IN2)로 입력시켜 전압폴로워회로를 구성한 것을 특징으로 한다.
아울러 본 발명은, 제1입력단자(IN1)에 에미터가 접속되면서 제2입력단자(IN2)에 베이스 및 콜렉터가 접속된 제1극성의 제1트랜지스터(Q12)와, 상기 제2입력단자 (IN2)에 베이스가 접속되면서 상기 제1전위공급단(15)에 콜렉터가 접속됨과 더불어 제1전류원(33)을 매개로 제2전위공급단(16)에 에미터가 접속된 제2극성의 제2트랜지스터(Q11), 이 트랜지스터(Q11)의 에미터에 베이스가 접속되면서 제2전위공급단(16)에 콜렉터가 접속됨과 더불어 출력단자(OUT)에 에미터가 접속된 제1극성의 제3트랜지스터(Q3) 및, 상기 제1입력단자(IN1)에 베이스가 접속되면서 제1전위공급단(15)에 콜렉터가 접속됨과 더불어 상기 출력단자(OUT)에 에미터가 접속된 제2극성의 제4트랜지스터(Q4)로 푸시풀출력회로를 구성하고, 입력단으로서 상보형 차동증폭기(26)를 구비하면서 상기 상보형 차동증폭기(26)의 어느 한쪽의 콜렉터출력이 상기 푸시풀출력회로의 제1 및 제2입력단자(IN1,IN2)중 어느 한쪽에 입력됨과 더불어 다른쪽의 입력단자가 정전류원(20)에 접속되며, 상기 푸시풀출력회로의 출력단자(OUT)가 궤환회로(25)를 매개로 상기 상보형 차동증폭기의 한쪽의 입력단자에 접속되면서 다른 한쪽이 신호입력단자(IN)로서 구성된 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명은, 제1 및 제2입력단자간 전압이 제1트랜지스터의 베이스·에미터간전압 VBE 0.65V이고, 제2입력단자와 출력단자는 동전위로 되기 때문에 다른쪽의 차동입력단트랜지스터의 콜렉터·에미터간에 VBE의 전위차를 인가할 수 있게 되어 상기 다른쪽의 차동 입력단트랜지스터를 포화상태에 이르지 않게 하면서 제2입력단자를 상기 다른쪽의 차동입력단트랜지스터의 콜렉터로 직접 연결할 수 있게 된다.
또, 상기 트랜지스터의 콜렉터회로에 제1입력단자를 인가해서 푸시풀출력회로를 구동시킴으로써 상기 회로의 정전류원은 1개이면 되게 된다. 또, 출력단자로부터 상보형 차동증폭기회로를 귀환회로를 설치하고, 상기 회로를 다양하게 설정함으로써 회로의 이득이나 주파수특성을 자유롭게 설정할 수 있도록 하고 있다.
[실시예]
이하, 예시 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 그 출력회로부의 원리적 회로도인바, 여기서 상기 종래예와 대응되는 부분에는 동일 참조부호를 붙이고, 그에 대한 상세한 설명은 생략한다.
제1도에 도시한 바와 같이 제1입력단자(IN1)에 에미터를 접속하면서 제2입력단자(IN2)에 베이스·콜렉터를 접속한 PNP트랜지스터(Q12)를 설치하고, 상기 단자(IN2)에 베이스를 접속하면서 고전위전원(15)에 콜렉터를 접속함과 더불어 정전류원(33)을 매개로 저전위전원(16)에 에미터를 접속한 NPN트랜지스터(Q11)를 설치한다. 또, 상기 트랜지스터(Q11)의 에미터에 베이스를 접속하면서 저전위전원(16)에 콜렉터를 접속함과 더불어 출력단(OUT)에 에미터를 접속한 PNP트랜지스터(Q3)를 설치하고, 상기 단자(IN1)에 베이스를 접속하면서 고전위전원(15)에 콜렉터를 접속함과 더불어 출력단(OUT)에 에미터를 접속한 NPN트랜지스터(Q4)를 설치함으로써 푸시풀출력회로를 이용하고 있다.
상기 제1도의 회로는, 단자(IN1,IN2)간의 전위차가 VBE 0.65V이고, 단자 (IN2)와 출력단(OUT)은 동일전위이며, 정전류원은 참조부호가 ＂33＂으로 표시된 1개로 되어 있다.
제2도는 출력회로(31)에 제1도를 이용해서 전압폴로워회로를 구성한 본 발명에 따른 실시예인 바, 이는 입력단으로서 차동증폭기(11)를 구비하면서 입력단자를 베이스로 하는 차동입력단 트랜지스터(Q1)의 콜렉터 전류를 전류미러회로(17)의 입력전류로 하고, 전류미러회로(17)의 출력 전류를 입력단(IN1)의 입력으로 하며, 출력단(OUT)에 베이스를 접속시킨 차동입력단 트랜지스터(Q2)의 콜렉터전류를 입력단(IN2)의 입력으로 하고 있다.
제2도에서는 출력단[OUT ; 트랜지스터(Q2)의 베이스]과 입력단(IN2)이 거의 동일 전위이기 때문에 트랜지스터(Q2)의 콜렉터·에미터간에는 VBE의 전위차를 갖출 수 있게 되어, 트랜지스터(Q2)를 포화상태로 되지 않게 입력단(IN2)을 트랜지스터(Q2)의 콜렉터에 직접 접속시킬 수 있게 된다.
제2도의 동작은 입력단(IN)과 출력단(OUT)이 평형상태이라면, 전류 미러회로 (17)의 입출력전류는 동일하기 때문에 트랜지스터(Q1,Q2)의 콜렉터전류가 동일하게 되고, 트랜지스터(Q1,Q2)의 VBE가 동일함에 따라 입력단(IN)과 출력단(OUT)의 전위가 동일하게 된다.
여기서 입력단(IN)의 전압이 플러스로 상승되었다 한다면, 트랜지스터(Q1)의 VBE가 크게 되어 트랜지스터(Q1)의 콜렉터전류가 증대하게 되고, 이것이 전류미러회로 (17)에서 반복하게 되며, 그에 따른 증대전류분이 트랜지스터(Q4,Q11)의 베이스에 공급되어 트랜지스터(Q11)의 베이스 전류는 트랜지스터(Q3)를 오프시키도록 기능하는 한편, 트랜지스터(Q4)의 베이스전류는 출력단(OUT)으로 전류를 흘러보내는 방향으로 기능하여 출력단(OUT)의 전위가 일치한 장소에서 안정되는 것이다. 그리고 입력단(IN)의 전위가 마이너스 방향으로 하강되었을때는 상기와는 반대의 동작을 실행하게 된다.
상기 실시예에는 다음과 같은 이점이 있다. 즉 제6도에서 출력단의 전류증폭율은,
상측이 hFE(NP)배(Q4에 의함)
하측이 hFE(PNP)배(Q3에 의함)
제7도의 출력단전류증폭율은,
상측이 hFE(NPN)×hFE(NPN)배(Q12,Q4에 의함)
하측이 hFE(NPN)×hFE(NPN)배(Q11,Q3에 의함)
제1도에서는,
상측이 hFE(NPN)배(Q4에 의함)
하측이 hFE(NPN)×hFE(NPN)배(Q11,Q3에 의함)
상기의 결과로부터 제7도가 가장 우수한 것처럼 보이지만, 실제의 IC에서는 PNP트랜지스터로서 래터럴(leteral)구조의 트랜지스터를 이용하기 때문에 hFE(PNP)＜h
FE(NPN)으로 됨에 따라 래터럴 PNP의 hFE를 보상하는 것이 중요하여 실사용상, 제7도와 제1도간의 차는 거의 없다고 말할 수 있다. 그러나 제7도에서는 2개의 전류원(32,33)이 필요하게 되고, 제1도에서는 정전류원이 ＂33＂의 1개이면 되기 때문에 소자수의 삭감화를 도포할 수 있게 된다.
제3도는 본 발명의 다른 실시예로서, 입력단으로 PNP트랜지스터(18)와 NPN트랜지스터(19) 및 정전류원(20)을 구비한 상보형차동앰프(26)를 이용한 것에 제1도를 적용한 경우의 예로서, 입력단트랜지스터(19)의 베이스와 출력단(OUT)간에는 귀환회로(25)가 접속되어 있다.
제3도에서는 입력단(IN)에 대해 피드백단자로 되는 트랜지스터(19)의 베이스가 직류적으로 2VBE만큼 높은 전위로 되는 바, 상기 트랜지스터(19)의 베이스를 귀환회로(25)를 매개로 출력단(OUT)에 연결되면 귀환회로(25)의 설정에 따라 이득이나 주파수특성을 자유자재로 설정할 수 있게 된다.
제4도는 제3도의 변형예로서, 제3도에서는 저전위에 대해 입력단(IN)을 입력시키는 구성으로 하였으나, 제4도에서는 그 대칭구성으로서 고전위에 대해 입력단(IN)을 입력시키는 것으로, 그 작용효과를 제3도와 동등하게 생각할 수 있다.
또한, 본 발명은 상기 실시예에만 한정되는 것이 아니라 여러가지로 응용이 가능한 바, 예컨대 다이오드 접속된 트랜지스터(Q12)는 통상적인 다이오드를 이용하여도 마찬가지이다.
[발명의 효과]
상기한 바와 같이 본 발명에 따르면, 푸시풀출력회로를 이용한 증폭기를 적은 소자수로 구성할 수 있게 된다.

Claims (3)

  1. 제1입력단자(IN1)에 에미터가 접속되면서 제2입력단자(IN2)에 베이스 및 콜렉터가 접속된 제1극성의 제1트랜지스터(Q12)와, 상기 제2입력단자(IN2)에 베이스가 접속되면서 제1전위공급단(15)에 콜렉터가 접속됨과 더불어 제1전류원(33)을 매개로 제2전위공급단(16)에 에미터가 접속된 제2극성의 제2트랜지스터(Q11), 이 트랜지스터 (Q11)의 에미터에 베이스가 접속되면서 제2전원공급단(16)에 콜렉터가 접속됨과 더불어 출력단자(OUT)에 에미터가 접속된 제1극성의 제3트랜지스터(Q3) 및, 상기 제1입력단자(IN1)에 베이스가 접속되면서 제1전원공급단(15)에 콜렉터가 접속됨과 더불어 상기 출력단자(OUT)에 에미터가 접속된 제2극성의 제4트랜지스터(Q4)로 푸시풀출력회로를 구성한 것을 특징으로 하는 증폭기.
  2. 제1입력단자(IN1)에 에미터가 접속되면서 제2입력단자(IN2)에 베이스 및 콜렉터가 접속된 제1극성의 제1트랜지스터(Q12)와, 상기 제2입력단자(IN2)에 베이스가 접속되면서 상기 제1전원공급단(15)에 콜렉터가 접속됨과 더불어 제1전류원(33)을 매개로 제2전원공급단(16)에 에미터가 접속된 제2극성의 제2트랜지스터(Q11), 이 트랜지스터(Q11)의 에미터에 베이스가 접속되면서 제2전원공급단(16)에 콜렉터가 접속됨과 더불어 출력단자(OUT)에 에미터가 접속된 제1극성의 제3트랜지스터(Q3) 및, 상기 제1입력단자(IN1)에 베이스가 접속되면서 제1전원공급단(15)에 콜렉터가 접속됨과 더불어 상기 출력단자(OUT)에 에미터가 접속된 제2극성의 제4트랜지스터(Q4)로 푸시풀출력회로를 구성하고, 또한 입력단으로서 차동증폭기(11)를 구비하면서 이 차동증폭기(11)의 한쪽의 차동입력소자를 구성하는 제5트랜지스터(Q1)의 콜렉터전류를 전류미러회로 (17)의 입력전류로 하며, 상기 전류미러회로(17)의 출력전류를 상기 푸시풀출력회로의 제1입력단자(IN1)로 입력시키고, 상기 푸시풀출력회로의 출력단자(OUT)를 베이스에 접속시킨 다른쪽의 차동입력단소자를 구성하는 제6트랜지스터(Q2)의 콜렉터전류를 상기 푸시풀출력회로의 제2입력단자(IN2)로 입력시켜 전압폴로워회로를 구성한 것을 특징으로 하는 증폭기.
  3. 제1입력단자(IN1)에 에미터가 접속되면서 제2입력단자(IN2)에 베이스 및 콜렉터가 접속된 제1극성의 제1트랜지스터(Q12)와, 상기 제2입력단자(IN2)에 베이스가 접속되면서 상기 제1전위공급단(15)에 콜렉터가 접속됨과 더불어 제1전류원(33)을 매개로 제2전위공급단(16)에 에미터가 접속된 제2극성의 제2트랜지스터(Q11), 이 트랜지스터(Q11)의 에미터에 베이스가 접속되면서 제2전위공급단(16)에 콜렉터가 접속됨과 더불어 출력단자(OUT)에 에미터가 접속된 제1극성의 제3트랜지스터(Q3) 및, 상기 제1입력단자(IN1)에 베이스가 접속되면서 제1전위공급단(15)에 콜렉터가 접속됨과 더불어 상기 출력단자(OUT)에 에미터가 접속된 제2극성의 제4트랜지스터(Q4)로 푸시풀출력회로를 구성하고, 입력단으로서 상보형 차동증폭기(26)를 구비하면서 상기 상보형 차동증폭기(26)의 어느 한쪽의 콜렉터출력이 상기 푸시풀출력회로의 제1 및 제2입력단자 (IN1,IN2)중 어느 한쪽에 입력됨과 더불어 다른쪽의 입력단자가 정전류원(20)에 접속되며, 상기 푸시풀출력회로의 출력단자(OUT)가 궤환회로(25)를 매개로 상기 상보형 차동증폭기의 한쪽의 입력단자에 접속되면서 다른 한쪽이 신호입력단자(IN)로서 구성된 것을 특징으로 하는 증폭기.
KR1019910007490A 1990-05-10 1991-05-09 증폭기 KR950005170B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02-120597 1990-05-10
JP2120597A JPH0787314B2 (ja) 1990-05-10 1990-05-10 増幅器

Publications (2)

Publication Number Publication Date
KR910021007A KR910021007A (ko) 1991-12-20
KR950005170B1 true KR950005170B1 (ko) 1995-05-19

Family

ID=14790197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007490A KR950005170B1 (ko) 1990-05-10 1991-05-09 증폭기

Country Status (5)

Country Link
US (1) US5144259A (ko)
EP (1) EP0456127B1 (ko)
JP (1) JPH0787314B2 (ko)
KR (1) KR950005170B1 (ko)
DE (1) DE69113856T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004657Y1 (ko) * 1992-01-27 1994-07-16 시삼암 고정편을 결합한 가방 괘정구
US5491437A (en) * 1994-12-01 1996-02-13 Texas Instruments Incorporated Amplifier circuit and method
JP3537569B2 (ja) * 1995-02-27 2004-06-14 松下電器産業株式会社 差動増幅装置
JPH0918253A (ja) * 1995-06-30 1997-01-17 Texas Instr Japan Ltd 演算増幅回路
JPH09130218A (ja) * 1995-10-31 1997-05-16 Mitsubishi Electric Corp 演算増幅器およびディジタル信号伝達回路
JP3567559B2 (ja) * 1995-11-02 2004-09-22 ミツミ電機株式会社 増幅回路
US6489847B1 (en) * 2000-01-28 2002-12-03 Telefonaktiebolaget Lm Ericsson Low distoration driving amplifier for integrated filters

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163908A (en) * 1977-08-22 1979-08-07 Motorola, Inc. Bias circuit for complementary transistors
JPS5972207A (ja) * 1982-10-18 1984-04-24 Ricoh Co Ltd ミユ−ト回路
US4837523A (en) * 1988-04-04 1989-06-06 Elantec High slew rate linear amplifier

Also Published As

Publication number Publication date
EP0456127A1 (en) 1991-11-13
KR910021007A (ko) 1991-12-20
JPH0787314B2 (ja) 1995-09-20
EP0456127B1 (en) 1995-10-18
JPH0416008A (ja) 1992-01-21
DE69113856T2 (de) 1996-04-11
DE69113856D1 (de) 1995-11-23
US5144259A (en) 1992-09-01

Similar Documents

Publication Publication Date Title
EP0108428A1 (en) Differential amplifier circuit with rail-to-rail capability
KR940023027A (ko) 레일-투-레일 공통 모드 범위를 갖는 차동 증폭기
US5475343A (en) Class AB complementary output stage
JPS61230411A (ja) 電気回路
US4901031A (en) Common-base, source-driven differential amplifier
EP0355918A1 (en) Voltage-to-current converter
KR960009388A (ko) 전압 플로워형의 전력 증폭단
KR950005170B1 (ko) 증폭기
US4004245A (en) Wide common mode range differential amplifier
US5162751A (en) Amplifier arrangement
JPH08237054A (ja) 利得可変回路
JPH0612859B2 (ja) 差動増幅器回路
JPH1197774A (ja) 出力回路装置
JP3162732B2 (ja) 増幅回路
US5343165A (en) Amplifier having a symmetrical output characteristic
JPH0452649B2 (ko)
KR920013891A (ko) 모노리틱 집적 파워 증폭기의 단일 이득 최종 스테이지
JPH0580164B2 (ko)
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JP2896029B2 (ja) 電圧電流変換回路
KR980006805A (ko) 증폭회로
KR880004632A (ko) 모터 속도 제어장치
JP2779388B2 (ja) 定電圧発生回路
EP0786858A1 (en) An amplifier with a low offset
US4349786A (en) Complementary differential amplifier circuit having source-follower driving circuits

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee