JP3290533B2

JP3290533B2 - 電力増幅器

Info

Publication number: JP3290533B2
Application number: JP04740494A
Authority: JP
Inventors: 高史山本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-03-17
Filing date: 1994-03-17
Publication date: 2002-06-10
Anticipated expiration: 2017-06-10
Also published as: JPH07263981A; US5684430A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力増幅器に係り、特
に、マイクロ波帯等の高周波帯で用いられる送信電力増
幅器に関する。上述したマイクロ波帯等の高周波帯のう
ち特にＬバンド帯やＣバンド帯において高利得を得る送
信電力増幅器は、寄生発振を起こし易く、その製造工程
において、使用部品（増幅素子としてのＦＥＴチップ、
整合回路基板上に実装される入力（出力）整合回路と電
力分配器及び電力結合器）の特性や組立作業のばらつき
に起因して寄生発振が発生することは多々ある。

【０００２】寄生発振の発生の有無は部品実装後でない
と確認できないため、部品実装後の工程にて、何らかの
調整作業を行うことで上述の寄生発振を取り除くことが
可能となれば、良品の取得率、ひいては歩留りは飛躍的
に向上する。そこで、係る調整作業を簡単に行えるよう
にする何らかの手段を備えた電力増幅器が要望されてい
る。

【０００３】

【従来の技術】本発明に係る技術の現状において問題と
なっている寄生発振には、ループ発振と、不安定領域に
よる発振の２種類がある。ループ発振は、平衡型電力増
幅器において電力伝送線路に奇数モードの波が生じた場
合、この奇数モードの波が、電力分配器と電力結合器の
間に形成される閉回路（つまりループ）内を循環するこ
とで発生する発振である。一方、不安定領域による発振
は、ＦＥＴの特性（安定係数又は発振係数、いわゆるＫ
値）と入力／出力整合回路のインピーダンスの取り方に
依存して規定の発振条件が満たされた場合に発生する発
振である。

【０００４】従来、上述した寄生発振を防止するため
に、電力分配後（電力分配器の後段）及び電力結合前
（電力結合器の前段）の一方の電力伝送線路と他方の電
力伝送線路における各々の同位相点を、抵抗器を介して
接続した形態の電力増幅器が知られている。このような
接続形態の抵抗器は、当業者の間では一般に「バランス
抵抗」と称されており、一般的に用いられているアイソ
レーション抵抗（これは、電力分配面（電力分配器の出
力端）又は電力結合面（電力結合器の入力端）から電力
伝送線路上、１／４波長の点に実装される）とは明確に
区別されている。

【０００５】このようなバランス抵抗に最適化された抵
抗値が与えられた場合、ループ発振に起因する発振を抑
制することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
技術レベルでは、使用部品や組立作業のばらつきに起因
して、ループ発振を抑制するための上記最適化された抵
抗値を与えることは極めて困難であった。そのため、組
立後にその抵抗値を可変できるような構造を必要として
いた。

【０００７】そこで、抵抗値を可変する一つの方法とし
てマイクロ可変抵抗を回路基板上に装着することが考え
られる。しかしこの方法では、高集積化されたＭＩＣ
（マイクロ波用ＩＣ）への実装はスペース的に非常に困
難であるといった問題がある。また、他の方法として、
チップ抵抗を基板上に装着することが考えられる。しか
しこの場合、チップ抵抗の取り替え時に基板の表面に残
ったろう材が酸化し、取り替え後のチップ抵抗と基板と
の間の密着性が著しく低下するといった問題がある。こ
れは、デバイスとしての動作信頼性を低下させることに
なるので、不可である。

【０００８】また、仮に最適化されたバランス抵抗が与
えられた場合でも、ループ発振の抑制には効果的である
が、その他の発振モード（上述した不安定領域による発
振）には効果がない。この不安定領域による発振は、例
えば、使用されているＦＥＴの利得が過度に高くなった
時に発生するが、この場合、製品規格を下回らないレベ
ルで利得を下げることが発振の発生を抑制することに効
果がある。そのため、組立後にＦＥＴの利得を可変でき
るような構造も必要である。

【０００９】本発明は、かかる従来技術における課題に
鑑み創作されたもので、寄生発振の発生を防止し、ひい
ては製品としての歩留りの向上に大きく寄与することが
できる電力増幅器を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る電力増幅器は、その基本構成として図
１に示されるように、入力信号Ｓ_INを複数の信号（図示
の例では簡単化のため２つの信号Ｓ₁ ，Ｓ₂ のみが示さ
れる）に電力分配する電力分配器１０と、該電力分配器
の出力信号を各々増幅する複数の増幅素子（同様に、簡
単化のため２つの増幅素子１３，１４のみが示される）
と、該複数の増幅素子の出力信号を電力結合する電力結
合器１７とを具備し、更に、前記複数の増幅素子の各々
の入力側及び出力側の少なくとも一方（図示の例では入
力側及び出力側の双方）における電力伝送線路上の同位
相点Ｐ，Ｐ’及びＱ，Ｑ’間に直列接続された可変抵抗
素子２１，３１及び可変位相遅延素子２２，３２を設け
たことを特徴とする。

【００１１】また、本発明の好適な実施態様において
は、前記可変抵抗素子２１，３１と直列に可変位相遅延
素子２２，３２が設けられる。ここに、可変抵抗素子２
１，３１及び可変位相遅延素子２２，３２は、トリミン
グ抵抗２０，３０の形態を有している（後述の実施例に
おいて詳細に説明する）。このトリミング抵抗は、前記
複数の増幅素子の配設位置に出来るだけ近い部分におい
て前記電力伝送線路上の同位相点間に実装されることが
好ましい。

【００１２】さらに、本発明の好適な実施態様において
は、製品として電力増幅器が完成された後に行われる調
整工程において、前記可変抵抗素子の抵抗値の調整は、
例えばＡｕワイヤ、Ａｕリボンテープ等の結線ワイヤの
トリミングによって行われ、また、前記可変位相遅延素
子の位相遅延量の調整は、形成されるべき抵抗素子の位
置が前記トリミング抵抗の両端部分から不等距離となる
ようにトリミングすることによって行われる。

【００１３】

【作用】上述した本発明の構成によれば、電力増幅器に
おける特定の個所（電力伝送線路上の同位相点間）に可
変抵抗素子２１，３１と可変位相遅延素子２２，３２を
組み込み、部品実装後の工程において、該素子を単独に
又は双方を同時に調整可能にしている。この調整は、本
発明の好適な実施態様においてはトリミング抵抗２０，
３０に対する結線ワイヤのトリミングによって行われ
る。

【００１４】従って、製品として完成された後に行われ
る調整工程において、適切なバランス抵抗値と適切な利
得を与えることができるので、寄生発振の発生を効果的
に防止することができ、ひいては製品の歩留りを大いに
向上させることができる。なお、本発明の他の構成上の
特徴及び作用の詳細については、添付図面を参照しつつ
以下に記述される実施例を用いて説明する。

【００１５】

【実施例】図２には本発明の一実施例としてのマイクロ
波用平衡型電力増幅器の構成が模式的に示される。な
お、参照符号１０〜１７、２０及び３０で示される各構
成要素は、それぞれ図１に示した同じ参照符号の各構成
要素に対応しており、その作用の説明については省略す
る。

【００１６】図２において、４０は本デバイスを収容す
るためのパッケージ、４１及び４２はそれぞれ整合回路
基板を示す。整合回路基板４１上には電力分配器１０と
入力整合回路１１及び１２とトリミング抵抗２０とが実
装されており、一方、整合回路基板４２上には出力整合
回路１５及び１６と電力結合器１７とトリミング抵抗３
０とが実装されている。なお、各整合回路基板４１，４
２は、アルミナ（比誘電率εｒ＝９．８）及びバリウム
（比誘電率εｒ＝４０）を主成分として形成されてい
る。

【００１７】また、Ｔ₁及びＴ₂はトリミング抵抗２０
の抵抗端子として機能する端部、同様にＴ₃及びＴ₄は
トリミング抵抗３０の抵抗端子として機能する端部を示
す。各抵抗端子Ｔ₁,Ｔ_2,Ｔ₃及びＴ₄は、それぞれ前述
した電力伝送線路上の同位相点Ｐ，Ｐ’，Ｑ及びＱ’に
対応する。また、Ｗ₁〜Ｗ₃は、可変抵抗素子２１，３
１の抵抗値の調整と可変位相遅延素子２２，３２の位相
遅延量の調整を行うための結線ワイヤを示す。この結線
ワイヤは、金（Ａｕ）ワイヤ、Ａｕリボンテープ等で構
成され、製品として電力増幅器が完成された後に行われ
る調整工程において、必要に応じてトリミングがなされ
る。

【００１８】なお、増幅素子１３及び１４は、それぞれ
チップの形態を持つＦＥＴ（電界効果型トランジスタ）
で構成され、整合回路基板４１，４２とは別個にパッケ
ージ４０上に実装されている（図４参照）。図３には、
本発明の特徴部分をなすトリミング抵抗２０（３０）の
構成が示される。

【００１９】同図に示すように、トリミング抵抗２０
（３０）は整合回路基板４１（４２）上に作り込まれて
おり、抵抗体としてのシート抵抗５０と、抵抗値の調整
及び位相遅延量の調整を行うために必要に応じてＡｕワ
イヤ、Ａｕリボンテープ等がボンディングされるランド
部５１〜５５と、前述した抵抗端子Ｔ₁,Ｔ₂(Ｔ₃,Ｔ₄)と
を備えて構成されている。なお、シート抵抗５０は窒化
タンタル（ＴａＮ）で形成され、各抵抗端子Ｔ₁〜Ｔ₄
は金（Ａｕ）で形成されている。

【００２０】また、トリミング抵抗２０（３０）の両端
部分（つまり抵抗端子）Ｔ₁とＴ₂の間、及びＴ₃とＴ
₄の間の長さは、パッケージ４０（図２参照）のサイズ
に応じて異なるが、例えば、入力側及び出力側のリード
部を除いたパッケージ４０のサイズを１１ｍｍ（タテ）
×１３ｍｍ（ヨコ）とすると、大体２〜４ｍｍに選定さ
れる。この長さは、本実施例で扱うマイクロ波（２〜８
ＧＨｚ）の位相変換には十分な大きさである。

【００２１】図４には図２におけるＡ−Ａ’線に沿った
断面構成が示される。本実施例において、入力整合回路
１２及び出力整合回路１６は、それぞれ対応する整合回
路基板４１及び４２上に、Ａｕのメタライジングによ
り、４μｍの厚さで形成されている。同図には示されて
いないが、入力整合回路１１及び出力整合回路１５につ
いても同様に形成される。また、増幅素子１４（１３に
ついても同様）は、上述したように整合回路基板４１，
４２とは別個にパッケージ４０上に実装され、Ａｕワイ
ヤを介して各整合回路１２，１６（１１，１５について
も同様）とボンディングされている。

【００２２】上述した構成によれば、電力伝送線路上の
同位相点Ｐ，Ｐ’間及びＱ，Ｑ’間にそれぞれ設けられ
たトリミング抵抗２０及び３０に対して、Ａｕワイヤ、
Ａｕリボンテープ等を用いて適宜結線を行うようにして
いるので、ワイヤボンダーを用いて簡単に張り直しを行
うことができ、また張り直し後も十分な信頼度を確保す
ることができる。

【００２３】また、本実施例においては、トリミング抵
抗２０，３０の両抵抗端子間（つまりＰ，Ｐ’間及び
Ｑ，Ｑ’間）に所望の抵抗値を得ることができると共
に、トリミングに使用される結線ワイヤそれ自体が、可
変位相遅延素子２２，３２として機能する。すなわち、
可変抵抗素子２１，３１が同じ抵抗値を呈していても、
図５に示すように、抵抗素子が中心にある場合（同図
（ａ）参照）と抵抗端子近くにある場合（同図（ｂ）参
照）とでは、電力増幅器の特性（特に利得）に大きな違
いが現れる。

【００２４】位相遅延をしない場合（すなわち抵抗素子
が中心にある場合）は、両抵抗端子から伝搬してくる電
力波ｅは同相であるので、抵抗素子で電力は消費されな
い。この場合、純粋なバランス抵抗として機能する。こ
れに対し位相遅延がある場合（すなわち抵抗素子が抵抗
端子近くにある場合）は、両抵抗端子から伝搬してくる
電力波ｅは同相でなくなるので、抵抗素子で電力が消費
されることになる。従って、この電力波の消費によって
利得が抑制され、電力増幅器を安定な状態にすることが
できる。

【００２５】図５に示す抵抗素子の位置関係と図２に示
す結線ワイヤＷ₁〜Ｗ₃の接続形態から分かるように、
本実施例においては、入力側（整合回路基板４１側）で
は、利得を下げるために、位相遅延素子２２及び抵抗素
子２１の双方を形成することで入力電力を損失させてい
る。これによって、増幅素子１３，１４から見た入力側
のインピーダンスを安定な状態にすることができ、その
結果、不安定領域による発振を防止することが可能とな
る。

【００２６】また、出力側（整合回路基板４２側）で
は、位相遅延素子３２を形成せずに抵抗素子３１のみを
形成することで純粋なバランス抵抗を形成しており、こ
れによって、ループ発振を効果的に防止することができ
る。図６には、本発明の適用に基づいた図２の実施例に
よる寄生発振の抑制の効果の様子が、従来例の場合と対
比させて示されている。

【００２７】図中、（ａ）及び（ｂ）は、それぞれ増幅
素子（ＦＥＴ）のドレイン電圧に対するドレイン電流の
関係を示すＩ−Ｖ曲線、（ｃ）及び（ｄ）は、それぞれ
周波数に対する発振強度の関係を示す発振スペクトル曲
線を表している。なお、Ｉ−Ｖ曲線（ａ）及び（ｂ）に
おいて、横軸方向の１目盛は５００ｍＶ／ｄｉｖ、縦軸
方向の１目盛は１００ｍＡ／ｄｉｖに相当し、発振スペ
クトル曲線（ｃ）及び（ｄ）において、横軸方向は３．
０〜２２ＧＨｚに相当し、縦軸方向の１目盛は１０ｄＢ
／ｄｉｖに相当している。

【００２８】図６に示すように、従来品では、過剰利得
に起因して回路が不安定になり発振が起きていたが（例
えば（ａ）において曲線が変曲している部分、（ｃ）に
おいてＯＳで示される寄生発振パルス）、本発明の適用
により、デバイスとしての電力増幅器が完了された後の
調整工程にて上述したような利得調整を行うことによ
り、寄生発振が消滅している（図６（ｂ）及び（ｄ）参
照）。

【００２９】このように本実施例に係るマイクロ波用平
衡型電力増幅器によれば、製品として完成された後に行
われる調整工程において、適切なバランス抵抗値と適切
な利得を与えることができるので、従来から問題となっ
ていたＧａＡｓマイクロ波電力増幅器の寄生発振を効果
的に防止することができる。これによって、製品の歩留
りを大いに向上させることが可能となる。

【００３０】

【発明の効果】以上説明したように本発明によれば、電
力増幅器における特定の個所に可変抵抗素子と可変位相
遅延素子を組み込み、部品実装後の工程において該素子
を単独に又は双方を同時に調整可能にすることにより、
製品として完成された後に行われる調整工程において、
適切なバランス抵抗値と適切な利得を与えることができ
る。従って、寄生発振の発生を効果的に防止し、ひいて
は製品の歩留りを大いに向上させることが可能となる。

【図面の簡単な説明】

【図１】本発明に係る電力増幅器の基本構成を示すブロ
ック図である。

【図２】本発明の一実施例としてのマイクロ波用平衡型
電力増幅器の構成を模式的に示した平面図である。

【図３】図２におけるトリミング抵抗の構成を示す図
で、（ａ）は平面図、（ｂ）は断面図である。

【図４】図２におけるＡ−Ａ’線に沿った構成を示す断
面図である。

【図５】図２におけるトリミング抵抗の作用効果の説明
図である。

【図６】図２の実施例による寄生発振の抑制の効果を従
来例の場合と対比させて示した図である。

【符号の説明】

１０…電力分配器１１，１２…入力整合回路１３，１４…増幅素子（ＦＥＴ）１５，１６…出力整合回路１７…電力結合器２０，３０…トリミング抵抗（可変抵抗素子／可変位相
遅延素子）２１，３１…可変抵抗素子２２，３２…可変位相遅延素子４１，４２…整合回路基板Ｐ，Ｐ’，Ｑ，Ｑ’…電力伝送線路上の同位相点Ｓ_IN…入力信号（マイクロ波帯等の高周波信号）Ｓ₁，Ｓ₂…電力分配された信号Ｓ_OUT…出力信号Ｔ₁〜Ｔ₄…トリミング抵抗の両端部分（Ｐ，Ｐ’，
Ｑ，Ｑ’に相当）Ｗ₁〜Ｗ₃…結線ワイヤ（Ａｕワイヤ、Ａｕリボンテー
プ等）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭63−86904（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 3/68 H03F 3/60

Claims

(57)【特許請求の範囲】

【請求項１】入力信号を複数の信号に電力分配する電
力分配器と、該電力分配器の出力信号を各々増幅する複数の増幅素子
と、該複数の増幅素子の出力信号を電力結合する電力結合器
と、前記複数の増幅素子の各々の入力側及び出力側の少なく
とも一方における電力伝送線路上の同位相点間に直列接
続された可変抵抗素子及び可変位相遅延素子と、を具備することを特徴とする電力増幅器。
【請求項２】製品として電力増幅器が完成された後に
行われる調整工程において、前記可変抵抗素子の抵抗値
の調整を、Ａｕワイヤ、Ａｕリボンテープ等の結線ワイ
ヤのトリミングによって行うことを特徴とする請求項１
に記載の電力増幅器。
【請求項３】製品として電力増幅器が完成された後に
行われる調整工程において、前記可変抵抗素子の抵抗値
の調整を、Ａｕワイヤ、Ａｕリボンテープ等の結線ワイ
ヤのトリミングによって行うと共に、前記可変位相遅延
素子の位相遅延量の調整を、形成されるべき抵抗素子の
位置が前記トリミング抵抗の両端部分から不等距離とな
るようにトリミングすることによって行うことを特徴と
する請求項１に記載の電力増幅器。
【請求項４】対応する増幅素子の入力側に設けられ、
電力分配後の対応する信号に対してインピーダンス整合
を行う入力整合回路と、当該増幅素子の出力側に設けら
れ、電力結合前の対応する信号に対してインピーダンス
整合を行う出力整合回路とを更に具備し、前記入力整合
回路は前記電力分配器と共に第１の整合回路基板上に実
装され、前記出力整合回路は前記電力結合器と共に第２
の整合回路基板上に実装されることを特徴とする請求項
１に記載の電力増幅器。