JP7019882B2 - ドハティ増幅器及び通信装置 - Google Patents
ドハティ増幅器及び通信装置 Download PDFInfo
- Publication number
- JP7019882B2 JP7019882B2 JP2021560365A JP2021560365A JP7019882B2 JP 7019882 B2 JP7019882 B2 JP 7019882B2 JP 2021560365 A JP2021560365 A JP 2021560365A JP 2021560365 A JP2021560365 A JP 2021560365A JP 7019882 B2 JP7019882 B2 JP 7019882B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- signal
- input
- peak amplifier
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
また、当該ドハティ増幅器は、入力信号が検波回路に入力されてから、制御回路による分配比率の可変が終了するまでに要する時間だけ、入力信号を遅延する遅延回路を備えている。
図1は、実施の形態1に係るドハティ増幅器10を示す構成図である。
図1において、入力端子1は、ドハティ増幅器10の外部から増幅対象の信号を入力するための端子である。
負荷2は、ドハティ増幅器10の外部負荷である。負荷2の一端は、ドハティ増幅器10の後述する出力整合回路22の他端と接続され、負荷2の他端は、接地されている。
ドハティ増幅器10は、入力端子1から入力された信号を増幅し、増幅後の信号を負荷2に出力する。入力端子1から入力された信号の電力は、P1である。
ウィルキンソン分配器11は、入力端子1から入力された信号の電力P1を2つに分配する。ウィルキンソン分配器11は、出力端子11aから、分配後の一方の信号として、第1の信号を後述する位相調整線路15に出力し、出力端子11bから、分配後の他方の信号として、第2の信号を後述する係数調整線路16に出力する。
第1の伝送線路12は、入力端子1から入力された信号の周波数で、4分の1波長(以下、「λ/4」と称する)の電気長を有している。λ/4の電気長は、90度の電気長である。第1の伝送線路12の特性インピーダンスは、Z2である。
第2の伝送線路13の一端は、入力端子1と接続されており、第2の伝送線路13の他端は、抵抗14の他端及び出力端子11bのそれぞれと接続されている。
第2の伝送線路13は、入力端子1から入力された信号の周波数で、λ/4の電気長を有している。第2の伝送線路13の特性インピーダンスは、Z3である。
抵抗14の抵抗値Risoは、キャリア増幅器18が飽和する際のキャリア増幅器18の入力インピーダンスZcin0と、ピーク増幅器19が飽和する際のピーク増幅器19の入力インピーダンスZpin0との和に、1よりも小さい0以上の比例係数wが乗算された値である。
以下、キャリア増幅器18が飽和する際のキャリア増幅器18の入力インピーダンスZcin0は、キャリア増幅器18における飽和動作時の入力インピーダンスと呼ぶことがある。また、ピーク増幅器19が飽和する際のピーク増幅器19の入力インピーダンスZpin0は、ピーク増幅器19における飽和動作時の入力インピーダンス呼ぶことがある。
キャリア増幅器18の飽和動作時は、第1の信号に対するキャリア増幅器18の増幅動作が飽和している時点であり、ピーク増幅器19の飽和動作時は、第2の信号に対するピーク増幅器19の増幅動作が飽和している時点である。
位相調整線路15の特性インピーダンスは、キャリア増幅器18の入力インピーダンスZcin0と同一である。ここでの同一は、位相調整線路15の特性インピーダンスとキャリア増幅器18の入力インピーダンスZcin0とが厳密に一致しているものに限るものではなく、実用上問題のない範囲で異なっているものも含まれる概念である。
位相調整線路17の一端は、係数調整線路16の他端と接続されており、位相調整線路17の他端は、ピーク増幅器19の入力側と接続されている。位相調整線路17は、入力端子1から入力された信号の周波数で、λ/4の電気長を有している。
係数調整線路16の特性インピーダンス及び位相調整線路17の特性インピーダンスのそれぞれは、ピーク増幅器19の飽和動作時における入力インピーダンスZpin0と同一である。ここでの同一は、インピーダンスが厳密に一致しているものに限るものではなく、実用上問題のない範囲でインピーダンスが異なっているものも含まれる概念である。
係数調整線路16とピーク増幅器19との間に位相調整線路17が挿入されていることによって、キャリア増幅器18から後述する出力合成点21に至るまでの経路と、ピーク増幅器19から出力合成点21に至るまでの経路との間の位相差が補償される。
キャリア増幅器18は、AB級にバイアスされているため、キャリア増幅器18の入力インピーダンスZcin0は、線形動作時から飽和動作時に至るまで変化しない。線形動作時は、キャリア増幅器18が第1の信号に対して増幅動作を開始する時点であり、線形動作時では、ピーク増幅器19は、第2の信号に対する増幅動作を開始していない。
図1に示すドハティ増幅器10では、キャリア増幅器18の飽和動作時と、ピーク増幅器19の飽和動作時とが、同時に発生する。ここでの同時は、飽和動作時の発生時刻が厳密に一致しているものに限るものではなく、実用上問題のない範囲で、飽和動作時が異なっているものも含まれる概念である。
線形動作時と飽和動作時との間には、バックオフ時があり、バックオフ時は、第2の信号に対するピーク増幅器19の増幅動作が急激に開始された時点である。
キャリア増幅器18は、図2に示すように、第1の信号を増幅するトランジスタ18aのほかに、トランジスタ18aの入力側に接続されている入力整合回路18bと、トランジスタ18aの出力側に接続されている出力整合回路18cとを備えている。
また、キャリア増幅器18は、図2に示すように、第1の信号に含まれている所望の周波数成分以外の周波数成分の通過を阻止して、所望の周波数成分を通過させる安定化回路18dを備えている。
安定化回路18dは、位相調整線路15と入力整合回路18bとの間に接続されており、例えば、ローパスフィルタ、バンドパスフィルタ又はハイパスフィルタによって実現される。
なお、図2では、安定化回路18dが、位相調整線路15と入力整合回路18bとの間に接続されている。しかし、これは一例に過ぎず、安定化回路18dが、入力整合回路18bとトランジスタ18aとの間、トランジスタ18aと出力整合回路18cとの間、又は、出力整合回路18cと4分の1波長線路20との間に接続されていてもよい。
ピーク増幅器19は、C級にバイアスされているため、ピーク増幅器19の入力インピーダンスZpin0は、線形動作時から飽和動作時にかけて大きく変化する。
ピーク増幅器19は、図3に示すように、第2の信号を増幅するトランジスタ19aのほかに、トランジスタ19aの入力側に接続されている入力整合回路19bと、トランジスタ19aの出力側に接続されている出力整合回路19cとを備えている。
また、ピーク増幅器19は、図3に示すように、第2の信号に含まれている所望の周波数成分以外の周波数成分の通過を阻止して、所望の周波数成分を通過させる安定化回路19dを備えている。
安定化回路19dは、位相調整線路17と入力整合回路19bとの間に接続されており、例えば、ローパスフィルタ、バンドパスフィルタ又はハイパスフィルタによって実現される。
なお、図2では、安定化回路19dが、位相調整線路17と入力整合回路19bとの間に接続されている。しかし、これは一例に過ぎず、安定化回路19dが、入力整合回路19bとトランジスタ19aとの間、トランジスタ19aと出力整合回路19cとの間、又は、出力整合回路19cと出力合成点21との間に接続されていてもよい。
出力合成点21には、ピーク増幅器19の出力側と4分の1波長線路20の他端とが接続されている。キャリア増幅器18から出力されたのち、4分の1波長線路20を通過してきた増幅後の第1の信号と、ピーク増幅器19から出力された増幅後の第2の信号とが、出力合成点21において、同相で合成される。
出力整合回路22の一端は、出力合成点21と接続されており、出力整合回路22の他端は、負荷2と接続されている。出力整合回路22は、ドハティ増幅器10の出力側のインピーダンスを負荷2のインピーダンスと整合するために設けられている。
したがって、ウィルキンソン分配器11の出力端子11aからキャリア増幅器18を見た入力反射の絶対値は、キャリア増幅器18の動作が線形動作時から飽和動作時に至るまで、0である。
ピーク増幅器19は、キャリア増幅器18と異なり、C級にバイアスされているため、ピーク増幅器19の入力インピーダンスZpin0は、線形動作時から飽和動作時にかけて大きく変化する。
したがって、ピーク増幅器19の動作が飽和動作時以外では、係数調整線路16の特性インピーダンス及び位相調整線路17の特性インピーダンスのそれぞれが、ピーク増幅器19の入力インピーダンスZpin0と異なる。
図4に示すスミスチャートの中心のインピーダンスは、ピーク増幅器19の動作が飽和動作時であるときの入力インピーダンスZpin0である。図4に示すスミスチャートの中心のインピーダンスは、ピーク増幅器19の動作が飽和動作時であるときの入力インピーダンスZpin0によって規格化されているため、1.0と表記されている。
ピーク増幅器19の動作が飽和動作時であるときは、図4に示すように、ピーク増幅器19の入力反射の絶対値が0である。
ピーク増幅器19の動作が線形動作時であるときは、図4に示すように、ピーク増幅器19の入力反射の絶対値が、0ではなく、1に近い値である。
図5では、係数調整線路16の電気長が0度、30度、60度、90度、120度及び150度であるときの、ピーク増幅器19の入力反射を例示している。係数調整線路16の電気長が0度であるときのピーク増幅器19の入力反射は、図4に示すピーク増幅器19の入力反射と同じである。
係数調整線路16の特性インピーダンス及び位相調整線路17の特性インピーダンスのそれぞれは、係数調整線路16の電気長が変化しても、ピーク増幅器19の飽和動作時の入力インピーダンスZpin0と同一であるため、係数調整線路16の電気長が変化すると、ピーク増幅器19の線形動作時の入力反射の位相が変化する。
したがって、係数調整線路16の入力側からピーク増幅器19を見たピーク増幅器19の入力反射は、図5に示すように、係数調整線路16の電気長に応じてスミスチャート上を回転する。
なお、ピーク増幅器19の入力反射の位相は、ピーク増幅器19に含まれているトランジスタ19aの種類、あるいは、入力整合回路19b及び出力整合回路19cにおけるそれぞれの種類によって変化する。
理想的な動作とは、以下の2つの条件を満足する動作である。
条件(1)
キャリア増幅器18がピーク増幅器19よりも先に信号の増幅動作を開始したのち、線形動作時と飽和動作時との間のバックオフ動作時から、ピーク増幅器19が信号の増幅動作を急激に開始する。
条件(2)
キャリア増幅器18の飽和動作時とピーク増幅器19の飽和動作時とが同時に発生する。
図5の例では、図1に示す出力端子11bからピーク増幅器19を見た入力反射位相の範囲30が、135度~220度の範囲である。
図5の例では、ピーク増幅器19の入力反射の位相が120度であるとき、ピーク増幅器19の入力反射の位相が、ドハティ増幅器10の入力反射位相の範囲30に含まれている。
図1に示すドハティ増幅器10では、条件(1)を満足させるために、ピーク増幅器19の入力反射の位相が、入力反射位相の範囲30に含まれるように、ドハティ増幅器10の設計時等に、係数調整線路16の電気長が設定されている。
また、図1に示すドハティ増幅器10では、条件(1)及び条件(2)の双方を満足させるために、抵抗14の抵抗値Risoが、キャリア増幅器18の動作が飽和動作時であるときの入力インピーダンスZcin0と、ピーク増幅器19の動作が飽和動作時であるときの入力インピーダンスZpin0との和に、1よりも小さい0以上の比例係数wが乗算された値になっている。
ウィルキンソン分配器11は、入力端子1から増幅対象の信号が入力されると、入力された信号の電力P1を2つに分配する。
ウィルキンソン分配器11は、出力端子11aから、分配後の一方の信号として、第1の信号を、位相調整線路15を介して、キャリア増幅器18に出力する。
また、ウィルキンソン分配器11は、出力端子11bから、分配後の他方の信号として、第2の信号を、係数調整線路16及び位相調整線路17を介して、ピーク増幅器19に出力する。
ウィルキンソン分配器11についての動作の詳細は、後述する。
キャリア増幅器18は、増幅後の第1の信号を、4分の1波長線路20を介して、出力合成点21に出力する。
ピーク増幅器19は、第2の信号を増幅し、増幅後の第2の信号を出力合成点21に出力する。
出力合成点21における合成後の信号(以下、「合成信号」と称する)は、出力整合回路22を介して、負荷2に出力される。
図6は、ウィルキンソン分配器11の詳細を示す構成図である。
図6において、I1は、入力端子1から入力された信号の電流、V1は、入力端子1から入力された信号の電圧である。
Zinは、図1に示すドハティ増幅器10の入力インピーダンス、Γinは、入力端子1からドハティ増幅器10の内部を見たときの、ドハティ増幅器10における入力信号の反射係数である。
I2(-λ/4)は、第1の伝送線路12に入力された信号の電流、V2(-λ/4)は、第1の伝送線路12に入力された信号の電圧である。
I2(0)は、第1の伝送線路12から出力された信号の電流、V2(0)は、第1の伝送線路12から出力された信号の電圧である。
I3(-λ/4)は、第2の伝送線路13に入力された信号の電流、V3(-λ/4)は、第2の伝送線路13に入力された信号の電圧である。
I3(0)は、第2の伝送線路13から出力された信号の電流、V3(0)は、第2の伝送線路13から出力された信号の電圧である。
Zcinは、出力端子11aからキャリア増幅器18を見たインピーダンス、Γcinは、出力端子11aからキャリア増幅器18を見たときの、キャリア増幅器18における第1の信号の反射係数である。
Zpinは、出力端子11bからピーク増幅器19を見たインピーダンス、Γpinは、出力端子11bからピーク増幅器19を見たときの、ピーク増幅器19における第2の信号の反射係数である。
ピーク増幅器19の入力インピーダンスZpin0は、動作が線形動作時から飽和動作時に至るまでの間で変化するため、ピーク増幅器19における第2の信号の反射係数Γpinは、図5に示すように、係数調整線路16の電気長に応じて変化する。
キャリア増幅器18及びピーク増幅器19の双方が飽和している場合、ウィルキンソン分配器11における信号の電力分配比P2/P3は、所望の電力分配比1/K2と一致している。電力分配比P2/P3は、出力端子11aからキャリア増幅器18に向けて出力される第1の信号の電力P2と、出力端子11bからピーク増幅器19に向けて出力される第2の信号の電力P3とに対する電力分配比P2/P3である。
したがって、第1の伝送線路12の特性インピーダンスZ2は、入力インピーダンスZin及び入力インピーダンスZcin0を、以下の式(4)に代入することによって、求めることができる。
第2の伝送線路13の特性インピーダンスZ3は、第1の伝送線路12の特性インピーダンスZ2を、以下の式(5)に代入することによって、求めることができる。
抵抗14の抵抗値Risoが、以下の式(7)に示すように、式(6)に示す抵抗値Risoに、1よりも小さい0以上の比例係数wが乗算された値であれば、抵抗14に電流が流れる。抵抗14に電流が流れることで、図1に示すドハティ増幅器10の動作が飽和動作時以外であるときは、電力分配比P2/P3が変化する。しかし、キャリア増幅器18及びピーク増幅器19の双方が飽和しているときは、抵抗14に電流が流れても、電力分配比P2/P3は、変化せずに、所望の電力分配比1/K2と一致している。
ドハティ増幅器10の動作が線形動作時から飽和動作時に至るまでの電力分配比P2/P3は、以下の式(8)のように表される。
ドハティ増幅器10の動作が線形動作時から飽和動作時に至るまでの電力分配比P2/P3は、式(8)に示すように、比例係数wによって変化する。
図7において、横軸は、ピーク増幅器19の入力反射の絶対値であり、入力反射の絶対値が0であるとき、ピーク増幅器19は飽和している。ピーク増幅器19の線形動作時は、入力反射の絶対値が1に近い値である。
縦軸は、ドハティ増幅器10の動作が線形動作時から飽和動作時に至る範囲での規格化電力分配比である。規格化電力分配比は、電力分配比P2/P3が1/K2によって規格化されたものである。したがって、規格化電力分配比が1であるとき、電力分配比P2/P3は1/K2である。
ピーク増幅器19の入力反射の絶対値が0よりも大きく、ピーク増幅器19の動作が飽和動作時以外であるときは、規格化電力分配比は、図7に示すように、比例係数wに応じて変化する。
したがって、比例係数wが1以上である場合、バックオフ時にピーク増幅器19の動作を急激に開始させることが困難である。このため、キャリア増幅器18がピーク増幅器19よりも先に飽和してしまうことがあり、キャリア増幅器18とピーク増幅器19とを同時に飽和させる理想的な動作の実現が困難である。
例えば、比例係数wが0.4である場合、図7に示すように、ピーク増幅器19の入力反射の絶対値が、0よりも大きく、約0.72よりも小さい範囲において、規格化電力分配比が1よりも小さくなる。
比例係数wが0.4である場合、ピーク増幅器19の入力反射の絶対値が、1よりも小さく、約0.72以上の範囲であるとき、ピーク増幅器19よりもキャリア増幅器18に多くの電力が分配される。即ち、ドハティ増幅器10の動作が線形動作時からバックオフ時に至るまでは、ピーク増幅器19よりもキャリア増幅器18に多くの電力が分配される。
したがって、ピーク増幅器19よりも先にキャリア増幅器18に信号の増幅動作を開始させ、その後、急激にピーク増幅器19に信号の増幅動作を開始させることができる。また、ピーク増幅器19の入力反射の絶対値が0であって、ピーク増幅器19が飽和しているときは、電力分配比P2/P3が、所望の電力分配比1/K2となる。つまり、ピーク増幅器19の入力反射の絶対値が0であるときは、キャリア増幅器18及びピーク増幅器19の双方が飽和している。
図8において、横軸は、ピーク増幅器19の入力反射の絶対値であり、縦軸は、ドハティ増幅器10の動作が線形動作時から飽和動作時に至る範囲での規格化電力分配比である。規格化電力分配比は、電力分配比P2/P3が1/K2によって規格化されたものである。
図8の例では、第2の信号の反射係数Γpinの位相が135度から180度の範囲であるときは、規格化電力分配比が1よりも小さくなる、ピーク増幅器19の入力反射の絶対値が存在する。
しかし、図8の例では、第2の信号の反射係数Γpinの位相が0度から90度の範囲であるときは、規格化電力分配比が1よりも小さくなる、ピーク増幅器19の入力反射の絶対値が存在しない。
しかし、第2の信号の反射係数Γpinの位相が270度から360度の範囲であるときは、規格化電力分配比が1よりも小さくなる、ピーク増幅器19の入力反射の絶対値が存在しない。
以上より、ドハティ増幅器10の理想動作を実現可能な反射係数Γpinの位相条件が存在する。
特許文献1に記載されているドハティ増幅器では、バックオフ時に、ピーク増幅器が信号の増幅動作を急激に開始することができないため、バックオフ時から飽和動作時にかけて利得が急激に低下し、利得特性が非線形になる。
図1に示すドハティ増幅器10では、バックオフ時に、ピーク増幅器19が信号の増幅動作を急激に開始することができるため、バックオフ時から飽和動作時にかけての利得の平坦性を保つことができる。また、図1に示すドハティ増幅器10では、キャリア増幅器18とピーク増幅器19とを同時に飽和させることができるため、特許文献1に記載されているドハティ増幅器よりも、飽和出力電力が増加する。
図1に示すドハティ増幅器10は、特許文献1に記載されているような制御回路を備えることなく、合成信号の利得低下を防止しており、特許文献1に記載されているような遅延回路を備える必要がない。したがって、図1に示すドハティ増幅器10は、入力信号が遅延回路に入力されてから、遅延回路の遅延時間を経過するまでの間、増幅後の信号を出力することができないという不具合を生じない。
なお、図1に示すドハティ増幅器10は、特許文献1に記載されているような検波回路、制御回路及び遅延回路を備えていない分、特許文献1に記載されているドハティ増幅器よりも、小型化及び簡単化のそれぞれの実現が可能であり、また、消費電力の低減が可能である。
実施の形態2では、ウィルキンソン分配器11が、抵抗40と直列に接続されているコンデンサ41,42を備えたドハティ増幅器10について説明する。
抵抗40は、抵抗値がRisoである抵抗40aのほかに、寄生インダクタンス40bを有している。
コンデンサ41の一端は、第1の伝送線路12の他端及び出力端子11aのそれぞれと接続され、コンデンサ41の他端は、抵抗40の一端と接続されている。
コンデンサ42の一端は、第2の伝送線路13の他端及び出力端子11bのそれぞれと接続され、コンデンサ42の他端は、抵抗40の他端と接続されている。
コンデンサ41及びコンデンサ42のそれぞれは、抵抗40が寄生インダクタンス40bを有することによる、第1の信号及び第2の信号におけるそれぞれの位相回転を補償するために設けられている。
ウィルキンソン分配器11が、抵抗40と直列に接続されているコンデンサ41,42を備えているため、抵抗40が寄生インダクタンス40bを有していても、図1に示すドハティ増幅器10と同様に、合成信号の利得低下を防止することができる。
図11は、図1に示すドハティ増幅器10を備える通信装置を示す構成図である。
図1に示すドハティ増幅器は、特許文献1に記載されているような遅延回路を備えていない。このため、図11に示す通信装置は、遅延回路の遅延時間に相当する通信信号の遅延を伴うことなく、通信信号を増幅することができる。
図11に示す通信装置は、図1に示すドハティ増幅器10を備えているが、図10に示すウィルキンソン分配器11を含むドハティ増幅器10を備えていてもよい。
Claims (4)
- 増幅対象の信号が入力される入力端子と一端が接続されている第1の伝送線路と、
前記入力端子と一端が接続されている第2の伝送線路と、
前記第1の伝送線路の他端と前記第2の伝送線路の他端との間に接続されている抵抗と、
前記第1の伝送線路の他端から出力された信号を増幅し、増幅後の信号を出力合成点に出力するキャリア増幅器と、
前記第2の伝送線路の他端から出力された信号を増幅し、増幅後の信号を前記出力合成点に出力するピーク増幅器とを備え、
前記第1の伝送線路の特性インピーダンスに対する前記第2の伝送線路の特性インピーダンスの比は、前記キャリア増幅器及び前記ピーク増幅器の双方を飽和させるときの、前記キャリア増幅器と前記ピーク増幅器とに対する前記増幅対象の信号の電力分配比であり、
前記抵抗の抵抗値は、前記キャリア増幅器が飽和する際の前記キャリア増幅器の入力インピーダンスと、前記ピーク増幅器が飽和する際の前記ピーク増幅器の入力インピーダンスとの和に、1よりも小さい0以上の比例係数が乗算された値であることを特徴とするドハティ増幅器。 - 前記第2の伝送線路の他端と前記ピーク増幅器との間に接続されており、前記第2の伝送線路の他端から前記ピーク増幅器を見たときの、前記ピーク増幅器における信号の反射係数を調整する係数調整線路と、
前記第1の伝送線路の他端と前記キャリア増幅器との間に接続されており、前記係数調整線路が有する電気長と同じ電気長を有する位相調整線路と
を備えたことを特徴とする請求項1記載のドハティ増幅器。 - 前記抵抗と直列に接続されているコンデンサを備えたことを特徴とする請求項1記載のドハティ増幅器。
- 前記増幅対象の信号が通信信号であり、前記通信信号を増幅する増幅器として、請求項1から請求項3のうちのいずれか1項記載のドハティ増幅器を備えることを特徴とする通信装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/048944 WO2021117222A1 (ja) | 2019-12-13 | 2019-12-13 | ドハティ増幅器及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021117222A1 JPWO2021117222A1 (ja) | 2021-06-17 |
JP7019882B2 true JP7019882B2 (ja) | 2022-02-15 |
Family
ID=76330098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021560365A Active JP7019882B2 (ja) | 2019-12-13 | 2019-12-13 | ドハティ増幅器及び通信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220239259A1 (ja) |
EP (1) | EP4064557B1 (ja) |
JP (1) | JP7019882B2 (ja) |
CN (1) | CN114747136A (ja) |
WO (1) | WO2021117222A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339981A (ja) | 2005-06-01 | 2006-12-14 | Toshiba Corp | ドハティ増幅器 |
JP2011211679A (ja) | 2010-03-10 | 2011-10-20 | Toyama Univ | 信号分配回路の設計方法、信号分配器の設計方法、信号分配回路の設計プログラム、及び信号分配器の設計プログラム |
JP2017534228A (ja) | 2014-11-05 | 2017-11-16 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 動的電力ディバイダ回路および方法 |
JP2018186370A (ja) | 2017-04-25 | 2018-11-22 | 日本アンテナ株式会社 | ウィルキンソン回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55132104A (en) * | 1979-03-30 | 1980-10-14 | Nec Corp | Wilkinson type 90-degree hybrid |
JP3290533B2 (ja) * | 1994-03-17 | 2002-06-10 | 富士通株式会社 | 電力増幅器 |
JPH09321509A (ja) * | 1996-03-26 | 1997-12-12 | Matsushita Electric Ind Co Ltd | 分配器/合成器 |
JP2008125044A (ja) | 2006-10-17 | 2008-05-29 | Hitachi Kokusai Electric Inc | 増幅器 |
US8180303B2 (en) * | 2008-05-28 | 2012-05-15 | Hollinworth Fund, L.L.C. | Power amplifier architectures |
-
2019
- 2019-12-13 CN CN201980102771.2A patent/CN114747136A/zh active Pending
- 2019-12-13 EP EP19955647.3A patent/EP4064557B1/en active Active
- 2019-12-13 WO PCT/JP2019/048944 patent/WO2021117222A1/ja unknown
- 2019-12-13 JP JP2021560365A patent/JP7019882B2/ja active Active
-
2022
- 2022-04-18 US US17/722,839 patent/US20220239259A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339981A (ja) | 2005-06-01 | 2006-12-14 | Toshiba Corp | ドハティ増幅器 |
JP2011211679A (ja) | 2010-03-10 | 2011-10-20 | Toyama Univ | 信号分配回路の設計方法、信号分配器の設計方法、信号分配回路の設計プログラム、及び信号分配器の設計プログラム |
JP2017534228A (ja) | 2014-11-05 | 2017-11-16 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 動的電力ディバイダ回路および方法 |
JP2018186370A (ja) | 2017-04-25 | 2018-11-22 | 日本アンテナ株式会社 | ウィルキンソン回路 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021117222A1 (ja) | 2021-06-17 |
EP4064557B1 (en) | 2024-05-08 |
WO2021117222A1 (ja) | 2021-06-17 |
EP4064557A1 (en) | 2022-09-28 |
EP4064557A4 (en) | 2022-11-09 |
US20220239259A1 (en) | 2022-07-28 |
CN114747136A (zh) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108259008B (zh) | 具有无源相位补偿电路的多尔蒂放大器 | |
US6326845B1 (en) | Feedforward amplifier | |
US8368465B2 (en) | Power amplification apparatus | |
JP4627457B2 (ja) | 増幅器 | |
JP2008167434A (ja) | 調整可能な振幅および形状を備えたプリディストーション線形化装置 | |
US10608594B2 (en) | Doherty amplifier | |
JP6513225B2 (ja) | ドハティ増幅器 | |
US7183843B1 (en) | Electronically tuned power amplifier | |
JP2004173231A (ja) | ドハティ増幅器を用いた信号増幅装置 | |
JP2006311300A (ja) | 高周波増幅器 | |
KR20130123305A (ko) | 도허티 증폭기 | |
JP2007006164A (ja) | 増幅器 | |
JP7019882B2 (ja) | ドハティ増幅器及び通信装置 | |
WO2003017472A1 (en) | Broadband amplifier system having improved linearity and minimum loss | |
JP4905448B2 (ja) | 半導体回路 | |
JP5479282B2 (ja) | ドハティ増幅器 | |
JP3564382B2 (ja) | プリディストーション歪み補償回路 | |
JP2007124460A (ja) | 増幅器 | |
JP2016063291A (ja) | 広帯域増幅器 | |
JP2007124038A (ja) | 高周波増幅器 | |
JPWO2019207700A1 (ja) | 増幅器 | |
JP5390495B2 (ja) | 高周波増幅器 | |
JP2006279507A (ja) | マイクロ波増幅装置 | |
WO2020208813A1 (ja) | ドハティ増幅回路 | |
CN113875150A (zh) | 多赫蒂放大器和通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211012 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20211012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7019882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |