JP3973486B2 - 可変利得増幅器及び差動増幅器 - Google Patents
可変利得増幅器及び差動増幅器 Download PDFInfo
- Publication number
- JP3973486B2 JP3973486B2 JP2002150946A JP2002150946A JP3973486B2 JP 3973486 B2 JP3973486 B2 JP 3973486B2 JP 2002150946 A JP2002150946 A JP 2002150946A JP 2002150946 A JP2002150946 A JP 2002150946A JP 3973486 B2 JP3973486 B2 JP 3973486B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- emitter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、可変利得増幅器及び差動増幅器に関し、特に、入力信号に基づいて利得を変更する可変利得増幅器及び差動増幅器に関する。
【０００２】
【従来の技術】
入力信号の信号強度に応じて、利得を変更して増幅を行う可変利得増幅器が知られている。
図７は、従来の可変利得増幅器の構成を示す回路図である。第１トランジスタＱａ１０１〜第５トランジスタＱｅ１０５、出力抵抗Ｒｃ１０６、第１電源１０７（定電圧Ｖｃｃ）、入力端子１０８（入力信号ＶＩＮ）、出力端子１０９（出力信号ＶＯＵＴ）、第２電源１１０（定電圧ＶＡ）及び第３電源１１１（定電圧ＶＢ）を備える。
【０００３】
第１トランジスタＱａ１０１は、ベースを入力端子１０８及び第２トランジスタＱｂ１０２のベースに、エミッタを接地に、コレクタを第４トランジスタＱｄ１０４及び第５トランジスタＱｅ１０５のエミッタにそれぞれ接続している。
第２トランジスタＱｂ１０２は、ベースを入力端子１０８及び第１トランジスタＱａ１０１のベースに、エミッタを接地に、コレクタを第３トランジスタＱｃ１０３のエミッタにそれぞれ接続している。
第３トランジスタＱｃ１０３は、ベースを第３電源１１１及び第４トランジスタＱｄ１０４のベースに、エミッタを第２トランジスタＱｂ１０２のコレクタに、コレクタを第４トランジスタＱｄ１０４のコレクタと出力抵抗１０６（抵抗値Ｒｃ）と出力端子１０９にそれぞれ接続している。
第４トランジスタＱｄ１０４は、ベースを第３電源１１１及び第３トランジスタＱｃ１０３のベースに、エミッタを第１トランジスタＱａ１０１のコレクタ及び第５トランジスタＱｅ１０５のエミッタに、コレクタを第３トランジスタＱｃ１０３のコレクタと出力抵抗１０６と出力端子１０９にそれぞれ接続している。
第５トランジスタＱｅ１０５は、ベースを第２電源１１０に、エミッタを第１トランジスタＱａ１０１のコレクタ及び第４トランジスタＱｄ１０４のエミッタに、コレクタを第１電源１０７及び出力抵抗１０６にそれぞれ接続している。
【０００４】
この可変利得増幅器における動作は以下のようになる。
高利得動作状態は、バイアスコントロールにより第３電源１１１の出力ＶＢが、第２電源１１０の出力ＶＡよりも大きくなった場合である。このとき、第５トランジスタＱｅ１０５がオープン状態になり、第１トランジスタＱａ１０１−第４トランジスタＱｄ１０４がカスコード増幅器として動作する。そのため、高利得を得ることができる。
一方、低利得動作状態は、バイアスコントロールにより第３電源１１１の出力ＶＢが、第２電源１１０の出力ＶＡよりも小さくなった場合である。このとき、第５トランジスタＱｅ１０５が導通し、第１トランジスタＱａ１０１が増幅器として動作する。そして、増幅された信号がＶｃｃライン（ＡＣグランド）にバイパスされるため低利得になる。
【０００５】
通常、入力信号ＶＩＮのパワーが大きい場合、歪み特性の悪化を防ぐために増幅器を低利得状態で動作させる。この従来方式では、低利得動作状態において、利得を小さくするために増幅された信号電流の一部を、ＡＣグランドにバイパスさせている。しかし、その際、高利得動作状態の場合と同様に、パワーの大きい入力信号ＶＩＮが第１トランジスタＱａ１０１と第２トランジスタＱｂ１０２に入力されるため、コレクタに流れる電流信号は、大きな歪み成分を持ってしまう。そして、その電流信号の一部がバイパスされても、既に残った部分に歪み成分が存在しているため、出力信号ＶＯＵＴに現れる歪み成分が大きくなる。従って、低利得動作状態においても入力信号ＶＩＮのパワーが大きい場合の歪み特性が悪くなる。
【０００６】
関連する技術として、特開２０００−２７８０６１号公報に、可変利得増幅器の技術が開示されている。この技術の可変利得増幅器は、カスコード接続増幅器、第３のトランジスタ、第４のトランジスタ、エミッタ抵抗及びバイアス切替回路を備える。
カスコード接続増幅器は、エミッタ端子を接地した第１のトランジスタのコレクタ端子と、第１の接地容量によりベース端子を高周波的に接地した第２のトランジスタのエミッタ端子とを接続している。第３のトランジスタは、第２の接地容量によりベース端子を高周波的に接地し、第１のトランジスタのベースの端子にエミッタ端子を接続し、第２のトランジスタのコレクタ端子にコレクタ端子を接続している。第４のトランジスタは、第３のトランジスタのエミッタ端子に接続され、定電流源として動作する。エミッタ抵抗は、第４のトランジスタのエミッタ端子を接地する。バイアス切替回路は、第１、第２、第３、第４のトランジスタのベースバイアスを供給する。
そして、この技術の可変利得増幅器は、第１のトランジスタの遮断条件及びバイアス切替回路を用いて、カスコード接続増幅器あるいは第３のトランジスタのいずれか一方を動作させることにより利得切替を行うことを特徴とする。
【０００７】
この技術は、高利得回路としてのカスコード接続増幅器と低利得回路としての第３のトランジスタとの接続において、対接地間に寄生成分を有する集積回路内臓の容量を利用していない。そのため、高利得時においてカスコード接続増幅器単体の利得及び雑音指数特性をほとんど劣化させない、と記されている。
また、低利得回路としてベース接地トランジスタ単体を使用するため、電流を削減する低利得時でも、カスコード接続増幅器単体と比べ、入力段のエミッタ接地トランジスタの非線形効果による高次歪特性が改善される、と記されている。
【０００８】
また、特開２０００−１０１３７１号公報に、可変利得増幅器の技術が開示されている。この技術の可変利得増幅器は、エミッタ端子を接地した第１及び第２のトランジスタのコレクタと、ベース端子を高周波的に接地した第３のトランジスタのエミッタとをカスコード接続した増幅器である。
変利得増幅器は、更に、帰還抵抗と、バイアス切替回路と、第１のインピーダンス補償回路と、第２のインピーダンス補償回路とを備える。ただし、帰還抵抗は、第２のトランジスタのエミッタ端子を接地する。バイアス切替回路は、第１又は第２のトランジスタのいずれか一方を選択してベースバイアスを供給する。第１のインピーダンス補償回路は、第２のトランジスタの入力インピーダンスを制御する。第２のインピーダンス補償回路は、第１及び第２のトランジスタのベース端子に接続している。
そして、変利得増幅器は、バイアス切替回路と連動して第１のインピーダンス補償回路を動作させることを特徴としている。
【０００９】
また、特開平１１−６８４７１号公報に、トランジスタ増幅器の技術が開示されている。この技術のトランジスタ増幅器は、エミッタ接地型トランジスタより成る入力段を含むトランジスタ増幅器である。そして、入力段トランジスタのベースに接続され、入力段トランジスタのベースエミッタ接合と逆極性の半導体接合を含む予歪回路を設けたことを特徴としている。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、低い雑音で、高利得と低利得の二つの状態を切り替えることが可能な可変利得増幅器及び差動増幅器を提供することである。
【００１１】
また、本発明の他の目的は、低い雑音指数で、高利得の状態で使用することが出来る可変利得増幅器及び差動増幅器を提供することである。
【００１２】
本発明の更に他の目的は、少ない歪みで、低利得の状態で使用することが可能な可変利得増幅器及び差動増幅器を提供することである。
【００１３】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される括弧付きの番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
従って、上記課題を解決するために、本発明の可変利得増幅器は、第１トランジスタ（１）と、第２トランジスタ（２）と、第３トランジスタ（３）と、参照電源（６）と、切替スイッチ部（７）とを具備する。
切替スイッチ部（７）は、第２トランジスタ（２）のベース、又は、第３トランジスタ（３）のベースのいずれか一方と参照電源（６）とを接続する。第１トランジスタ（１）は、エミッタが接地され、コレクタが第２トランジスタ（２）のエミッタに、ベースが入力端子（８）及び第３トランジスタ（３）のエミッタにそれぞれ接続されている。第２トランジスタ（２）は、エミッタが第１トランジスタ（１）のコレクタに、コレクタが第３トランジスタ（３）のコレクタ及び出力端子（９）に、ベースが切替スイッチ部（７）にそれぞれ接続されている。第３トランジスタ（３）は、エミッタが入力端子（８）及び第１トランジスタ（１）のベースに、コレクタが出力端子（９）及び第２トランジスタ（２）のコレクタに、ベースが切替スイッチ部（７）にそれぞれ接続されている。
そして、切替スイッチ部（７）は、入力端子（８）に入力される入力信号（ＶＩＮ）又は出力端子（９）から出力される出力信号（ＶＯＵＴ）のいずれか一方に基づいて、参照電源（６）を第２トランジスタ（２）のベース、又は、第３トランジスタ（３）のベースのいずれか一方へ接続する。
【００１５】
また、本発明の可変利得増幅器は、切替スイッチ部（７）が、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）の強度が予め設定された値（Ｖ０）以上の場合、参照電源（６）を第３トランジスタ（３）のベースへ接続する。
【００１６】
また、本発明の可変利得増幅器は、切替スイッチ部（７）が、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）の強度が予め設定された値（Ｖ０）未満の場合、参照電源（６）を第２トランジスタ（２）のベースへ接続する。
【００１７】
更に、本発明の可変利得増幅器は、制御部（１０）を更に具備する。
ただし、制御部（１０）は、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）に基づいて、第２トランジスタ（２）のベース、又は、第３トランジスタ（３）のベースのいずれか一方と参照電源（６）とを接続するように切替スイッチ部（７）を制御する。
【００１８】
更に、本発明の可変利得増幅器は、制御部（１０）が、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）の強度が予め設定された値（Ｖ０）以上の場合、参照電源（６）を第３トランジスタ（３）のベースへ接続するように切替スイッチ部（７）を制御する。また、制御部（１０）は、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）のその強度が予め設定された値（Ｖ０）未満の場合、参照電源（６）を第２トランジスタ（２）のベースへ接続するように切替スイッチ部（７）を制御する。
【００１９】
上記課題を解決するための本発明の差動増幅器は、第１トランジスタ（１１）と、第２トランジスタ（１２）と、第３トランジスタ（１３）と、第４トランジスタ（２１）と、第５トランジスタ（２２）と、第６トランジスタ（２３）と、接地に接続された接地抵抗（２０）と、参照電源（１６）と、切替スイッチ部（１７）とを具備する。
切替スイッチ部（１７）は、第２トランジスタ（１２）及び第５トランジスタ（２２）のベース、又は、第３トランジスタ（１３）及び第６トランジスタ（２３）のベースのいずれか一方と、参照電源（１６）とを接続する。第１トランジスタ（１１）は、エミッタが接地抵抗（２０）及び第４トランジスタ（２１）のエミッタに、コレクタが第２トランジスタ（１２）のエミッタに、ベースが第１入力端子（１８）及び第３トランジスタ（１３）のエミッタにそれぞれ接続されている。第２トランジスタ（１２）は、エミッタが第１トランジスタ（１１）のコレクタに、コレクタが第３トランジスタ（１３）のコレクタ及び第１出力端子（１９）に、ベースが切替スイッチ部（１７）と第５トランジスタ（２２）のベースにそれぞれ接続されている。第３トランジスタ（１３）は、エミッタが第１入力端子（１８）及び第１トランジスタ（１１）のベースに、コレクタが第１出力端子（１９）及び第２トランジスタ（１２）のコレクタに、ベースが切替スイッチ部（１７）及び第６トランジスタ（２３）のベースにそれぞれ接続されている。
第４トランジスタ（２１）は、エミッタが接地抵抗（２０）及び第１トランジスタ（１１）のエミッタに、コレクタが第５トランジスタ（２２）のエミッタに、ベースが第２入力端子（２８）及び第６トランジスタ（２３）のエミッタにそれぞれ接続されている。第５トランジスタ（２２）は、エミッタが第４トランジスタ（２１）のコレクタに、コレクタが第６トランジスタ（２３）のコレクタ及び第２出力端子（２９）に、ベースが切替スイッチ部（１７）と第２トランジスタ（１２）のベースにそれぞれ接続されている。第６トランジスタは（２３）、エミッタが第２入力端子（２８）及び第４トランジスタ（２１）のベースに、コレクタが第２出力端子（２９）及び第５トランジスタ（２２）のコレクタに、ベースが切替スイッチ部（１７）及び第３トランジスタ（１３）のベースにそれぞれ接続されている。
そして、切替スイッチ部（１７）は、第１入力端子（１８）に入力される第１入力信号（ＶＩＮ１）及び第２入力端子（２８）に入力される第２入力信号（ＶＩＮ２）、又は、第１出力端子（１９）から出力される第１出力信号（ＶＯＵＴ１）及び第２出力端子（２９）から出力される第２出力信号（ＶＯＵＴ２）のいずれか一方に基づいて、参照電源（１６）を第２トランジスタ（１２）及び第５トランジスタ（２２）のベース、又は、第３トランジスタ（１３）及び第６トランジスタ（２３）のベースのいずれか一方へ接続する。
【００２０】
また、本発明の差動増幅器において、切替スイッチ部（１７）は、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）の少なくとも一方の強度、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）の少なくとも一方の強度が、予め設定された値（Ｖ０）以上の場合、参照電源（１６）を第３トランジスタ（１３）及び第６トランジスタ（２３）のベースへ接続する。
【００２１】
また、本発明の差動増幅器において、切替スイッチ部（１７）は、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）の強度、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）の強度が、予め設定された値（Ｖ０）未満の場合、参照電源（１６）を第２トランジスタ（１２）及び第５トランジスタ（２２）のベースへ接続する。
【００２２】
更に、本発明の差動増幅器は、制御部（３０）を更に具備する。
ただし、制御部（３０）は、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）に基づいて、第２トランジスタ（１２）及び第５トランジスタ（２２）のベース、又は、第３トランジスタ（１３）及び第６トランジスタ（２３）のベースのいずれか一方と参照電源（１６）とを接続するように切替スイッチ部（１７）を制御する。
【００２３】
更に、本発明の差動増幅器は、制御部（３０）が、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）の少なくとも一方の強度、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）の少なくとも一方の強度が、予め設定された値（Ｖ０）以上の場合、参照電源（１６）を第３トランジスタ（１３）及び第６トランジスタ（２３）のベースへ接続するように切替スイッチ部（１７）を制御する。また、制御部（３０）は、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）の強度、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）の強度が予め設定された値（Ｖ０）未満の場合、参照電源（１６）を第２トランジスタ（１２）及び第５トランジスタ（２２）のベースへ接続するように切替スイッチ部（１７）を制御する。
【００２４】
【発明の実施の形態】
以下、本発明である可変利得増幅器及び差動増幅器の実施の形態に関して、添付図面を参照して説明する。
【００２５】
（実施例１）
本発明である可変利得増幅器の実施の形態に関して、添付図面を参照して説明する。
図１は、本発明である可変利得増幅器の実施の形態における構成を示す回路図である。第１トランジスタＱＡ１、第２トランジスタＱＢ２、第３トランジスタＱＣ３、出力抵抗４（抵抗値Ｒｃ）、定電圧電源５（定電圧Ｖｃｃ）、参照電源６（定電圧Ｖｒｅｆ）、切替スイッチ７、入力端子８（入力信号ＶＩＮ）、出力端子９（出力信号ＶＯＵＴ）及び制御部１０を備える。
【００２６】
第１トランジスタＱＡ１は、エミッタが接地されている。コレクタは第２トランジスタＱＢ２のエミッタに、ベースは入力端子８及び第３トランジスタＱＣ３のエミッタにそれぞれ接続されている。
第２トランジスタＱＢ２は、エミッタが第１トランジスタＱＡ１のコレクタに、コレクタが第３トランジスタＱＣ３のコレクタ及び出力端子９に、ベースが切替スイッチ７にそれぞれ接続されている。そして、コレクタは更に出力抵抗４に接続されている。
第３トランジスタＱＣ３は、エミッタが入力端子８及び第１トランジスタＱＡ１のベースに、コレクタが出力端子９及び第２トランジスタＱＢ２のコレクタに、ベースが切替スイッチ７にそれぞれ接続されている。そして、コレクタは更に出力抵抗４に接続されている。
入力端子８は、入力信号ＶＩＮを供給する。
出力端子９は、出力信号ＶＯＵＴを出力する。
【００２７】
出力抵抗４は、一端を第２トランジスタＱＢ２及び第３トランジスタＱＣ３のコレクタ、出力端子９に、他端を定電圧電源５に、それぞれ接続している。抵抗値は、Ｒｃである。
定電圧電源５は、電源電圧である定電圧Ｖｃｃを供給する。
参照電源６は、参照電圧である定電圧Ｖｒｅｆを供給する。定電圧Ｖｒｅｆは、この回路で使用するトランジスタのベース−エミッタ間電圧ＶＢＥの２倍以上の値（あるいは、第１トランジスタＱＡ１におけるベース−エミッタ間電圧ＶＢＥ１と第２トランジスタＱＢ２におけるベース−エミッタ間電圧ＶＢＥ２の和以上の値）になるように設定される。
切替スイッチ部としての切替スイッチ７は、制御部１０からの切替信号Ｓ（後述）に基づいて、参照電源６を第２トランジスタＱＢ２のベース、又は、第３トランジスタＱＣ３のベースのいずれか一方へ接続する。
【００２８】
制御部１０は、出力信号ＶＯＵＴの強度を検出し、その強度が予め設定された基準となる強度Ｖ０（電圧の大きさ）以上の大きさか否かの判定を行う（ただし、入力信号ＶＩＮの強度で判定しても良い）。そして、判定結果に基づいて、切替スイッチ７を制御する切替信号Ｓを切替スイッチ７へ出力する。予め設定された基準となる強度Ｖ０（基準電圧）は、制御部１０の記憶部（図示せず）に格納されている。
又は、制御部１０は、比較器を備える。そして、予め設定された基準電圧Ｖ０と出力信号ＶＯＵＴの電圧とを比較器（制御部１０）で比較し、基準電圧Ｖ０以上であれば切替信号Ｓとして“１”を出力し、未満であれば“０”を出力する（ただし、入力信号ＶＩＮの強度で判定しても良い）。この場合、切替スイッチ７は、“０”ならば参照電源６を第２トランジスタＱＢ２のベースへ、“１”ならば第３トランジスタＱＣ３のベースへ接続する。
【００２９】
次に、本発明である可変利得増幅器の実施の形態の動作について図１〜図３を参照して説明する。
ただし、図２及び図３は、本発明である可変利得増幅器の実施の形態の動作を説明するために、図１を等価的に書き直した回路図である。図２は、図１において切替スイッチ７が、第２トランジスタＱＢ２のベースに、参照電源６を接続した場合の回路図である。図３は、図１において切替スイッチ７が、第３トランジスタＱＣ３のベースに、参照電源６を接続した場合の回路図である。各構成は、図３において第１トランジスタＱＡ１をダイオード１’として記した以外は図１と同様であるので、その説明を省略する。
【００３０】
この可変利得増幅器における動作は以下のようになる。
（１）ステップＳ１
切替信号Ｓは、出力信号ＶＯＵＴ（又は、入力信号ＶＩＮでも良い、以下同じ）の強度に基づいて、制御部１０から出力される。ただし、切替信号Ｓは、出力信号ＶＯＵＴの強度が予め設定された値Ｖ０未満の場合、参照電源６を第２トランジスタＱＢ２のベースへ接続し、出力信号ＶＯＵＴの強度が予め設定された値Ｖ０以上の場合、参照電源６を第３トランジスタＱＣ３のベースへ接続するように切替スイッチ７を制御する。
ただし、出力信号ＶＯＵＴの強度が予め設定された値Ｖ０未満の場合、可変利得増幅器は、高利得動作を行う。また、出力信号ＶＯＵＴの強度が予め設定された値Ｖ０以上の場合、可変利得増幅器は、低利得動作を行う。
【００３１】
（２）ステップＳ２
切替信号Ｓに基づいて、切替スイッチ７により第２トランジスタＱＢ２、又は、第３トランジスタＱＣ３のいずれか一方へ参照電源６が接続される。そして、第２トランジスタＱＢ２、又は、第３トランジスタＱＣ３のいずれか一方のベースへ参照電圧Ｖｒｅｆが印加される。
【００３２】
（３−１）ステップＳ３−１：高利得動作を行なう場合
第２トランジスタＱＢ２のベースへ参照電圧Ｖｒｅｆが印加されるので、図１において第３トランジスタＱＣ３はオープン状態になる。すなわち、図１は、図２に示す図１の等価回路のようになり、第１トランジスタＱＡ１と第２トランジスタＱＢ２とがカスコードアンプとして動作することになる。従って、高利得と低雑音の特性を有する増幅器として動作する。
そして、入力信号ＶＩＮは、入力端子８から入力され、カスコードアンプ（第１トランジスタＱＡ１と第２トランジスタＱＢ２）において低雑音かつ高利得で増幅され、出力信号ＶＯＵＴとして出力端子９から出力される。
【００３３】
ステップＳ３−１では、第３トランジスタＱＣ３は存在しないものとして図２のような等価回路で取り扱うことが出来る。そのため、第１トランジスタＱＡ１の入力のベースに別のトランジスタのコレクタ等を接続している場合に考慮するサブ寄生容量への対処が不要となる。従って、ＮＦ（Ｎｏｉｓｅ Ｆｉｇｕｒｅ）が非常に良好（低雑音）となる。
【００３４】
本発明における図２の構成及びその動作により、良好なＮＦを有する高利得な増幅を実施することが可能となる。
【００３５】
（３−２）ステップＳ３−２：低利得動作を行なう場合
第３トランジスタＱＣ３のベースへ参照電圧Ｖｒｅｆが印加されるので、図１において第２トランジスタＱＢ２はオープン状態になる。すなわち、図１は、図３に示す図１の等価回路のようになり、ダイオード１’として動作する第１トランジスタＱＡ１のベース−エミッタ接合導通電流の駆動で、第３トランジスタＱＣ３がベース接地増幅器として動作することになる。
そして、入力信号ＶＩＮは、入力端子８から入力され、ベース接地増幅器（第３トランジスタＱＣ３）において低歪みかつ低利得で増幅され、出力信号ＶＯＵＴとして出力端子９から出力される。
【００３６】
ステップＳ３−２では、ＤＣバイアス電流が、ダイオード１’として働く第１トランジスタＱＡ１のベース−エミッタ間電流により提供される。そのとき、第１トランジスタＱＡ１のベース対グランドの交流インピーダンスが小さいため、一部の入力信号はグランドにバイパスされる。そのため、増幅器である第３トランジスタＱＣ３へ入力信号ＶＩＮが入力される前に、実効的な入力信号ＶＩＮのパワーが小さくなる。従って、増幅後の出力信号ＶＯＵＴにおける歪み特性が著しく改善（低歪み）される。
また、実効的な入力信号ＶＩＮのパワーが小さくなるので、低利得の増幅器として動作する。
【００３７】
本発明では、低利得時は第１トランジスタＱＡ１がダイオードとして働き、増幅器（第３トランジスタＱＣ３）の入力インピーダンスは交流抵抗の並列接続となる。そのため、入力インピーダンスの値を極めて小さくすることが出来る。従って、高入力パワー時の実効入力パワーを大きく下げることが出来、歪み特性が著しく改善される。
【００３８】
本発明における図３の構成及びその動作により、低歪みで低利得な増幅を実施することが可能となる。
【００３９】
以上のようにして、本発明の可変利得増幅器は、低い雑音で、高利得と低利得の二つの状態を切り替える動作を実施することが出来る。その際、高利得の状態では、低い雑音指数で使用することが出来る。また、低利得の状態では、少ない歪みで、使用することが可能となる。
【００４０】
本発明の可変利得増幅器は、参照電源６を一つしか用いず、制御に際しその値を変更する必要が無い。また、構成するトランジスタの数が少なく、制御用の切替スイッチも一つ設ければ良い。従って、少ない構成、配線により実施することが出来る。
【００４１】
（実施例２）
次に、本発明である可変利得増幅器を適用した差動増幅器の実施の形態に関して、添付図面を参照して説明する。
図４は、本発明である可変利得増幅器を適用した差動増幅器の実施の形態における構成を示す回路図である。第１トランジスタＱＡ１１１、第２トランジスタＱＢ１１２、第３トランジスタＱＣ１１３、第１出力抵抗１４（抵抗値Ｒｃ１）、定電圧電源１５（定電圧Ｖｃｃ）、参照電源１６（定電圧Ｖｒｅｆ）、切替スイッチ１７、第１入力端子１８（第１入力信号ＶＩＮ１）、第１出力端子１９（第１出力信号ＶＯＵＴ１）、接地抵抗２０（Ｒｃ）、第４トランジスタＱＡ２２１、第５トランジスタＱＢ２２２、第６トランジスタＱＣ２２３、第２出力抵抗２４（抵抗値Ｒｃ２）、第２入力端子２８（第２入力信号ＶＩＮ２）、第２出力端子２９（第２出力信号ＶＯＵＴ２）及び制御部３０を備える。
【００４２】
第１トランジスタＱＡ１１１は、エミッタが接地抵抗２０に、コレクタが第２トランジスタＱＢ１１２のエミッタに、ベースは第１入力端子１８及び第３トランジスタＱＣ１１３のエミッタにそれぞれ接続されている。
第２トランジスタＱＢ１１２は、エミッタが第１トランジスタＱＡ１１１のコレクタに、コレクタが第３トランジスタＱＣ１１３のコレクタ及び第１出力端子１９に、ベースが切替スイッチ１７及び第５トランジスタＱＢ２２２にそれぞれ接続されている。そして、コレクタは更に第１出力抵抗１９に接続されている。
第３トランジスタＱＣ１１３は、エミッタが第１入力端子１８及び第１トランジスタＱＡ１１１のベースに、コレクタが第１出力端子１９及び第２トランジスタＱＢ１１２のコレクタに、ベースが切替スイッチ１７及び第６トランジスタＱＣ２２３にそれぞれ接続されている。そして、コレクタは更に第１出力抵抗１４に接続されている。
第１出力抵抗１４（抵抗値Ｒｃ１）は、一端を第２トランジスタＱＢ１１２及び第３トランジスタＱＣ１１３のコレクタ、第１出力端子１９に、他端を定電圧電源１５に、それぞれ接続している。
第１入力端子１８は、第１入力信号ＶＩＮ１を供給する。
第１出力端子１９は、第１出力信号ＶＯＵＴ１を出力する。
【００４３】
第４トランジスタＱＡ２２１は、エミッタが接地抵抗２０に、コレクタが第５トランジスタＱＢ２２２のエミッタに、ベースは第２入力端子２８及び第６トランジスタＱＣ２２３のエミッタにそれぞれ接続されている。
第５トランジスタＱＢ２２２は、エミッタが第４トランジスタＱＡ２２１のコレクタに、コレクタが第６トランジスタＱＣ２２３のコレクタ及び第２出力端子２９に、ベースが切替スイッチ１７及び第２トランジスタＱＢ１１２にそれぞれ接続されている。そして、コレクタは更に第２出力抵抗２４に接続されている。
第６トランジスタＱＣ２２３は、エミッタが第２入力端子２８及び第４トランジスタＱＡ２２１のベースに、コレクタが第２出力端子２９及び第５トランジスタＱＢ２２２のコレクタに、ベースが切替スイッチ１７及び第３トランジスタＱＣ１１３にそれぞれ接続されている。そして、コレクタは更に第２出力抵抗２４に接続されている。
第２出力抵抗２４（抵抗値Ｒｃ２）は、一端を第５トランジスタＱＢ２２２及び第６トランジスタＱＣ２２３のコレクタ、第２出力端子２９に、他端を定電圧電源１５に、それぞれ接続している。
第２入力端子２８は、第２入力信号ＶＩＮ２を供給する。
第２出力端子２９は、第２出力信号ＶＯＵＴ２を出力する。
【００４４】
定電圧電源１５（定電圧Ｖｃｃ）は、電源電圧である定電圧Ｖｃｃを供給する。
参照電源１６（定電圧Ｖｒｅｆ）は、参照電圧である定電圧Ｖｒｅｆを供給する。
切替スイッチ部としての切替スイッチ１７は、制御部３０からの切替信号Ｓ（後述）に基づいて、参照電源１６を第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベース、又は、第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースのいずれか一方へ接続する。
接地抵抗２０（Ｒｃ）は、一端を第１トランジスタＱＡ１１１及び第４トランジスタＱＡ２２１のエミッタに接続され、他端を接地している。
【００４５】
制御部３０は、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２に基づいて、それらの信号の強度が予め設定された基準となる強度Ｖ０（電圧の大きさ）以上の大きさか否かの判定を行う。そして、判定結果に基づいて、切替スイッチ１７を制御する切替信号Ｓを切替スイッチ１７へ出力する。予め設定された基準となる強度Ｖ０（基準電圧）は、制御部３０の記憶部（図示せず）に格納されている。
ただし、第１入力信号ＶＩＮ１及び第２入力信号ＶＩＮ１の強度で判定しても良い。
【００４６】
ただし、切替信号Ｓは、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の少なくとも一方の強度が予め設定された値Ｖ０以上の場合、参照電源６を第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースへ接続するように切替スイッチ１７を制御する。それにより、第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースへ参照電圧Ｖｒｅｆが印加される。
又は、切替信号Ｓは、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の強度が予め設定された値Ｖ０未満の場合、参照電源６を第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベースへ接続するように切替スイッチ１７を制御する。それより、第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベースへ参照電圧Ｖｒｅｆが印加される。
【００４７】
又は、制御部３０は、２つの比較器及び論理回路を備える。そして、予め設定された基準電圧Ｖ０と第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の電圧とを２つの比較器でそれぞれ比較する。そして、２つの比較結果に基づいて、論理回路は、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の少なくとも一方の強度が基準電圧Ｖ０以上であれば切替信号Ｓとして“１”を出力し、両方が基準電圧Ｖ０未満であれば“０”を出力する。この場合、切替スイッチ１７は、“０”ならば参照電源６を参照電源６を第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベースへ、“１”ならば第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースへ接続する。
ただし、第１入力信号ＶＩＮ１及び第２入力信号ＶＩＮ１の強度で判定しても良い。
【００４８】
次に、本発明である可変利得増幅器を適用した差動増幅器の実施の形態の動作について図４〜図６を参照して説明する。
ただし、図５及び図６は、本発明である可変利得増幅器を適用した差動増幅器の実施の形態の動作を説明するために、図４を等価的に書き直した回路図である。図５は、図４において切替スイッチ１７が、第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベースに、参照電源６を接続した場合の回路図である。図６は、図４において切替スイッチ１７が、第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースに、参照電源６を接続した場合の回路図である。各構成は、図６において第１トランジスタＱＡ１１１及び第４トランジスタＱＡ２２１を、それぞれダイオード１１’及びダイオード２１’として記した以外は図４と同様であるので、その説明を省略する。
【００４９】
本発明である可変利得増幅器を適用した差動増幅器は、実施例１のステップＳ１及びステップＳ２と同様にして、制御部３０からの切替信号Ｓにより、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の少なくとも一方の強度が予め設定された値Ｖ０以上の場合、図６の回路を有する差動増幅器となり、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の強度が予め設定された値Ｖ０未満の場合、図５の回路を有する差動増幅器となる。
その他は、通常の差動増幅器の動作と同様であるので、その説明を省略する。
【００５０】
本実施例の差動増幅器においても、実施例１と同様の効果を得ることが出来る。
【００５１】
【発明の効果】
本発明により、可変利得増幅器において、低い雑音、少ない歪みで高利得と低利得の二つの状態を切り替える動作を実施することが可能となる。
【図面の簡単な説明】
【図１】本発明である可変利得増幅器の実施の形態における構成を示す回路図である。
【図２】本発明である可変利得増幅器の実施の形態の動作を説明する等価回路図である。
【図３】本発明である可変利得増幅器の実施の形態の他の動作を説明する等価回路図である。
【図４】本発明である可変利得増幅器を適用した差動増幅器の実施の形態における構成を示す回路図である。
【図５】本発明である可変利得増幅器を適用した差動増幅器の実施の形態の動作を説明する等価回路図である。
【図６】本発明である可変利得増幅器を適用した差動増幅器の実施の形態の他の動作を説明する等価回路図である。
【図７】従来の可変利得増幅器の構成を示す回路図である。
【符号の説明】
１ 第１トランジスタＱＡ
２ 第２トランジスタＱＢ
３ 第３トランジスタＱＣ
４ 出力抵抗
５ 定電圧電源
６ 参照電源
７ 切替スイッチ
８ 入力端子
９ 出力端子
１０ 制御部
１１ 第１トランジスタＱＡ１
１２ 第２トランジスタＱＢ１
１３ 第３トランジスタＱＣ１
１４ 第１出力抵抗
１５ 定電圧電源
１６ 参照電源
１７ 切替スイッチ
１８ 第１入力端子
１９ 第１出力端子
２０ 接地抵抗
２１ 第４トランジスタＱＡ２
２２ 第５トランジスタＱＢ２
２３ 第６トランジスタＱＣ２
２４ 第２出力抵抗
２８ 第２入力端子
２９ 第２出力端子
３０ 制御部
１０１ 第１トランジスタＱａ
１０２ 第２トランジスタＱｂ
１０３ 第３トランジスタＱｃ
１０４ 第４トランジスタＱｄ
１０５ 第５トランジスタＱｅ
１０６ 出力抵抗
１０７ 第１電源
１０８ 入力端子
１０９ 出力端子
１１０ 第２電源
１１１ 第３電源
【発明の属する技術分野】
本発明は、可変利得増幅器及び差動増幅器に関し、特に、入力信号に基づいて利得を変更する可変利得増幅器及び差動増幅器に関する。
【０００２】
【従来の技術】
入力信号の信号強度に応じて、利得を変更して増幅を行う可変利得増幅器が知られている。
図７は、従来の可変利得増幅器の構成を示す回路図である。第１トランジスタＱａ１０１〜第５トランジスタＱｅ１０５、出力抵抗Ｒｃ１０６、第１電源１０７（定電圧Ｖｃｃ）、入力端子１０８（入力信号ＶＩＮ）、出力端子１０９（出力信号ＶＯＵＴ）、第２電源１１０（定電圧ＶＡ）及び第３電源１１１（定電圧ＶＢ）を備える。
【０００３】
第１トランジスタＱａ１０１は、ベースを入力端子１０８及び第２トランジスタＱｂ１０２のベースに、エミッタを接地に、コレクタを第４トランジスタＱｄ１０４及び第５トランジスタＱｅ１０５のエミッタにそれぞれ接続している。
第２トランジスタＱｂ１０２は、ベースを入力端子１０８及び第１トランジスタＱａ１０１のベースに、エミッタを接地に、コレクタを第３トランジスタＱｃ１０３のエミッタにそれぞれ接続している。
第３トランジスタＱｃ１０３は、ベースを第３電源１１１及び第４トランジスタＱｄ１０４のベースに、エミッタを第２トランジスタＱｂ１０２のコレクタに、コレクタを第４トランジスタＱｄ１０４のコレクタと出力抵抗１０６（抵抗値Ｒｃ）と出力端子１０９にそれぞれ接続している。
第４トランジスタＱｄ１０４は、ベースを第３電源１１１及び第３トランジスタＱｃ１０３のベースに、エミッタを第１トランジスタＱａ１０１のコレクタ及び第５トランジスタＱｅ１０５のエミッタに、コレクタを第３トランジスタＱｃ１０３のコレクタと出力抵抗１０６と出力端子１０９にそれぞれ接続している。
第５トランジスタＱｅ１０５は、ベースを第２電源１１０に、エミッタを第１トランジスタＱａ１０１のコレクタ及び第４トランジスタＱｄ１０４のエミッタに、コレクタを第１電源１０７及び出力抵抗１０６にそれぞれ接続している。
【０００４】
この可変利得増幅器における動作は以下のようになる。
高利得動作状態は、バイアスコントロールにより第３電源１１１の出力ＶＢが、第２電源１１０の出力ＶＡよりも大きくなった場合である。このとき、第５トランジスタＱｅ１０５がオープン状態になり、第１トランジスタＱａ１０１−第４トランジスタＱｄ１０４がカスコード増幅器として動作する。そのため、高利得を得ることができる。
一方、低利得動作状態は、バイアスコントロールにより第３電源１１１の出力ＶＢが、第２電源１１０の出力ＶＡよりも小さくなった場合である。このとき、第５トランジスタＱｅ１０５が導通し、第１トランジスタＱａ１０１が増幅器として動作する。そして、増幅された信号がＶｃｃライン（ＡＣグランド）にバイパスされるため低利得になる。
【０００５】
通常、入力信号ＶＩＮのパワーが大きい場合、歪み特性の悪化を防ぐために増幅器を低利得状態で動作させる。この従来方式では、低利得動作状態において、利得を小さくするために増幅された信号電流の一部を、ＡＣグランドにバイパスさせている。しかし、その際、高利得動作状態の場合と同様に、パワーの大きい入力信号ＶＩＮが第１トランジスタＱａ１０１と第２トランジスタＱｂ１０２に入力されるため、コレクタに流れる電流信号は、大きな歪み成分を持ってしまう。そして、その電流信号の一部がバイパスされても、既に残った部分に歪み成分が存在しているため、出力信号ＶＯＵＴに現れる歪み成分が大きくなる。従って、低利得動作状態においても入力信号ＶＩＮのパワーが大きい場合の歪み特性が悪くなる。
【０００６】
関連する技術として、特開２０００−２７８０６１号公報に、可変利得増幅器の技術が開示されている。この技術の可変利得増幅器は、カスコード接続増幅器、第３のトランジスタ、第４のトランジスタ、エミッタ抵抗及びバイアス切替回路を備える。
カスコード接続増幅器は、エミッタ端子を接地した第１のトランジスタのコレクタ端子と、第１の接地容量によりベース端子を高周波的に接地した第２のトランジスタのエミッタ端子とを接続している。第３のトランジスタは、第２の接地容量によりベース端子を高周波的に接地し、第１のトランジスタのベースの端子にエミッタ端子を接続し、第２のトランジスタのコレクタ端子にコレクタ端子を接続している。第４のトランジスタは、第３のトランジスタのエミッタ端子に接続され、定電流源として動作する。エミッタ抵抗は、第４のトランジスタのエミッタ端子を接地する。バイアス切替回路は、第１、第２、第３、第４のトランジスタのベースバイアスを供給する。
そして、この技術の可変利得増幅器は、第１のトランジスタの遮断条件及びバイアス切替回路を用いて、カスコード接続増幅器あるいは第３のトランジスタのいずれか一方を動作させることにより利得切替を行うことを特徴とする。
【０００７】
この技術は、高利得回路としてのカスコード接続増幅器と低利得回路としての第３のトランジスタとの接続において、対接地間に寄生成分を有する集積回路内臓の容量を利用していない。そのため、高利得時においてカスコード接続増幅器単体の利得及び雑音指数特性をほとんど劣化させない、と記されている。
また、低利得回路としてベース接地トランジスタ単体を使用するため、電流を削減する低利得時でも、カスコード接続増幅器単体と比べ、入力段のエミッタ接地トランジスタの非線形効果による高次歪特性が改善される、と記されている。
【０００８】
また、特開２０００−１０１３７１号公報に、可変利得増幅器の技術が開示されている。この技術の可変利得増幅器は、エミッタ端子を接地した第１及び第２のトランジスタのコレクタと、ベース端子を高周波的に接地した第３のトランジスタのエミッタとをカスコード接続した増幅器である。
変利得増幅器は、更に、帰還抵抗と、バイアス切替回路と、第１のインピーダンス補償回路と、第２のインピーダンス補償回路とを備える。ただし、帰還抵抗は、第２のトランジスタのエミッタ端子を接地する。バイアス切替回路は、第１又は第２のトランジスタのいずれか一方を選択してベースバイアスを供給する。第１のインピーダンス補償回路は、第２のトランジスタの入力インピーダンスを制御する。第２のインピーダンス補償回路は、第１及び第２のトランジスタのベース端子に接続している。
そして、変利得増幅器は、バイアス切替回路と連動して第１のインピーダンス補償回路を動作させることを特徴としている。
【０００９】
また、特開平１１−６８４７１号公報に、トランジスタ増幅器の技術が開示されている。この技術のトランジスタ増幅器は、エミッタ接地型トランジスタより成る入力段を含むトランジスタ増幅器である。そして、入力段トランジスタのベースに接続され、入力段トランジスタのベースエミッタ接合と逆極性の半導体接合を含む予歪回路を設けたことを特徴としている。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、低い雑音で、高利得と低利得の二つの状態を切り替えることが可能な可変利得増幅器及び差動増幅器を提供することである。
【００１１】
また、本発明の他の目的は、低い雑音指数で、高利得の状態で使用することが出来る可変利得増幅器及び差動増幅器を提供することである。
【００１２】
本発明の更に他の目的は、少ない歪みで、低利得の状態で使用することが可能な可変利得増幅器及び差動増幅器を提供することである。
【００１３】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される括弧付きの番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
従って、上記課題を解決するために、本発明の可変利得増幅器は、第１トランジスタ（１）と、第２トランジスタ（２）と、第３トランジスタ（３）と、参照電源（６）と、切替スイッチ部（７）とを具備する。
切替スイッチ部（７）は、第２トランジスタ（２）のベース、又は、第３トランジスタ（３）のベースのいずれか一方と参照電源（６）とを接続する。第１トランジスタ（１）は、エミッタが接地され、コレクタが第２トランジスタ（２）のエミッタに、ベースが入力端子（８）及び第３トランジスタ（３）のエミッタにそれぞれ接続されている。第２トランジスタ（２）は、エミッタが第１トランジスタ（１）のコレクタに、コレクタが第３トランジスタ（３）のコレクタ及び出力端子（９）に、ベースが切替スイッチ部（７）にそれぞれ接続されている。第３トランジスタ（３）は、エミッタが入力端子（８）及び第１トランジスタ（１）のベースに、コレクタが出力端子（９）及び第２トランジスタ（２）のコレクタに、ベースが切替スイッチ部（７）にそれぞれ接続されている。
そして、切替スイッチ部（７）は、入力端子（８）に入力される入力信号（ＶＩＮ）又は出力端子（９）から出力される出力信号（ＶＯＵＴ）のいずれか一方に基づいて、参照電源（６）を第２トランジスタ（２）のベース、又は、第３トランジスタ（３）のベースのいずれか一方へ接続する。
【００１５】
また、本発明の可変利得増幅器は、切替スイッチ部（７）が、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）の強度が予め設定された値（Ｖ０）以上の場合、参照電源（６）を第３トランジスタ（３）のベースへ接続する。
【００１６】
また、本発明の可変利得増幅器は、切替スイッチ部（７）が、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）の強度が予め設定された値（Ｖ０）未満の場合、参照電源（６）を第２トランジスタ（２）のベースへ接続する。
【００１７】
更に、本発明の可変利得増幅器は、制御部（１０）を更に具備する。
ただし、制御部（１０）は、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）に基づいて、第２トランジスタ（２）のベース、又は、第３トランジスタ（３）のベースのいずれか一方と参照電源（６）とを接続するように切替スイッチ部（７）を制御する。
【００１８】
更に、本発明の可変利得増幅器は、制御部（１０）が、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）の強度が予め設定された値（Ｖ０）以上の場合、参照電源（６）を第３トランジスタ（３）のベースへ接続するように切替スイッチ部（７）を制御する。また、制御部（１０）は、入力信号（ＶＩＮ）又は出力信号（ＶＯＵＴ）のその強度が予め設定された値（Ｖ０）未満の場合、参照電源（６）を第２トランジスタ（２）のベースへ接続するように切替スイッチ部（７）を制御する。
【００１９】
上記課題を解決するための本発明の差動増幅器は、第１トランジスタ（１１）と、第２トランジスタ（１２）と、第３トランジスタ（１３）と、第４トランジスタ（２１）と、第５トランジスタ（２２）と、第６トランジスタ（２３）と、接地に接続された接地抵抗（２０）と、参照電源（１６）と、切替スイッチ部（１７）とを具備する。
切替スイッチ部（１７）は、第２トランジスタ（１２）及び第５トランジスタ（２２）のベース、又は、第３トランジスタ（１３）及び第６トランジスタ（２３）のベースのいずれか一方と、参照電源（１６）とを接続する。第１トランジスタ（１１）は、エミッタが接地抵抗（２０）及び第４トランジスタ（２１）のエミッタに、コレクタが第２トランジスタ（１２）のエミッタに、ベースが第１入力端子（１８）及び第３トランジスタ（１３）のエミッタにそれぞれ接続されている。第２トランジスタ（１２）は、エミッタが第１トランジスタ（１１）のコレクタに、コレクタが第３トランジスタ（１３）のコレクタ及び第１出力端子（１９）に、ベースが切替スイッチ部（１７）と第５トランジスタ（２２）のベースにそれぞれ接続されている。第３トランジスタ（１３）は、エミッタが第１入力端子（１８）及び第１トランジスタ（１１）のベースに、コレクタが第１出力端子（１９）及び第２トランジスタ（１２）のコレクタに、ベースが切替スイッチ部（１７）及び第６トランジスタ（２３）のベースにそれぞれ接続されている。
第４トランジスタ（２１）は、エミッタが接地抵抗（２０）及び第１トランジスタ（１１）のエミッタに、コレクタが第５トランジスタ（２２）のエミッタに、ベースが第２入力端子（２８）及び第６トランジスタ（２３）のエミッタにそれぞれ接続されている。第５トランジスタ（２２）は、エミッタが第４トランジスタ（２１）のコレクタに、コレクタが第６トランジスタ（２３）のコレクタ及び第２出力端子（２９）に、ベースが切替スイッチ部（１７）と第２トランジスタ（１２）のベースにそれぞれ接続されている。第６トランジスタは（２３）、エミッタが第２入力端子（２８）及び第４トランジスタ（２１）のベースに、コレクタが第２出力端子（２９）及び第５トランジスタ（２２）のコレクタに、ベースが切替スイッチ部（１７）及び第３トランジスタ（１３）のベースにそれぞれ接続されている。
そして、切替スイッチ部（１７）は、第１入力端子（１８）に入力される第１入力信号（ＶＩＮ１）及び第２入力端子（２８）に入力される第２入力信号（ＶＩＮ２）、又は、第１出力端子（１９）から出力される第１出力信号（ＶＯＵＴ１）及び第２出力端子（２９）から出力される第２出力信号（ＶＯＵＴ２）のいずれか一方に基づいて、参照電源（１６）を第２トランジスタ（１２）及び第５トランジスタ（２２）のベース、又は、第３トランジスタ（１３）及び第６トランジスタ（２３）のベースのいずれか一方へ接続する。
【００２０】
また、本発明の差動増幅器において、切替スイッチ部（１７）は、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）の少なくとも一方の強度、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）の少なくとも一方の強度が、予め設定された値（Ｖ０）以上の場合、参照電源（１６）を第３トランジスタ（１３）及び第６トランジスタ（２３）のベースへ接続する。
【００２１】
また、本発明の差動増幅器において、切替スイッチ部（１７）は、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）の強度、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）の強度が、予め設定された値（Ｖ０）未満の場合、参照電源（１６）を第２トランジスタ（１２）及び第５トランジスタ（２２）のベースへ接続する。
【００２２】
更に、本発明の差動増幅器は、制御部（３０）を更に具備する。
ただし、制御部（３０）は、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）に基づいて、第２トランジスタ（１２）及び第５トランジスタ（２２）のベース、又は、第３トランジスタ（１３）及び第６トランジスタ（２３）のベースのいずれか一方と参照電源（１６）とを接続するように切替スイッチ部（１７）を制御する。
【００２３】
更に、本発明の差動増幅器は、制御部（３０）が、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）の少なくとも一方の強度、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）の少なくとも一方の強度が、予め設定された値（Ｖ０）以上の場合、参照電源（１６）を第３トランジスタ（１３）及び第６トランジスタ（２３）のベースへ接続するように切替スイッチ部（１７）を制御する。また、制御部（３０）は、第１入力信号（ＶＩＮ１）及び第２入力信号（ＶＩＮ２）の強度、又は、第１出力信号（ＶＯＵＴ１）及び第２出力信号（ＶＯＵＴ２）の強度が予め設定された値（Ｖ０）未満の場合、参照電源（１６）を第２トランジスタ（１２）及び第５トランジスタ（２２）のベースへ接続するように切替スイッチ部（１７）を制御する。
【００２４】
【発明の実施の形態】
以下、本発明である可変利得増幅器及び差動増幅器の実施の形態に関して、添付図面を参照して説明する。
【００２５】
（実施例１）
本発明である可変利得増幅器の実施の形態に関して、添付図面を参照して説明する。
図１は、本発明である可変利得増幅器の実施の形態における構成を示す回路図である。第１トランジスタＱＡ１、第２トランジスタＱＢ２、第３トランジスタＱＣ３、出力抵抗４（抵抗値Ｒｃ）、定電圧電源５（定電圧Ｖｃｃ）、参照電源６（定電圧Ｖｒｅｆ）、切替スイッチ７、入力端子８（入力信号ＶＩＮ）、出力端子９（出力信号ＶＯＵＴ）及び制御部１０を備える。
【００２６】
第１トランジスタＱＡ１は、エミッタが接地されている。コレクタは第２トランジスタＱＢ２のエミッタに、ベースは入力端子８及び第３トランジスタＱＣ３のエミッタにそれぞれ接続されている。
第２トランジスタＱＢ２は、エミッタが第１トランジスタＱＡ１のコレクタに、コレクタが第３トランジスタＱＣ３のコレクタ及び出力端子９に、ベースが切替スイッチ７にそれぞれ接続されている。そして、コレクタは更に出力抵抗４に接続されている。
第３トランジスタＱＣ３は、エミッタが入力端子８及び第１トランジスタＱＡ１のベースに、コレクタが出力端子９及び第２トランジスタＱＢ２のコレクタに、ベースが切替スイッチ７にそれぞれ接続されている。そして、コレクタは更に出力抵抗４に接続されている。
入力端子８は、入力信号ＶＩＮを供給する。
出力端子９は、出力信号ＶＯＵＴを出力する。
【００２７】
出力抵抗４は、一端を第２トランジスタＱＢ２及び第３トランジスタＱＣ３のコレクタ、出力端子９に、他端を定電圧電源５に、それぞれ接続している。抵抗値は、Ｒｃである。
定電圧電源５は、電源電圧である定電圧Ｖｃｃを供給する。
参照電源６は、参照電圧である定電圧Ｖｒｅｆを供給する。定電圧Ｖｒｅｆは、この回路で使用するトランジスタのベース−エミッタ間電圧ＶＢＥの２倍以上の値（あるいは、第１トランジスタＱＡ１におけるベース−エミッタ間電圧ＶＢＥ１と第２トランジスタＱＢ２におけるベース−エミッタ間電圧ＶＢＥ２の和以上の値）になるように設定される。
切替スイッチ部としての切替スイッチ７は、制御部１０からの切替信号Ｓ（後述）に基づいて、参照電源６を第２トランジスタＱＢ２のベース、又は、第３トランジスタＱＣ３のベースのいずれか一方へ接続する。
【００２８】
制御部１０は、出力信号ＶＯＵＴの強度を検出し、その強度が予め設定された基準となる強度Ｖ０（電圧の大きさ）以上の大きさか否かの判定を行う（ただし、入力信号ＶＩＮの強度で判定しても良い）。そして、判定結果に基づいて、切替スイッチ７を制御する切替信号Ｓを切替スイッチ７へ出力する。予め設定された基準となる強度Ｖ０（基準電圧）は、制御部１０の記憶部（図示せず）に格納されている。
又は、制御部１０は、比較器を備える。そして、予め設定された基準電圧Ｖ０と出力信号ＶＯＵＴの電圧とを比較器（制御部１０）で比較し、基準電圧Ｖ０以上であれば切替信号Ｓとして“１”を出力し、未満であれば“０”を出力する（ただし、入力信号ＶＩＮの強度で判定しても良い）。この場合、切替スイッチ７は、“０”ならば参照電源６を第２トランジスタＱＢ２のベースへ、“１”ならば第３トランジスタＱＣ３のベースへ接続する。
【００２９】
次に、本発明である可変利得増幅器の実施の形態の動作について図１〜図３を参照して説明する。
ただし、図２及び図３は、本発明である可変利得増幅器の実施の形態の動作を説明するために、図１を等価的に書き直した回路図である。図２は、図１において切替スイッチ７が、第２トランジスタＱＢ２のベースに、参照電源６を接続した場合の回路図である。図３は、図１において切替スイッチ７が、第３トランジスタＱＣ３のベースに、参照電源６を接続した場合の回路図である。各構成は、図３において第１トランジスタＱＡ１をダイオード１’として記した以外は図１と同様であるので、その説明を省略する。
【００３０】
この可変利得増幅器における動作は以下のようになる。
（１）ステップＳ１
切替信号Ｓは、出力信号ＶＯＵＴ（又は、入力信号ＶＩＮでも良い、以下同じ）の強度に基づいて、制御部１０から出力される。ただし、切替信号Ｓは、出力信号ＶＯＵＴの強度が予め設定された値Ｖ０未満の場合、参照電源６を第２トランジスタＱＢ２のベースへ接続し、出力信号ＶＯＵＴの強度が予め設定された値Ｖ０以上の場合、参照電源６を第３トランジスタＱＣ３のベースへ接続するように切替スイッチ７を制御する。
ただし、出力信号ＶＯＵＴの強度が予め設定された値Ｖ０未満の場合、可変利得増幅器は、高利得動作を行う。また、出力信号ＶＯＵＴの強度が予め設定された値Ｖ０以上の場合、可変利得増幅器は、低利得動作を行う。
【００３１】
（２）ステップＳ２
切替信号Ｓに基づいて、切替スイッチ７により第２トランジスタＱＢ２、又は、第３トランジスタＱＣ３のいずれか一方へ参照電源６が接続される。そして、第２トランジスタＱＢ２、又は、第３トランジスタＱＣ３のいずれか一方のベースへ参照電圧Ｖｒｅｆが印加される。
【００３２】
（３−１）ステップＳ３−１：高利得動作を行なう場合
第２トランジスタＱＢ２のベースへ参照電圧Ｖｒｅｆが印加されるので、図１において第３トランジスタＱＣ３はオープン状態になる。すなわち、図１は、図２に示す図１の等価回路のようになり、第１トランジスタＱＡ１と第２トランジスタＱＢ２とがカスコードアンプとして動作することになる。従って、高利得と低雑音の特性を有する増幅器として動作する。
そして、入力信号ＶＩＮは、入力端子８から入力され、カスコードアンプ（第１トランジスタＱＡ１と第２トランジスタＱＢ２）において低雑音かつ高利得で増幅され、出力信号ＶＯＵＴとして出力端子９から出力される。
【００３３】
ステップＳ３−１では、第３トランジスタＱＣ３は存在しないものとして図２のような等価回路で取り扱うことが出来る。そのため、第１トランジスタＱＡ１の入力のベースに別のトランジスタのコレクタ等を接続している場合に考慮するサブ寄生容量への対処が不要となる。従って、ＮＦ（Ｎｏｉｓｅ Ｆｉｇｕｒｅ）が非常に良好（低雑音）となる。
【００３４】
本発明における図２の構成及びその動作により、良好なＮＦを有する高利得な増幅を実施することが可能となる。
【００３５】
（３−２）ステップＳ３−２：低利得動作を行なう場合
第３トランジスタＱＣ３のベースへ参照電圧Ｖｒｅｆが印加されるので、図１において第２トランジスタＱＢ２はオープン状態になる。すなわち、図１は、図３に示す図１の等価回路のようになり、ダイオード１’として動作する第１トランジスタＱＡ１のベース−エミッタ接合導通電流の駆動で、第３トランジスタＱＣ３がベース接地増幅器として動作することになる。
そして、入力信号ＶＩＮは、入力端子８から入力され、ベース接地増幅器（第３トランジスタＱＣ３）において低歪みかつ低利得で増幅され、出力信号ＶＯＵＴとして出力端子９から出力される。
【００３６】
ステップＳ３−２では、ＤＣバイアス電流が、ダイオード１’として働く第１トランジスタＱＡ１のベース−エミッタ間電流により提供される。そのとき、第１トランジスタＱＡ１のベース対グランドの交流インピーダンスが小さいため、一部の入力信号はグランドにバイパスされる。そのため、増幅器である第３トランジスタＱＣ３へ入力信号ＶＩＮが入力される前に、実効的な入力信号ＶＩＮのパワーが小さくなる。従って、増幅後の出力信号ＶＯＵＴにおける歪み特性が著しく改善（低歪み）される。
また、実効的な入力信号ＶＩＮのパワーが小さくなるので、低利得の増幅器として動作する。
【００３７】
本発明では、低利得時は第１トランジスタＱＡ１がダイオードとして働き、増幅器（第３トランジスタＱＣ３）の入力インピーダンスは交流抵抗の並列接続となる。そのため、入力インピーダンスの値を極めて小さくすることが出来る。従って、高入力パワー時の実効入力パワーを大きく下げることが出来、歪み特性が著しく改善される。
【００３８】
本発明における図３の構成及びその動作により、低歪みで低利得な増幅を実施することが可能となる。
【００３９】
以上のようにして、本発明の可変利得増幅器は、低い雑音で、高利得と低利得の二つの状態を切り替える動作を実施することが出来る。その際、高利得の状態では、低い雑音指数で使用することが出来る。また、低利得の状態では、少ない歪みで、使用することが可能となる。
【００４０】
本発明の可変利得増幅器は、参照電源６を一つしか用いず、制御に際しその値を変更する必要が無い。また、構成するトランジスタの数が少なく、制御用の切替スイッチも一つ設ければ良い。従って、少ない構成、配線により実施することが出来る。
【００４１】
（実施例２）
次に、本発明である可変利得増幅器を適用した差動増幅器の実施の形態に関して、添付図面を参照して説明する。
図４は、本発明である可変利得増幅器を適用した差動増幅器の実施の形態における構成を示す回路図である。第１トランジスタＱＡ１１１、第２トランジスタＱＢ１１２、第３トランジスタＱＣ１１３、第１出力抵抗１４（抵抗値Ｒｃ１）、定電圧電源１５（定電圧Ｖｃｃ）、参照電源１６（定電圧Ｖｒｅｆ）、切替スイッチ１７、第１入力端子１８（第１入力信号ＶＩＮ１）、第１出力端子１９（第１出力信号ＶＯＵＴ１）、接地抵抗２０（Ｒｃ）、第４トランジスタＱＡ２２１、第５トランジスタＱＢ２２２、第６トランジスタＱＣ２２３、第２出力抵抗２４（抵抗値Ｒｃ２）、第２入力端子２８（第２入力信号ＶＩＮ２）、第２出力端子２９（第２出力信号ＶＯＵＴ２）及び制御部３０を備える。
【００４２】
第１トランジスタＱＡ１１１は、エミッタが接地抵抗２０に、コレクタが第２トランジスタＱＢ１１２のエミッタに、ベースは第１入力端子１８及び第３トランジスタＱＣ１１３のエミッタにそれぞれ接続されている。
第２トランジスタＱＢ１１２は、エミッタが第１トランジスタＱＡ１１１のコレクタに、コレクタが第３トランジスタＱＣ１１３のコレクタ及び第１出力端子１９に、ベースが切替スイッチ１７及び第５トランジスタＱＢ２２２にそれぞれ接続されている。そして、コレクタは更に第１出力抵抗１９に接続されている。
第３トランジスタＱＣ１１３は、エミッタが第１入力端子１８及び第１トランジスタＱＡ１１１のベースに、コレクタが第１出力端子１９及び第２トランジスタＱＢ１１２のコレクタに、ベースが切替スイッチ１７及び第６トランジスタＱＣ２２３にそれぞれ接続されている。そして、コレクタは更に第１出力抵抗１４に接続されている。
第１出力抵抗１４（抵抗値Ｒｃ１）は、一端を第２トランジスタＱＢ１１２及び第３トランジスタＱＣ１１３のコレクタ、第１出力端子１９に、他端を定電圧電源１５に、それぞれ接続している。
第１入力端子１８は、第１入力信号ＶＩＮ１を供給する。
第１出力端子１９は、第１出力信号ＶＯＵＴ１を出力する。
【００４３】
第４トランジスタＱＡ２２１は、エミッタが接地抵抗２０に、コレクタが第５トランジスタＱＢ２２２のエミッタに、ベースは第２入力端子２８及び第６トランジスタＱＣ２２３のエミッタにそれぞれ接続されている。
第５トランジスタＱＢ２２２は、エミッタが第４トランジスタＱＡ２２１のコレクタに、コレクタが第６トランジスタＱＣ２２３のコレクタ及び第２出力端子２９に、ベースが切替スイッチ１７及び第２トランジスタＱＢ１１２にそれぞれ接続されている。そして、コレクタは更に第２出力抵抗２４に接続されている。
第６トランジスタＱＣ２２３は、エミッタが第２入力端子２８及び第４トランジスタＱＡ２２１のベースに、コレクタが第２出力端子２９及び第５トランジスタＱＢ２２２のコレクタに、ベースが切替スイッチ１７及び第３トランジスタＱＣ１１３にそれぞれ接続されている。そして、コレクタは更に第２出力抵抗２４に接続されている。
第２出力抵抗２４（抵抗値Ｒｃ２）は、一端を第５トランジスタＱＢ２２２及び第６トランジスタＱＣ２２３のコレクタ、第２出力端子２９に、他端を定電圧電源１５に、それぞれ接続している。
第２入力端子２８は、第２入力信号ＶＩＮ２を供給する。
第２出力端子２９は、第２出力信号ＶＯＵＴ２を出力する。
【００４４】
定電圧電源１５（定電圧Ｖｃｃ）は、電源電圧である定電圧Ｖｃｃを供給する。
参照電源１６（定電圧Ｖｒｅｆ）は、参照電圧である定電圧Ｖｒｅｆを供給する。
切替スイッチ部としての切替スイッチ１７は、制御部３０からの切替信号Ｓ（後述）に基づいて、参照電源１６を第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベース、又は、第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースのいずれか一方へ接続する。
接地抵抗２０（Ｒｃ）は、一端を第１トランジスタＱＡ１１１及び第４トランジスタＱＡ２２１のエミッタに接続され、他端を接地している。
【００４５】
制御部３０は、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２に基づいて、それらの信号の強度が予め設定された基準となる強度Ｖ０（電圧の大きさ）以上の大きさか否かの判定を行う。そして、判定結果に基づいて、切替スイッチ１７を制御する切替信号Ｓを切替スイッチ１７へ出力する。予め設定された基準となる強度Ｖ０（基準電圧）は、制御部３０の記憶部（図示せず）に格納されている。
ただし、第１入力信号ＶＩＮ１及び第２入力信号ＶＩＮ１の強度で判定しても良い。
【００４６】
ただし、切替信号Ｓは、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の少なくとも一方の強度が予め設定された値Ｖ０以上の場合、参照電源６を第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースへ接続するように切替スイッチ１７を制御する。それにより、第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースへ参照電圧Ｖｒｅｆが印加される。
又は、切替信号Ｓは、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の強度が予め設定された値Ｖ０未満の場合、参照電源６を第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベースへ接続するように切替スイッチ１７を制御する。それより、第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベースへ参照電圧Ｖｒｅｆが印加される。
【００４７】
又は、制御部３０は、２つの比較器及び論理回路を備える。そして、予め設定された基準電圧Ｖ０と第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の電圧とを２つの比較器でそれぞれ比較する。そして、２つの比較結果に基づいて、論理回路は、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の少なくとも一方の強度が基準電圧Ｖ０以上であれば切替信号Ｓとして“１”を出力し、両方が基準電圧Ｖ０未満であれば“０”を出力する。この場合、切替スイッチ１７は、“０”ならば参照電源６を参照電源６を第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベースへ、“１”ならば第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースへ接続する。
ただし、第１入力信号ＶＩＮ１及び第２入力信号ＶＩＮ１の強度で判定しても良い。
【００４８】
次に、本発明である可変利得増幅器を適用した差動増幅器の実施の形態の動作について図４〜図６を参照して説明する。
ただし、図５及び図６は、本発明である可変利得増幅器を適用した差動増幅器の実施の形態の動作を説明するために、図４を等価的に書き直した回路図である。図５は、図４において切替スイッチ１７が、第２トランジスタＱＢ１１２及び第５トランジスタＱＢ２２２のベースに、参照電源６を接続した場合の回路図である。図６は、図４において切替スイッチ１７が、第３トランジスタＱＣ１１３及び第６トランジスタＱＣ２２３のベースに、参照電源６を接続した場合の回路図である。各構成は、図６において第１トランジスタＱＡ１１１及び第４トランジスタＱＡ２２１を、それぞれダイオード１１’及びダイオード２１’として記した以外は図４と同様であるので、その説明を省略する。
【００４９】
本発明である可変利得増幅器を適用した差動増幅器は、実施例１のステップＳ１及びステップＳ２と同様にして、制御部３０からの切替信号Ｓにより、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の少なくとも一方の強度が予め設定された値Ｖ０以上の場合、図６の回路を有する差動増幅器となり、第１出力信号ＶＯＵＴ１及び第２出力信号ＶＯＵＴ２の強度が予め設定された値Ｖ０未満の場合、図５の回路を有する差動増幅器となる。
その他は、通常の差動増幅器の動作と同様であるので、その説明を省略する。
【００５０】
本実施例の差動増幅器においても、実施例１と同様の効果を得ることが出来る。
【００５１】
【発明の効果】
本発明により、可変利得増幅器において、低い雑音、少ない歪みで高利得と低利得の二つの状態を切り替える動作を実施することが可能となる。
【図面の簡単な説明】
【図１】本発明である可変利得増幅器の実施の形態における構成を示す回路図である。
【図２】本発明である可変利得増幅器の実施の形態の動作を説明する等価回路図である。
【図３】本発明である可変利得増幅器の実施の形態の他の動作を説明する等価回路図である。
【図４】本発明である可変利得増幅器を適用した差動増幅器の実施の形態における構成を示す回路図である。
【図５】本発明である可変利得増幅器を適用した差動増幅器の実施の形態の動作を説明する等価回路図である。
【図６】本発明である可変利得増幅器を適用した差動増幅器の実施の形態の他の動作を説明する等価回路図である。
【図７】従来の可変利得増幅器の構成を示す回路図である。
【符号の説明】
１ 第１トランジスタＱＡ
２ 第２トランジスタＱＢ
３ 第３トランジスタＱＣ
４ 出力抵抗
５ 定電圧電源
６ 参照電源
７ 切替スイッチ
８ 入力端子
９ 出力端子
１０ 制御部
１１ 第１トランジスタＱＡ１
１２ 第２トランジスタＱＢ１
１３ 第３トランジスタＱＣ１
１４ 第１出力抵抗
１５ 定電圧電源
１６ 参照電源
１７ 切替スイッチ
１８ 第１入力端子
１９ 第１出力端子
２０ 接地抵抗
２１ 第４トランジスタＱＡ２
２２ 第５トランジスタＱＢ２
２３ 第６トランジスタＱＣ２
２４ 第２出力抵抗
２８ 第２入力端子
２９ 第２出力端子
３０ 制御部
１０１ 第１トランジスタＱａ
１０２ 第２トランジスタＱｂ
１０３ 第３トランジスタＱｃ
１０４ 第４トランジスタＱｄ
１０５ 第５トランジスタＱｅ
１０６ 出力抵抗
１０７ 第１電源
１０８ 入力端子
１０９ 出力端子
１１０ 第２電源
１１１ 第３電源
Claims (10)
- 第１トランジスタと、
第２トランジスタと、
第３トランジスタと、
参照電源と、
前記第２トランジスタのベース、又は、前記第３トランジスタのベースのいずれか一方と前記参照電源とを接続する切替スイッチ部と、
を具備し、
前記第１トランジスタは、エミッタが接地され、コレクタが前記第２トランジスタのエミッタに、ベースが入力端子及び前記第３トランジスタのエミッタにそれぞれ接続され、
前記第２トランジスタは、エミッタが前記第１トランジスタのコレクタに、コレクタが前記第３トランジスタのコレクタ及び出力端子に、ベースが前記切替スイッチ部にそれぞれ接続され、
前記第３トランジスタは、エミッタが前記入力端子及び第１トランジスタのベースに、コレクタが前記出力端子及び前記第２トランジスタのコレクタに、ベースが前記切替スイッチ部にそれぞれ接続され、
前記切替スイッチ部は、前記入力端子に入力される入力信号又は前記出力端子から出力される出力信号のいずれか一方に基づいて、前記参照電源を前記第２トランジスタのベース、又は、前記第３トランジスタのベースのいずれか一方へ接続する、
可変利得増幅器。 - 前記切替スイッチ部は、前記入力信号又は前記出力信号の強度が予め設定された値以上の場合、前記参照電源を前記第３トランジスタのベースへ接続する、
請求項１に記載の可変利得増幅器。 - 前記切替スイッチ部は、前記入力信号又は前記出力信号の強度が予め設定された値未満の場合、前記参照電源を前記第２トランジスタのベースへ接続する、
請求項１又は２に記載の可変利得増幅器。 - 前記入力信号又は前記出力信号に基づいて、前記第２トランジスタのベース、又は、前記第３トランジスタのベースのいずれか一方と前記参照電源とを接続するように前記切替スイッチ部を制御する制御部を更に具備する、
請求項１に記載の可変利得増幅器。 - 前記制御部は、前記入力信号又は前記出力信号の強度が予め設定された値以上の場合、前記参照電源を前記第３トランジスタのベースへ接続し、前記入力信号又は前記出力信号の前記強度が前記予め設定された値未満の場合、前記参照電源を前記第２トランジスタのベースへ接続するように前記切替スイッチ部を制御する、
請求項４に記載の可変利得増幅器。 - 第１トランジスタと、
第２トランジスタと、
第３トランジスタと、
第４トランジスタと、
第５トランジスタと、
第６トランジスタと、
接地に接続された接地抵抗と、
参照電源と、
前記第２トランジスタ及び前記第５トランジスタのベース、又は、前記第３トランジスタ及び前記第６トランジスタのベースのいずれか一方と、前記参照電源とを接続する切替スイッチ部と、
を具備し、
前記第１トランジスタは、エミッタが前記接地抵抗及び前記第４トランジスタのエミッタに、コレクタが前記第２トランジスタのエミッタに、ベースが第１入力端子及び前記第３トランジスタのエミッタにそれぞれ接続され、
前記第２トランジスタは、エミッタが前記第１トランジスタのコレクタに、コレクタが前記第３トランジスタのコレクタ及び第１出力端子に、ベースが前記切替スイッチ部と前記第５トランジスタのベースにそれぞれ接続され、
前記第３トランジスタは、エミッタが前記第１入力端子及び第１トランジスタのベースに、コレクタが前記第１出力端子及び前記第２トランジスタのコレクタに、ベースが前記切替スイッチ部及び前記第６トランジスタのベースにそれぞれ接続され、
前記第４トランジスタは、エミッタが前記接地抵抗及び前記第１トランジスタのエミッタに、コレクタが前記第５トランジスタのエミッタに、ベースが第２入力端子及び前記第６トランジスタのエミッタにそれぞれ接続され、
前記第５トランジスタは、エミッタが前記第４トランジスタのコレクタに、コレクタが前記第６トランジスタのコレクタ及び第２出力端子に、ベースが前記切替スイッチ部と前記第２トランジスタのベースにそれぞれ接続され、
前記第６トランジスタは、エミッタが前記第２入力端子及び第４トランジスタのベースに、コレクタが前記第２出力端子及び前記第５トランジスタのコレクタに、ベースが前記切替スイッチ部及び前記第３トランジスタのベースにそれぞれ接続され、
前記切替スイッチ部は、前記第１入力端子に入力される第１入力信号及び前記第２入力端子に入力される第２入力信号、又は、前記第１出力端子から出力される第１出力信号及び前記第２出力端子から出力される第２出力信号のいずれか一方に基づいて、前記参照電源を前記第２トランジスタ及び前記第５トランジスタのベース、又は、前記第３トランジスタ及び前記第６トランジスタのベースのいずれか一方へ接続する、
差動増幅器。 - 前記切替スイッチ部は、前記第１入力信号及び前記第２入力信号の少なくとも一方の強度、又は、前記第１出力信号及び前記第２出力信号の少なくとも一方の強度が、予め設定された値以上の場合、前記参照電源を前記第３トランジスタ及び前記第６トランジスタのベースへ接続する、
請求項６に記載の差動増幅器。 - 前記切替スイッチ部は、前記第１入力信号及び前記第２入力信号の強度、又は、前記第１出力信号及び前記第２出力信号の強度が、前記予め設定された値未満の場合、前記参照電源を前記第２トランジスタ及び前記第５トランジスタのベースへ接続する、
請求項６又は７に記載の差動増幅器。 - 前記第１入力信号及び前記第２入力信号、又は、前記第１出力信号及び前記第２出力信号に基づいて、前記第２トランジスタ及び前記第５トランジスタのベース、又は、前記第３トランジスタ及び前記第６トランジスタのベースのいずれか一方と前記参照電源とを接続するように前記切替スイッチ部を制御する制御部を更に具備する、
請求項６に記載の差動増幅器。 - 前記制御部は、前記第１入力信号及び前記第２入力信号の少なくとも一方の強度、又は、前記第１出力信号及び前記第２出力信号の少なくとも一方の強度が前記予め設定された値以上の場合、前記参照電源を前記第３トランジスタ及び前記第６トランジスタのベースへ接続し、前記第１入力信号及び前記第２入力信号の強度、又は、前記第１出力信号及び前記第２出力信号の強度が前記予め設定された値未満の場合、前記参照電源を前記第２トランジスタ及び前記第５トランジスタのベースへ接続するように前記切替スイッチ部を制御する、
請求項９に記載の差動増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150946A JP3973486B2 (ja) | 2002-05-24 | 2002-05-24 | 可変利得増幅器及び差動増幅器 |
| EP03011640A EP1365504A3 (en) | 2002-05-24 | 2003-05-22 | Low noise gain-controlled amplifier |
| US10/444,256 US6825723B2 (en) | 2002-05-24 | 2003-05-23 | Low noise gain-controlled amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150946A JP3973486B2 (ja) | 2002-05-24 | 2002-05-24 | 可変利得増幅器及び差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347874A JP2003347874A (ja) | 2003-12-05 |
| JP3973486B2 true JP3973486B2 (ja) | 2007-09-12 |
Family
ID=29397966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002150946A Expired - Fee Related JP3973486B2 (ja) | 2002-05-24 | 2002-05-24 | 可変利得増幅器及び差動増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6825723B2 (ja) |
| EP (1) | EP1365504A3 (ja) |
| JP (1) | JP3973486B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI325221B (en) * | 2006-04-04 | 2010-05-21 | Realtek Semiconductor Corp | Low noise amplifier and low noise amplifying method of dynamically adjusting a bias voltage when switching gain modes to improve linearity |
| JP2008258789A (ja) * | 2007-04-02 | 2008-10-23 | Niigata Seimitsu Kk | 低雑音増幅器 |
| JP5596451B2 (ja) * | 2010-07-16 | 2014-09-24 | 新日本無線株式会社 | 利得可変型増幅器 |
| RU2519563C2 (ru) * | 2012-09-11 | 2014-06-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Составной транзистор |
| RU2571369C1 (ru) * | 2014-11-05 | 2015-12-20 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Каскодный усилитель с расширенным частотным диапазоном |
| JP2022048651A (ja) * | 2020-09-15 | 2022-03-28 | 株式会社東芝 | 半導体回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3368156A (en) * | 1965-06-02 | 1968-02-06 | Sylvania Electric Prod | Automatic gain control circuits |
| US6091295A (en) | 1997-06-27 | 2000-07-18 | The Whitaker Corporation | Predistortion to improve linearity of an amplifier |
| US5923217A (en) * | 1997-06-27 | 1999-07-13 | Motorola, Inc. | Amplifier circuit and method for generating a bias voltage |
| US6046640A (en) * | 1997-11-07 | 2000-04-04 | Analog Devices, Inc. | Switched-gain cascode amplifier using loading network for gain control |
| JP3684861B2 (ja) | 1998-09-28 | 2005-08-17 | 松下電器産業株式会社 | 可変利得増幅器 |
| JP3570298B2 (ja) | 1999-01-19 | 2004-09-29 | 松下電器産業株式会社 | 可変利得増幅器 |
| EP1022848B1 (en) * | 1999-01-19 | 2010-05-05 | Panasonic Corporation | Amplifier and radio communication apparatus using the same |
| JP2002344266A (ja) * | 2001-05-18 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
-
2002
- 2002-05-24 JP JP2002150946A patent/JP3973486B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-22 EP EP03011640A patent/EP1365504A3/en not_active Withdrawn
- 2003-05-23 US US10/444,256 patent/US6825723B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6825723B2 (en) | 2004-11-30 |
| JP2003347874A (ja) | 2003-12-05 |
| US20030218505A1 (en) | 2003-11-27 |
| EP1365504A2 (en) | 2003-11-26 |
| EP1365504A3 (en) | 2005-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| JP2009526504A (ja) | 過電圧保護を持つ差動増幅器および方法 | |
| US20100127779A1 (en) | Method and system for variable-gain amplifier | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| JP2734963B2 (ja) | 低電圧コンパレータ回路 | |
| US20020175760A1 (en) | Compensation method in a class-G amplifier output stage | |
| JP3973486B2 (ja) | 可変利得増幅器及び差動増幅器 | |
| JPH0865134A (ja) | バッファ回路 | |
| JP3664010B2 (ja) | アナログ・スイッチ回路 | |
| JP3097563B2 (ja) | 利得可変増幅器 | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| EP1157389B1 (en) | Double input buffer for track-and-hold amplifier | |
| CN203326961U (zh) | 具有高增益的电平转换电路 | |
| US6958650B1 (en) | Push-pull buffer/amplifier | |
| JP3833530B2 (ja) | 差動増幅器 | |
| US6784733B1 (en) | Dynamically controlled amplifier | |
| US5122759A (en) | Class-A differential amplifier and method | |
| JP3833089B2 (ja) | 可変利得増幅器 | |
| JPH0221784Y2 (ja) | ||
| KR100351419B1 (ko) | 저 전압용 발룬 회로 | |
| JPH08237049A (ja) | 増幅器回路 | |
| JP2007158422A (ja) | 可変利得増幅回路 | |
| JP3833923B2 (ja) | 利得可変増幅回路 | |
| US6870389B2 (en) | Differential circuit with current overshoot suppression | |
| JP3012559B2 (ja) | 電圧制御電流スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070612 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140622 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |