WO2018198249A1 - 振幅制限増幅器、光受信器、光終端装置、および光通信システム - Google Patents

振幅制限増幅器、光受信器、光終端装置、および光通信システム Download PDF

Info

Publication number
WO2018198249A1
WO2018198249A1 PCT/JP2017/016617 JP2017016617W WO2018198249A1 WO 2018198249 A1 WO2018198249 A1 WO 2018198249A1 JP 2017016617 W JP2017016617 W JP 2017016617W WO 2018198249 A1 WO2018198249 A1 WO 2018198249A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
amplitude limiting
limiting amplifier
signal
amplifier
Prior art date
Application number
PCT/JP2017/016617
Other languages
English (en)
French (fr)
Inventor
啓敬 川中
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2017/016617 priority Critical patent/WO2018198249A1/ja
Publication of WO2018198249A1 publication Critical patent/WO2018198249A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/27—Arrangements for networking
    • H04B10/272—Star-type networks or tree-type networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver

Definitions

  • the present invention relates to an amplitude limiting amplifier, an optical receiver, an optical terminal device, and an optical communication system that adjust the amplitude of a received signal to a constant amplitude.
  • the PON system consists of one OLT (Optical Line Terminal) that is a station side device and ONU (Optical Line) that is a plurality of subscriber side terminal devices connected via an optical star coupler that is a passive element that does not require a power source. Network Unit).
  • OLT Optical Line Terminal
  • ONU Optical Line
  • Network Unit a passive element that does not require a power source.
  • the distance between the OLT and the ONU is not constant, and the longer the maximum connection distance between the OLT and the ONU, the greater the variation in the intensity of packet signals received from the ONU in the OLT.
  • the packet signal from the ONU is a time-division multiplexed burst signal, and the OLT must receive a packet signal with a large signal strength change as the variation in the packet signal strength increases.
  • a specific bit section called a preamble for the OLT to synchronize with the packet signal exists at the head of the packet signal transmitted in burst from each ONU.
  • the optical receiver used for OLT has high-speed burst reception that enables packet signals to be regenerated at high speed with a short preamble. Characteristics are required.
  • OLT requires high-speed burst reception characteristics capable of reproducing a packet signal at high speed with a short preamble, while also requiring the same-code continuity tolerance capable of stably receiving the same-code consecutive bits existing in the payload. .
  • Patent Documents 1 and 2 in order to achieve a high-speed burst reception characteristic and a high same-symbol continuous durability, a filter circuit provided between the preamplifier and the amplitude limiting amplifier outputs the preamplifier.
  • the preamplifier is an amplifier that converts a current signal output from a light receiving element that converts a packet signal input as an optical signal into a current signal into a voltage signal.
  • An amplitude limiting amplifier is output from the preamplifier.
  • the wavelength of the signal transmitted from the preamplifier to the amplitude limiting amplifier approaches the length of the transmission line between the preamplifier and the amplitude limiting amplifier.
  • the present invention has been made in view of the above, and can achieve high-speed burst reception characteristics and high continuous continuity strength while suppressing deterioration of waveform quality of a signal received by an amplitude limiting amplifier.
  • the object is to obtain an amplitude limiting amplifier.
  • an optical receiver includes a matching circuit that performs impedance matching with a transmission line through which a signal is transmitted, and a first circuit that is disposed after the matching circuit.
  • the filter circuit includes a switching unit that switches a time constant of the filter circuit.
  • the present invention it is possible to achieve a high-speed burst reception characteristic and a high same-symbol continuous strength while suppressing deterioration in waveform quality of a signal received by an amplitude limiting amplifier.
  • FIG. 1 is a diagram illustrating a configuration example of an optical receiver according to a first embodiment.
  • the figure which shows the specific structural example of the amplitude limiting amplifier shown in FIG. The figure which shows the relationship between the input resistance in the preamble area of the amplitude limiting amplifier concerning Embodiment 1, and the ratio of the high-speed burst convergence with respect to the same sign continuous proof strength Diagram showing the relation between R pre / R CID and T pre / T CID according to the first embodiment
  • FIG. 6 is a diagram illustrating a configuration example of an amplitude limiting amplifier of an optical receiver according to a second embodiment.
  • FIG. 10 is a diagram illustrating another configuration example of the optical receiver according to the second embodiment. The figure which shows the structural example of the optical communication system concerning Embodiment 3.
  • FIG. 10 is a diagram illustrating another configuration example of the filter circuit according to the first to third embodiments. The figure which shows the switching timing of the time constant in the amplitude limiting amplifier
  • FIG. 1 is a diagram illustrating a configuration example of an optical receiver according to the first embodiment of the present invention.
  • the optical receiver 1 receives a packet signal transmitted as an optical signal.
  • the packet signal is a time-division multiplexed signal, and is a burst signal transmitted intermittently, that is, in bursts.
  • Such a packet signal includes a synchronization preamble and a payload in which data is set following the preamble.
  • the optical receiver 1 receives data included in the subsequent payload in synchronization with the preamble included in the packet signal.
  • the optical receiver 1 includes a light receiving element 2, a preamplifier 3, an amplitude limiting amplifier 4, a transmission line 5, and a coupling capacitor 6.
  • the light receiving element 2 photoelectrically converts the received optical signal into a current signal, and outputs the photoelectrically converted current signal to the preamplifier 3.
  • the light receiving element 2 is an APD (Avalanche Photo Diode) or PD (Photo Diode), but may be a light receiving element other than APD and PD.
  • the preamplifier 3 is an amplifier that converts the current signal converted by the light receiving element 2 into a voltage signal, and is also referred to as a transimpedance amplifier (Tran Impedance Amplifier).
  • the preamplifier 3 includes inverting amplifier circuits 31 and 32 and a variable resistor 33, and the gain can be adjusted by the resistance value of the variable resistor 33.
  • the amplitude limiting amplifier 4 amplifies the voltage signal input from the preamplifier 3 via the transmission line 5 to a certain amplitude.
  • the amplitude limiting amplifier 4 is also called a limiting amplifier, and is composed of an IC (Integrated Circuit).
  • the amplitude limiting amplifier 4 has a first configuration that amplifies a voltage signal input from the preamplifier 3 through the transmission line 5 by performing impedance matching with the transmission line 5. Thereby, deterioration of the waveform quality of the voltage signal which is a packet signal received in the amplitude limiting amplifier 4 can be suppressed.
  • a packet signal received by the amplitude limiting amplifier 4 may be referred to as a received signal.
  • the amplitude limiting amplifier 4 has a second configuration including a filter circuit in the subsequent stage of the first configuration, and sets the time constant of the filter circuit at least halfway through the preamble section of the packet signal and thereafter.
  • the high-speed burst reception characteristic is a characteristic that allows a signal to be reproduced at high speed with a short preamble, and the same-code continuous tolerance indicates the degree of performance that can stably receive the same-code continuous bits existing in the payload.
  • the second configuration including such a filter circuit is arranged at the subsequent stage of the first configuration connected to the transmission line 5, the time constant can be set regardless of the impedance of the transmission line 5. Therefore, while suppressing the deterioration of the waveform quality of the received signal by the first configuration, it is possible to easily realize the high-speed burst reception characteristic and the high same-symbol continuous strength by the second configuration.
  • the transmission line 5 connects the preamplifier 3 and the amplitude limiting amplifier 4.
  • the transmission line 5 includes signal transmission media such as FPC (Flexible Printed Circuits) and FFC (Flexible Flat Cable), but the transmission line may be formed only by the wiring pattern on the wiring board.
  • a coupling capacitor 6 is provided at the end or midway of the transmission line 5.
  • the coupling capacitor 6 blocks the passage of the DC component of the voltage signal between the preamplifier 3 and the amplitude limiting amplifier 4. Therefore, even if the DC component is different between the preamplifier 3 and the amplitude limiting amplifier 4, the voltage signal from the preamplifier 3 can be appropriately input to the amplitude limiting amplifier 4.
  • the wavelength of the voltage signal output from the preamplifier 3 approaches the length of the transmission line 5. Accordingly, if impedance matching is not achieved, reflection of the voltage signal occurs at the connection end of the transmission line 5, and quality degradation of the waveform of the voltage signal received by the amplitude limiting amplifier 4 occurs.
  • FIG. 2 is a diagram illustrating an example of an optical receiver that is a comparative example of the optical receiver 1 illustrated in FIG. 1.
  • the optical receiver 1 ′ shown in FIG. 2 includes a light receiving element 2, a preamplifier 3, an amplitude limiting amplifier 4 ′, a transmission line 5, and a coupling capacitor 6.
  • the optical receiver 1 'shown in FIG. 2 is different from the optical receiver 1 in that an amplitude limiting amplifier 4' is provided instead of the amplitude limiting amplifier 4 shown in FIG.
  • the optical receiver 1 ' Since the light intensity of the optical signal received by the light receiving element 2 of the optical receiver 1 ′ is not constant, the voltage signal of the preamplifier 3 does not have a constant amplitude. Therefore, the optical receiver 1 'has a high-pass filter HPF' constituted by the coupling capacitor 6 and the input resistance Rin 'of the amplitude limiting amplifier 4'. The center value of the voltage signal output from the preamplifier 3 is detected by the high-pass filter HPF ′, and it can be determined whether the signal is set to 0 or 1 using the center value as a threshold value.
  • the time until the above-described central value of the voltage signal is detected in the optical receiver 1 ′ is determined by the time constant ⁇ ′ of the high-pass filter HPF ′.
  • the time constant ⁇ ′ can be expressed as shown in the following formula (1).
  • C CP is a capacitance value of the coupling capacitor 6
  • Rin ′ is a resistance value of the input resistance Rin ′.
  • the time until the voltage signal input to the amplitude limiting amplifier 4 ′ converges to the center value can be shortened, and high-speed burst reception characteristics can be realized.
  • the packet signal received by the optical receiver 1 ′ has the same code continuous bit which is continuous data of the same code, and therefore the same code continuous strength that can stably receive the same code continuous bit is required. It is. However, if the time constant ⁇ ′ of the high-pass filter HPF ′ is reduced in order to realize high-speed burst reception characteristics, the voltage signal input to the amplitude limiting amplifier 4 ′ fluctuates in the reception period of the same sign continuous data, and the same sign. Continuous proof stress is reduced.
  • the time constant ⁇ ′ in order to follow the packet signal received by the light receiving element 2 at a high speed, the time constant ⁇ ′ must be reduced. However, in order to suppress the fluctuation of the voltage signal when the same sign continuous data is input. For this, the time constant ⁇ ′ must be increased. That is, there is a trade-off relationship between high-speed burst reception characteristics and high same-symbol continuous strength.
  • a high-speed burst reception characteristic and a high same-symbol continuous strength are realized as follows. can do.
  • the value of the input resistance Rin ′ of the amplitude limiting amplifier 4 ′ is switched to either a value corresponding to the resistor R10 or a value corresponding to the resistor R11 by the switching unit SW10.
  • ⁇ ′ can be switched to either time constant ⁇ 1 ′ or ⁇ 2 ′.
  • the amplitude limiting amplifier 4 ′ sets the time constant ⁇ to the time constant ⁇ 1 ′ by connecting the resistor R10 to the coupling capacitor 6 by the switching unit SW10, and sets the resistor R11 to the coupling capacitor 6 by the switching unit SW10.
  • the time constant ⁇ the time constant ⁇ 2 ′. Note that R10 ⁇ R11 and ⁇ 1 ′ ⁇ 2 ′.
  • the optical receiver 1 ′ detects the center value of the voltage signal with a time constant ⁇ 1 ′ smaller than the time constant ⁇ 2 ′ in the preamble section of the packet signal that requires high-speed tracking. As a result, the time required for the voltage signal to converge to the center value in the preamble section can be shortened, so that high-speed burst reception characteristics can be realized.
  • the optical receiver 1 ′ switches the time constant ⁇ ′ to a time constant ⁇ 2 ′ that is larger than the time constant ⁇ 1 ′.
  • the time constant ⁇ ′ of the high-pass filter HPF ′ is increased, and the voltage fluctuation of the voltage signal can be suppressed when the same sign continuous data is input.
  • the optical receiver 1 ′ by switching the time constant ⁇ ′ of the high-pass filter HPF ′, it is possible to achieve a high-speed burst reception characteristic and a high continuous resistance with the same sign, but it is difficult to achieve impedance matching. There is a case. Hereinafter, this point will be specifically described.
  • the wavelength of the received packet signal approaches the length of the transmission line 5. Therefore, if impedance matching between the preamplifier 3 and the amplitude limiting amplifier 4 ′ is not achieved at the connection end of the transmission line 5, signal reflection occurs at the connection end of the transmission line 5, so that the amplitude limiting amplifier 4 ′ The quality degradation of the waveform of the received voltage signal occurs.
  • the input resistance Rin ′ of the amplitude limiting amplifier 4 ′ is connected to the transmission line. 5 characteristic impedance Z0 is required.
  • the characteristic impedance Z0 will be described as being 50 ⁇ , but the characteristic impedance Z0 is not limited to 50 ⁇ .
  • the same sign continuous yield strength T CID ′ in the optical receiver 1 ′ can be simply expressed as shown in the following formula (3) using the variation rate x.
  • the variation rate x indicates how much the voltage variation from the reception start point to the reception end point of the same sign continuous data is allowable with respect to the signal amplitude, and 0 ⁇ x ⁇ 1.
  • x 0.05.
  • the optical receiver 1 ′ can match the value of the input resistance Rin ′ of the amplitude limiting amplifier 4 ′ with the characteristic impedance Z0 of the transmission line 5 while receiving the data of the packet signal, and the high-pass filter HPF ′. Is the time constant ⁇ 2 ′.
  • the optical receiver 1 ′ switches the time constant ⁇ ′ from ⁇ 2 ′ to ⁇ 1 ′ in order to realize high-speed burst reception characteristics indicating characteristics capable of receiving packet signals at high speed.
  • the high-speed burst convergence T pre ′ in the optical receiver 1 ′ can be expressed as shown in the following formula (4) using the convergence rate y.
  • R pre ′ is the input resistance Rin ′ of the amplitude limiting amplifier 4 ′ when the time constant ⁇ ′ is ⁇ 1 ′.
  • Fast burst convergence is a fast preamble that reproduces a packet signal with a short preamble. Indicates the degree to which it can be done. Note that the convergence rate y is different from the variation rate x, but captures events from different viewpoints and indicates the same event.
  • FIG. 3 is a log-log graph showing the relationship between “R pre ′”, which is the input resistance Rin ′ of the amplitude limiting amplifier 4 ′ in the preamble section, and the ratio of the fast burst convergence to the same sign continuous strength.
  • the vertical axis indicates the value of “R pre ′”
  • the horizontal axis indicates the value of “T pre ′ / T CID ′”.
  • T pre '/ T CID' is the ratio of the 'high-speed burst converging T pre for' the same sign continuous proof T CID, as such ratios are small, 'fast burst converging T pre for' the same sign continuous proof T CID The effect of. Then, as shown in FIG. 3, in order to reduce the value of “T pre '/ T CID '”, the value of “R pre '” needs to be reduced.
  • the amplitude limiting amplifier 4 including the switching unit SW10' amplitude limiting amplifier 4 when you try incorporated in the on-resistance R ON of the switch unit SW10 may be several Omega.
  • R pre ′ is about several ⁇ , it may be difficult to reduce the value of “T pre ′ / T CID ′”.
  • the amplitude limiting amplifier 4 in the optical receiver 1 according to Embodiment 1 includes a matching circuit 41, a first amplifier circuit 42, a filter circuit 43, a second amplifier circuit 44, as shown in FIG. And a switching control unit 45.
  • a matching circuit 41 and the first amplifier circuit 42 have the above-described first configuration
  • the filter circuit 43 and the second amplifier circuit 44 have the above-described second configuration.
  • FIG. 4 is a diagram showing a specific configuration example of the amplitude limiting amplifier 4.
  • the matching circuit 41 has an impedance equivalent to the characteristic impedance of the transmission line 5. With this matching circuit 41, impedance matching between the amplitude limiting amplifier 4 and the transmission line 5 can be performed, and reflection of the voltage signal received at the input section of the amplitude limiting amplifier 4 can be suppressed.
  • the matching circuit 41 has a resistor R1 connected between one end of the transmission line 5 and the power supply potential, and the high-pass filter HPF1 is configured by the coupling capacitor 6 and the resistor R1.
  • the signal convergence time which is the convergence time of the voltage signal at the input part of the amplitude limiting amplifier 4, is determined by the time constant ⁇ a determined by the coupling capacitor 6 and the resistor R1.
  • Such time constant ⁇ a is set to a value larger than the code continuity tolerance T CID described below, which is required for the optical receiver 1.
  • the first amplification circuit 42 amplifies and outputs a voltage signal received by the amplitude limiting amplifier 4 via the transmission line 5.
  • the first amplifier circuit 42 includes a series circuit of a switching element Q1 and a current source I1, and the series circuit is connected between a power supply potential and a ground potential.
  • the input part of the switching element Q1 is an input part of the amplitude limiting amplifier 4, and the voltage signal input to the input part of the switching element Q1 is amplified by the switching element Q1 and is sent from the output part of the switching element Q1 to the filter circuit 43. Is output.
  • the switching element Q1 is an npn transistor or an N-type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • the input part of the switching element Q1 is a base in the case of a transistor and a gate in the case of a MOSFET.
  • the output part of the switching element Q1 is an emitter in the case of a transistor and a source in the case of a MOSFET.
  • the first amplifier circuit 42 is not limited to the configuration shown in FIG. 4, and may be any amplifier circuit that can amplify and output a voltage signal received by the amplitude limiting amplifier 4 via the transmission line 5. .
  • the first amplifying circuit 42 has an input range in which a signal more than three times the amplitude of the input signal can be input.
  • an input signal input via the transmission line 5 can be linearly amplified.
  • a steady value of the input voltage Vin which is a voltage input to the first amplifier circuit 42, is V off in a non-signal section where there is no optical signal to the optical receiver 1.
  • the maximum amplitude of the input signal that is the voltage signal described above when there is an optical signal to the optical receiver 1 is defined as V max .
  • the time constant ⁇ ′ is switched to a smaller time constant ⁇ 1 ′. Therefore, when a voltage signal having the maximum amplitude V max is output from the preamplifier 3 to the transmission line 5, the input voltage Vin ′ of the amplitude limiting amplifier 4 ′ is V V when the data included in the packet signal is received.
  • the voltage change occurs in the range of off ⁇ V max ⁇ Vin ′ ⁇ V off + V max .
  • the optical receiver 1 when an input signal having the maximum amplitude V max is output from the preamplifier 3 to the transmission line 5, the input of the amplitude limiting amplifier 4 is received when data included in the packet signal is received.
  • the voltage Vin changes in a range of V off ⁇ Vin ⁇ V off + 2 ⁇ V max . Further, depending on the polarity of the input signal, a voltage change occurs in the range of V off ⁇ 2 ⁇ V max ⁇ Vin ⁇ V off . Thereafter, the input voltage Vin is converged within the range of V off- V max ⁇ Vin ' ⁇ V off + V max.
  • the amplitude limiting amplifier 4 is wide input range than the amplitude limiting amplifier 4 'is required, the amplitude limiting amplifier 4 is set to the input range of more than 3 times the maximum amplitude V max. Thereby, the input signal can be linearly amplified, and distortion of the waveform of the signal input from the amplitude limiting amplifier 4 to the second amplifier circuit 44 can be suppressed.
  • the filter circuit 43 is a high-pass filter, and includes a capacitor C1, resistors R2 and R3, and a switching unit SW1 as shown in FIG.
  • the capacitor C1 is connected between the first amplifier circuit 42 and the second amplifier circuit 44.
  • One ends of the resistors R2 and R3 are connected to the power supply potential, and the other ends of the resistors R2 and R3 are connected to the capacitor C1 via the switching unit SW1.
  • the time constant ⁇ of the filter circuit 43 is changed between the time constant ⁇ 1 and the time constant ⁇ 2 by switching the resistance connected to the capacitor C1 between the resistance R2 and the resistance R3 by the switching unit SW1 that is a changeover switch. Can be switched. It is to be R2 ⁇ R3, is a constant tau 1 time time constant tau when the resistor R2 is connected to the capacitor C1, with constant tau 2 time time constant tau when the resistor R3 is connected to the capacitor C1 is there.
  • the second amplifier circuit 44 shown in FIG. 1 and FIG. 4 is arranged at the subsequent stage of the filter circuit 43 and amplifies the signal input from the filter circuit 43 to a constant amplitude.
  • the second amplifier circuit 44 includes a series circuit of a resistor R4, a switching element Q2, and a current source I2, and the series circuit is connected between a power supply potential and a ground potential.
  • the voltage signal input to the input part of the switching element Q2 is amplified by the switching element Q2 and output from the output part of the switching element Q2.
  • Switching element Q2 is an npn transistor or an N-type MOSFET.
  • the input part of the switching element Q2 is a base in the case of a transistor and a gate in the case of a MOSFET.
  • the output part of the switching element Q2 is a collector in the case of a transistor, and a drain in the case of a MOSFET.
  • the second amplifier circuit 44 is not limited to the configuration shown in FIG. 4, and may be any amplifier circuit that can amplify the voltage signal input from the filter circuit 43 to a certain amplitude and output the amplified signal.
  • the switching control unit 45 determines the initial interval of the packet signal based on the signal output from the second amplification circuit 44, and controls the switching unit SW1. Specifically, the switching control unit 45 controls the switching unit SW1 so that the time constant set in the initial interval of the packet signal is shorter than the time constant set in the interval after the initial interval of the packet signal. Switch the time constant ⁇ .
  • the initial period of the packet signal is a period up to at least a part of the preamble of the packet signal, but may be a period until the end of the preamble.
  • the switching control unit 45 is not limited to the switching timing of the switching unit SW1 described above as long as it can control the switching unit SW1 so as to achieve high-speed burst reception characteristics and high continuous strength with the same sign.
  • the filter circuit 43 described above is built in the amplitude limiting amplifier 4, the length of the transmission line between the first amplifier circuit 42 and the filter circuit 43 is, for example, several hundred micrometers, and the transmission line 5 Compared to the length of, it is negligibly short. Therefore, unlike the case of the transmission line 5, if the transmission rate is about several tens of Gbps, it is not necessary to consider impedance matching in the transmission line between the first amplifier circuit 42 and the filter circuit 43.
  • the resistance value of the filter circuit 43 can be arbitrarily set regardless of the impedance of the transmission line between the first amplifier circuit 42 and the filter circuit 43. That is, the resistance value of the filter circuit 43 can be set to a value larger than the characteristic impedance of the transmission line 5, thereby realizing high-speed burst convergence and high continuous resistance with the same sign as described later.
  • the capacitance value of the filter circuit 43 can be reduced.
  • the values of the resistors R2 and R3 of the filter circuit 43 can be set to 1 M ⁇ or more, and the capacitance value of the filter circuit 43 can be set to 1 to 10 pF.
  • the filter circuit 43 can be easily built in the amplitude limiting amplifier 4.
  • the input resistance Rin of the filter circuit 43 does not need to consider impedance matching, and the resistance value of the filter circuit 43 can be set to an arbitrary value.
  • the value resistors R2, R3 can be switched.
  • the filter circuit 43 operates as a high-pass filter having a time constant ⁇ 1 smaller than the time constant ⁇ 2 in the preamble section of the packet signal, and detects the center value of the voltage signal input to the second amplifier circuit 44. As a result, the time until the voltage signal input to the second amplifier circuit 44 converges to the center value in the preamble section can be shortened, and high-speed burst reception characteristics can be realized.
  • the high-speed burst convergence T pre in the optical receiver 1 can be expressed as shown in the following formula (6) using the convergence rate y described above.
  • R pre is the input resistance Rin of the filter circuit 43 when the resistor R2 is connected to the capacitor C1 by the switching unit SW1.
  • R ON of the switch portion SW1 R2 is sufficiently large resistance value is R pre ⁇ R2.
  • the filter circuit 43 switches to a time constant ⁇ 2 that is larger than the time constant ⁇ 1 .
  • the time constant ⁇ of the high-pass filter HPF increases, voltage fluctuation of the voltage signal can be suppressed when the same sign continuous data is input to the second amplifier circuit 44, and the same sign continuous resistance TCID is increased. Can do.
  • R CID is the input resistance Rin of the filter circuit 43 when the resistor R3 is connected to the capacitor C1 by the switching unit SW1.
  • R CID ⁇ R3 is the resistance value of the filter circuit 43 when the resistor R3 is connected to the capacitor C1 by the switching unit SW1.
  • R pre / R CID which is the ratio before and after switching of the input resistance Rin of the amplitude limiting amplifier 4 can be expressed as shown in the following formula (8).
  • FIG. 5 is a log-log graph showing the relationship between “R pre ” that is the input resistance Rin in the preamble section of the amplitude limiting amplifier 4 and the ratio of high-speed burst convergence to the same sign continuous strength.
  • the vertical axis represents the value of “R pre ”
  • the horizontal axis represents the value of “R pre / R CID ”.
  • R CID which is input resistance Rin is set to 50 ⁇ during reception of packet signal data.
  • FIG. 6 is a log-log graph showing the relationship between “R pre / R CID ” and “T pre / T CID ”.
  • the vertical axis represents the value of “R pre / R CID ”
  • the horizontal axis represents the value of “T pre / T CID ”.
  • R pre / R CID the relationship between “R pre / R CID ” and “T pre / T CID ” varies depending on the value of the fluctuation rate x and the value of the convergence rate y.
  • x 0.05
  • y 0.95
  • T pre / T CID 0.01
  • T pre / T CID 0.01
  • T pre / T CID 0.01
  • the configuration of each part of the optical receiver 1 is realized by the circuit shown in FIG.
  • the preamplifier 3 and the amplitude limiting amplifier 4 are each configured by an IC, but may be configured by an ASIC (Application Specific Integrated Circuit) or an FPGA (Field Programmable Gate Array).
  • the amplitude limiting amplifier 4 may be partially realized with dedicated hardware and partially realized with software or firmware.
  • the optical receiver 1 includes the light receiving element 2, the preamplifier 3, the amplitude limiting amplifier 4, the transmission line 5, and the coupling capacitor 6.
  • the amplitude limiting amplifier 4 is arranged in a matching circuit 41, a first amplifier circuit 42 disposed in the subsequent stage of the matching circuit 41, a filter circuit 43 disposed in the subsequent stage of the first amplifier circuit 42, and a subsequent stage of the filter circuit 43.
  • the second amplifying circuit 44 is provided.
  • the matching circuit 41 performs impedance matching with the transmission line 5 through which the voltage signal is transmitted.
  • the first amplifier circuit 42 amplifies the voltage signal input through the transmission line 5.
  • the second amplifier circuit 44 amplifies the signal input from the filter circuit 43 to a certain amplitude.
  • the filter circuit 43 includes a switching unit SW1 that switches the time constant ⁇ of the filter circuit 43.
  • the filter circuit 43 is a high-pass filter HPF including a capacitor C1 and a resistor R2 or a resistor R3.
  • the switching unit SW1 changes the resistance value of the high-pass filter HPF by switching the resistor connected to the capacitor C1 between the resistor R2 and the resistor R3.
  • the time constant ⁇ can be switched without switching the capacitance value of the filter circuit 43 and the area occupied by the capacitor in the filter circuit 43 can be reduced, so that the filter circuit 43 is built in the amplitude limiting amplifier 4. Can be easily performed.
  • the matching circuit 41, the first amplifier circuit 42, the filter circuit 43, and the second amplifier circuit 44 are integrally formed in one integrated circuit. As a result, the amplitude limiting amplifier 4 can be reduced in size.
  • the amplitude limiting amplifier 4 includes a switching control unit 45 that controls the switching unit SW1 to cause the switching unit SW1 to switch the time constant ⁇ based on the output of the second amplification circuit 44.
  • the time constant of the filter circuit 43 can be switched by the amplitude limiting amplifier 4 alone, and the optical receiver 1 can be downsized.
  • Embodiment 2 the switching unit SW1 is controlled based on the output of the second amplifier circuit 44, whereas in the second embodiment, the switching unit SW1 is controlled based on the input or output of the matching circuit 41. This is different from the first embodiment.
  • constituent elements having the same functions as those in the first embodiment are denoted by the same reference numerals, description thereof is omitted, and differences from the amplitude limiting amplifier 4 in the first embodiment are mainly described.
  • FIG. 7 is a diagram illustrating a configuration example of the optical receiver according to the second embodiment
  • FIG. 8 is a diagram illustrating a configuration example of the amplitude limiting amplifier of the optical receiver according to the second embodiment.
  • the optical receiver 1A according to the second embodiment includes a light receiving element 2, a preamplifier 3, an amplitude limiting amplifier 4A, a transmission line 5, and a coupling capacitor 6.
  • the amplitude limiting amplifier 4A includes a matching circuit 41, a first amplifier circuit 42, a filter circuit 43, a second amplifier circuit 44, and a switching control unit 45A.
  • the switching control unit 45A controls the switching unit SW1 based on a signal input to the first amplifier circuit 42.
  • the switching control unit 45A determines an initial section of the packet signal based on the input signal and controls the switching unit SW1. Thus, the switching control unit 45A can switch the time constant ⁇ so that the time constant set in the initial section of the packet signal is shorter than the time constant set in the section after the initial section of the packet signal. it can.
  • the switching control unit 45A can control the switching unit SW1 by determining the initial interval of the packet signal based on the signal before passing through the filter circuit 43, the switching control unit 45A after passing through the filter circuit 43 Even when the signal is small, the switching unit SW1 can be controlled with high accuracy.
  • the switching control unit 45 in the first embodiment may not be able to detect the signal accurately in the preamble section of the packet signal.
  • the switching control unit 45A of the optical receiver 1A according to the second embodiment inputs a signal before passing through the filter circuit 43, the signal in the preamble section can be detected with high accuracy.
  • SW1 can be controlled with high accuracy.
  • the switching control unit 45A may be any unit that controls the switching unit SW1 by inputting a signal in front of the filter circuit 43 whose gain decreases according to the value of “R pre ”.
  • the arrangement shown in FIGS. It is not limited to.
  • FIG. 9 is a diagram illustrating another configuration example of the optical receiver 1A according to the second embodiment.
  • the switching control unit 45A of the optical receiver 1A shown in FIG. 9 receives the signal output from the first amplifier circuit 42, determines the initial interval of the packet signal based on the input signal, and controls the switching unit SW1. To do.
  • the signal before passing through the filter circuit 43 is input, so that the signal in the preamble section can be detected with high accuracy and the switching unit SW1 can be controlled with high accuracy.
  • the optical receiver 1A includes the light receiving element 2, the preamplifier 3, the amplitude limiting amplifier 4A, the transmission line 5, and the coupling capacitor 6.
  • the amplitude limiting amplifier 4A includes a matching circuit 41, a first amplifier circuit 42, a filter circuit 43, a second amplifier circuit 44, and a switching control unit 45A. Based on the input or output of the first amplifier circuit 42, the switching control unit 45A controls the switching unit SW1 to cause the switching unit SW1 to switch the time constant ⁇ . Thereby, even when the resistance value of the filter circuit 43 is reduced, the signal can be detected with high accuracy, and the switching unit SW1 can be controlled with high accuracy.
  • Embodiment 3 Configurations of an optical line terminal (OLT) including the optical receivers 1 and 1A according to the first and second embodiments and an optical communication system including the OLT will be described.
  • OLT optical line terminal
  • FIG. 10 is a diagram of a configuration example of the optical communication system 100 according to the third embodiment.
  • the optical communication system 100 includes an OLT 50 that is an optical termination device, ONUs 51, 52, and 53 that are a plurality of subscriber-side terminal devices, and an optical star coupler 54.
  • the OLT 50 is connected to the ONUs 51, 52, and 53 via an optical star coupler 54 and an optical fiber 55 that is a transmission line.
  • the number of ONUs is three, this is an example and the present invention is not limited to this.
  • the OLT 50 which is a station-side optical termination device, includes the optical receiver 1 according to the first embodiment or the optical receiver 1A according to the second embodiment, and transmits the time-division multiplexed packet signals to the ONUs 51, 52, Data is transmitted / received by transmitting / receiving data to / from 53.
  • the OLT 50 and the optical communication system 100 according to the third embodiment include the amplitude limit amplifiers 4 and 4A described above, and suppress high-speed burst while suppressing deterioration in waveform quality of signals received by the amplitude limit amplifiers 4 and 4A. It is possible to achieve reception characteristics and high continuous resistance with the same sign.
  • the resistance value for impedance matching with the transmission line 5 is fixed in the matching circuit 41, but the configuration is not limited thereto.
  • the matching circuit 41 may include a changeover switch and a plurality of resistors, and the resistance value for impedance matching with the transmission line 5 may be varied by switching the resistance by the changeover switch.
  • the amplitude limiting amplifiers 4 and 4A switch the time constant of the filter circuit 43 at least halfway through the preamble section of the packet signal and thereafter, but the filter circuit 43 sets a different time constant ⁇ 3 in the no-signal section.
  • the structure set to may be sufficient.
  • the filter circuit 43 is provided with a resistor R4 in addition to the resistors R2 and R3, as shown in FIG.
  • FIG. 11 is a diagram illustrating another configuration example of the filter circuit 43 according to the first to third embodiments. Note that R4 ⁇ R2 ⁇ R3.
  • the amplitude limiting amplifiers 4 and 4A select the resistor R4 by the switching unit SW1, and set the time constant ⁇ of the filter circuit 43 to a time constant ⁇ 3 smaller than the time constants ⁇ 1 and ⁇ 2 .
  • FIG. 12 is a diagram showing the switching timing of the time constant ⁇ in the amplitude limiting amplifiers 4 and 4A.
  • the switching control units 45 and 45A switch the time constant ⁇ of the filter circuit 43 to the time constant ⁇ 3 in the no-signal section.
  • the time constant ⁇ 3 is a value smaller than the time constants ⁇ 1 and ⁇ 2 , whereby the input voltage of the amplitude limiting amplifiers 4 and 4A can be quickly returned to the no-signal level, and the no-signal section can be shortened. Can do.
  • the switching controllers 45 and 45A set the time constant ⁇ to the time constant ⁇ 1 in at least a part of the preamble section, and then set the time constant ⁇ to the time constant ⁇ in the section from time t2 to t4 thereafter. Set to 2 . Note that the switching control units 45 and 45A can set the time constant ⁇ of the no-signal interval to either the time constant ⁇ 1 or ⁇ 2 .
  • the switching control units 45 and 45A have been described as being incorporated in the amplitude limiting amplifiers 4 and 4A that are integrated circuits.
  • the switching control units 45 and 45A are amplitude limiting amplifiers that are integrated circuits. You may arrange
  • the configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

振幅制限増幅器（４）は、信号が伝送される伝送線路（５）とのインピーダンス整合を行う整合回路（４１）と、整合回路（４１）の後段に配置された第１増幅回路（４２）と、第１増幅回路（４２）の後段に配置されたフィルタ回路（４３）と、フィルタ回路（４３）の後段に配置され、入力される信号を一定振幅まで増幅する第２増幅回路（４４）とを備える。フィルタ回路（４３）は、フィルタ回路（４３）の時定数（τ）を切り替える切替部（ＳＷ１）を備える。

Description

振幅制限増幅器、光受信器、光終端装置、および光通信システム
　本発明は、受信された信号の振幅を一定の振幅に調整する振幅制限増幅器、光受信器、光終端装置、および光通信システムに関する。
　近年、一本の光ファイバを複数の利用者で共有できるＰＯＮ（Passive　Optical　Network）システムと呼ばれる一対多数のアクセス系光通信システムが広く用いられている。ＰＯＮシステムは、局側装置である１台のＯＬＴ（Optical　Line　Terminal）、および電源を必要としない受動素子である光スターカプラを介して接続される複数の加入者側端末装置であるＯＮＵ（Optical　Network　Unit）により構成される。
　ＰＯＮシステムにおいて、ＯＮＵの収容数を増加するため、ＯＬＴとＯＮＵとの間の最大接続距離の長延化、および分岐数の増加が要求される。したがって、ＯＬＴとＯＮＵとの間の距離は一定とはならず、ＯＬＴとＯＮＵとの間の最大接続距離が長延化されるほど、ＯＬＴにおいてＯＮＵから受信されるパケット信号の強度のばらつきが大きくなる。また、ＯＮＵからのパケット信号は時分割多重化されたバースト信号であり、ＯＬＴは、パケット信号の強度のばらつきが大きくなるほど、信号強度変化の大きいパケット信号を受信しなければならない。
　各ＯＮＵからバースト的に送信されるパケット信号の先頭には、ＯＬＴがパケット信号に同期するためのプリアンブルと呼ばれる特定ビット区間が存在する。伝送効率を高めるには短いプリアンブルで同期して後続のペイロードを受信しなければならないため、ＯＬＴに用いられる光受信器には、短いプリアンブルで高速にパケット信号を再生可能な状態にする高速バースト受信特性が求められる。
　このように、ＯＬＴにおいては、短いプリアンブルで高速にパケット信号を再生できる高速バースト受信特性が求められる一方で、ペイロード内に存在する同符号連続ビットを安定して受信できる同符号連続耐力も求められる。
　そこで、特許文献１，２には、高速バースト受信特性と高い同符号連続耐力とを図るために、前置増幅器と振幅制限増幅器との間に設けられたフィルタ回路によって、前置増幅器から出力される電圧信号に可変の時定数を持って追従する光受信器が提案されている。なお、前置増幅器は、光信号として入力されるパケット信号を電流信号に変換する受光素子から出力される電流信号を電圧信号に変換する増幅器であり、振幅制限増幅器は、前置増幅器が出力する電圧信号を一定振幅まで増幅する増幅器である。
特開２００９－１７７５７７号公報 特開平４－３４２３１５号公報
　しかしながら、受信されるパケット信号のビットレートが増大すると、前置増幅器から振幅制限増幅器へ伝送される信号の波長が前置増幅器と振幅制限増幅器との間の伝送線路の長さに近づいていく。上述した光受信器において、高速バースト受信特性と高い同符号連続耐力とを図ろうとすると、前置増幅器と振幅制限増幅器との間の伝送線路とのインピーダンス整合を図ることが難しくなる。そして、インピーダンス整合が取れていないと、伝送線路の接続端で信号の反射が起きるため、振幅制限増幅器で受信される信号の波形の品質劣化が発生する。
　本発明は、上記に鑑みてなされたものであって、振幅制限増幅器で受信される信号の波形品質の劣化を抑制しつつ、高速バースト受信特性と高い同符号連続耐力とを実現することができる振幅制限増幅器を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明の光受信器は、信号が伝送される伝送線路とのインピーダンス整合を行う整合回路と、前記整合回路の後段に配置された第１増幅回路と、前記第１増幅回路の後段に配置されたフィルタ回路と、前記フィルタ回路の後段に配置され、入力される信号を一定振幅まで増幅する第２増幅回路と、を備える。前記フィルタ回路は、前記フィルタ回路の時定数を切り替える切替部を備える。
　本発明によれば、振幅制限増幅器で受信される信号の波形品質の劣化を抑制しつつ、高速バースト受信特性と高い同符号連続耐力とを実現する、という効果を奏する。
実施の形態１にかかる光受信器の構成例を示す図 図１に示す光受信器の比較例である光受信器の一例を示す図 図２に示す振幅制限増幅器のプリアンブル区間における入力抵抗と、同符号連続耐力に対する高速バースト収束の比率との関係を示す図 図１に示す振幅制限増幅器の具体的構成例を示す図 実施の形態１にかかる振幅制限増幅器のプリアンブル区間における入力抵抗と、同符号連続耐力に対する高速バースト収束の比率との関係を示す図 実施の形態１にかかるＲｐｒｅ／ＲＣＩＤとＴｐｒｅ／ＴＣＩＤとの関係を示す図 実施の形態２にかかる光受信器の構成例を示す図 実施の形態２にかかる光受信器の振幅制限増幅器の構成例を示す図 実施の形態２にかかる光受信器の他の構成例を示す図 実施の形態３にかかる光通信システムの構成例を示す図 実施の形態１～３にかかるフィルタ回路の他の構成例を示す図 振幅制限増幅器における時定数の切り替えタイミングを示す図
　以下に、本発明の実施の形態にかかる振幅制限増幅器、光受信器、光終端装置、および光通信システムを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は、本発明の実施の形態１にかかる光受信器の構成例を示す図である。図１に示すように、実施の形態１にかかる光受信器１は、光信号として送信されるパケット信号を受信する。パケット信号は、時間分割多重化された信号であり、間欠的すなわちバースト的に送信されるバースト信号である。かかるパケット信号には、同期用のプリアンブルと、かかるプリアンブルに後続しデータが設定されるペイロードとが含まれる。
　光受信器１は、パケット信号に含まれるプリアンブルに同期して後続のペイロードに含まれるデータを受信する。かかる光受信器１は、受光素子２と、前置増幅器３と、振幅制限増幅器４と、伝送線路５と、カップリングコンデンサ６とを備える。
　受光素子２は、受信した光信号を電流信号に光電変換し、光電変換した電流信号を前置増幅器３へ出力する。受光素子２は、ＡＰＤ（Avalanche　Photo　Diode）またはＰＤ（Photo　Diode）であるが、ＡＰＤおよびＰＤ以外の受光素子であってもよい。
　前置増幅器３は、受光素子２によって変換された電流信号を電圧信号に変換する増幅器であり、トランスインピーダンス増幅器（Tran　Impedance　Amplifier）とも呼ばれる。前置増幅器３は、反転増幅回路３１，３２と、可変抵抗３３とを備え、可変抵抗３３の抵抗値によって利得調整が可能である。
　振幅制限増幅器４は、前置増幅器３から伝送線路５を介して入力される電圧信号を一定振幅まで増幅する。かかる振幅制限増幅器４は、リミティング増幅器（Limiting　Amplifier）とも呼ばれ、ＩＣ（Integrated　Circuit；集積回路）で構成される。
　振幅制限増幅器４は、伝送線路５とのインピーダンス整合を行って前置増幅器３から伝送線路５を介して入力される電圧信号を増幅する第１の構成を有している。これにより、振幅制限増幅器４において受信されるパケット信号である電圧信号の波形品質の劣化を抑制することができる。以下、振幅制限増幅器４において受信されるパケット信号を受信信号と記載する場合がある。
　また、振幅制限増幅器４は、第１の構成の後段において、フィルタ回路を含む第２の構成を有しており、パケット信号のプリアンブル区間の少なくとも途中までとそれ以降とでフィルタ回路の時定数を切り替えることで、高速バースト受信特性と高い同符号連続耐力とを実現する。高速バースト受信特性は、短いプリアンブルで高速に信号を再生できる特性であり、同符号連続耐力は、ペイロード内に存在する同符号連続ビットを安定して受信可能な性能の度合いを示す。
　かかるフィルタ回路を含む第２の構成は、伝送線路５と接続される第１の構成の後段に配置されることから、伝送線路５のインピーダンスとは無関係に時定数を設定することができる。したがって、第１の構成によって受信信号の波形品質の劣化を抑制しつつも、第２の構成によって高速バースト受信特性と高い同符号連続耐力とを容易に実現することができる。
　伝送線路５は、前置増幅器３と振幅制限増幅器４とを接続する。かかる伝送線路５は、ＦＰＣ（Flexible　Printed　Circuits）およびＦＦＣ（Flexible　Flat　Cable）といった信号伝送媒体を含むが、配線基板上の配線パターンのみによって伝送線路を形成してもよい。
　伝送線路５の端部または中途部には、カップリングコンデンサ６が設けられる。かかるカップリングコンデンサ６によって、前置増幅器３と振幅制限増幅器４との間で電圧信号の直流成分の通過が遮断される。したがって、前置増幅器３と振幅制限増幅器４との間で直流成分が異なる場合であっても、前置増幅器３からの電圧信号を振幅制限増幅器４へ適切に入力することができる。
　ところで、光受信器１で受信される光信号のビットレートが増大すると、前置増幅器３から出力される電圧信号の波長が伝送線路５の長さに近づいていく。したがって、インピーダンス整合が取れていないと、伝送線路５の接続端で電圧信号の反射が起きて、振幅制限増幅器４で受信される電圧信号の波形の品質劣化が発生する。
　ここで、図２に示す構成の光受信器を考える。図２は、図１に示す光受信器１の比較例である光受信器の一例を示す図である。図２に示す光受信器１’は、受光素子２と、前置増幅器３と、振幅制限増幅器４’と、伝送線路５と、カップリングコンデンサ６とを備える。図２に示す光受信器１’は、図１に示す振幅制限増幅器４に代えて振幅制限増幅器４’を有する点で光受信器１と異なる。振幅制限増幅器４’は、振幅制限増幅器４’に入力される信号を増幅する反転増幅器４０と、切替部ＳＷ１０と、抵抗Ｒ１０，Ｒ１１とを備える。
　光受信器１’の受光素子２で受信される光信号の光強度は一定ではないため、前置増幅器３の電圧信号も一定振幅にはならない。したがって、光受信器１’では、カップリングコンデンサ６と振幅制限増幅器４’の入力抵抗Ｒｉｎ’とにより構成されるハイパスフィルタＨＰＦ’を有している。かかるハイパスフィルタＨＰＦ’によって前置増幅器３から出力される電圧信号の中心値が検出され、かかる中心値を閾値として信号を０とするか１とするかを判定することができる。
　光受信器１’において上述した電圧信号の中心値が検出されるまでの時間は、ハイパスフィルタＨＰＦ’の時定数τ’で決まる。時定数τ’は、下記式（１）に示すように表すことができる。下記式（１）において、「ＣＣＰ」は、カップリングコンデンサ６の静電容量値であり、「Ｒｉｎ’」は、入力抵抗Ｒｉｎ’の抵抗値である。
Figure JPOXMLDOC01-appb-M000001
　ハイパスフィルタＨＰＦ’の時定数τ’を小さくすることで、振幅制限増幅器４’に入力される電圧信号が中心値に収束するまでの時間を短くでき、高速バースト受信特性を実現することができる。
　一方で、光受信器１’が受信するパケット信号には、連続する同符号のデータである同符号連続ビットが存在するため、かかる同符号連続ビットを安定して受信できる同符号連続耐力が必要である。ところが、高速バースト受信特性を実現するために、ハイパスフィルタＨＰＦ’の時定数τ’を小さくすると、同符号連続データの受信区間において振幅制限増幅器４’へ入力される電圧信号が変動して同符号連続耐力が低下しまう。
　このように、受光素子２で受信されたパケット信号に高速追従するためには、時定数τ’を小さくしなければならないが、同符号連続データが入力された場合に電圧信号の変動を抑えるためには、時定数τ’を大きくしなければならない。すなわち、高速バースト受信特性と高い同符号連続耐力とはトレードオフ関係にある。
　振幅制限増幅器４’では、入力抵抗Ｒｉｎ’の値を切り替えて、ハイパスフィルタＨＰＦ’の時定数τ’を変更することで、以下のように、高速バースト受信特性と高い同符号連続耐力とを実現することができる。
　図２に示す振幅制限増幅器４’では、切替部ＳＷ１０によって振幅制限増幅器４’の入力抵抗Ｒｉｎ’の値を抵抗Ｒ１０に対応する値と抵抗Ｒ１１に対応する値とのいずれかに切り替え、時定数τ’を時定数τ１’，τ２’のいずれかに切り替えることができる。
　具体的には、振幅制限増幅器４’は、切替部ＳＷ１０によって抵抗Ｒ１０をカップリングコンデンサ６に接続することで時定数τを時定数τ１’にし、切替部ＳＷ１０によって抵抗Ｒ１１をカップリングコンデンサ６に接続することで時定数τを時定数τ２’にする。なお、Ｒ１０＜Ｒ１１であり、τ１’＜τ２’である。
　光受信器１’は、高速追従が要求されるパケット信号のプリアンブル区間では時定数τ２’よりも小さい時定数τ１’で電圧信号の中心値を検出する。これにより、プリアンブル区間で電圧信号が中心値に収束するまでの時間を短くできるため、高速バースト受信特性を実現することができる。
　また、光受信器１’は、電圧信号の中心値を検出した後、時定数τ’を時定数τ１’より大きい時定数τ２’に切り替える。これにより、ハイパスフィルタＨＰＦ’の時定数τ’が大きくなり、同符号連続データが入力された場合に電圧信号の電圧変動を抑えることができる。
　このように、光受信器１’では、ハイパスフィルタＨＰＦ’の時定数τ’を切り替えることによって、高速バースト受信特性と高い同符号連続耐力とを図ることができるが、インピーダンス整合を図ることは難しい場合がある。以下、この点について具体的に説明する。
　光受信器１’で受信されるパケット信号に含まれるデータのビットレートが増大すると、受信されるパケット信号の波長が伝送線路５の長さに近づいていく。したがって、伝送線路５の接続端において、前置増幅器３および振幅制限増幅器４’とのインピーダンス整合が取れていないと、伝送線路５の接続端で信号の反射が起きるため、振幅制限増幅器４’で受信される電圧信号の波形の品質劣化が発生する。
　したがって、パケット信号に含まれるデータを受信中において、振幅制限増幅器４’で受信される電圧信号の波形の品質劣化を抑制するためには、振幅制限増幅器４’の入力抵抗Ｒｉｎ’を、伝送線路５の特性インピーダンスＺ０に合わせることが必要である。
　振幅制限増幅器４’の入力抵抗Ｒｉｎ’を伝送線路５の特性インピーダンスＺ０に合わせる場合、特性インピーダンスＺ０が５０Ωであれば、Ｒｉｎ’＝５０であり、ハイパスフィルタＨＰＦ’の時定数τ’は、下記式（２）に示すように表すことができる。以下、特性インピーダンスＺ０が５０Ωであるものとして説明するが、特性インピーダンスＺ０は、５０Ωに限定されない。
Figure JPOXMLDOC01-appb-M000002
　光受信器１’における同符号連続耐力ＴＣＩＤ’は、簡易的に、変動率ｘを用いて下記式（３）に示すように表すことができる。変動率ｘは、同符号連続データの受信開始時点から受信終了時点までの電圧変動が信号振幅に対してどの程度許容できるかを示すものであり、０≦ｘ＜１である。同符号連続データの受信開始時点から受信終了時点までの電圧変動を信号振幅に対して５％に抑えたい場合には、ｘ＝０．０５である。
Figure JPOXMLDOC01-appb-M000003
　このように、光受信器１’は、パケット信号のデータを受信中において、振幅制限増幅器４’の入力抵抗Ｒｉｎ’の値を伝送線路５の特性インピーダンスＺ０に合わせることができ、ハイパスフィルタＨＰＦ’の時定数τ’は、時定数τ２’である。
　次に、パケット信号を高速に受信できる特性を示す高速バースト受信特性を実現するために、光受信器１’において、時定数τ’をτ２’からτ１’へ切り替える場合を考える。
　この場合、光受信器１’における高速バースト収束Ｔｐｒｅ’は，収束率ｙを用いて下記式（４）に示すように表すことができる。なお、「Ｒｐｒｅ’」は、時定数τ’がτ１’である場合の振幅制限増幅器４’の入力抵抗Ｒｉｎ’であり、「高速バースト収束」は、短いプリアンブルで高速にパケット信号を再生できる度合いを示す。なお、収束率ｙは、変動率ｘと呼び方は異なるが互いに異なる観点から事象を捉えるものであり互いに同じ事象を示している。
Figure JPOXMLDOC01-appb-M000004
　そして、上記式（３），（４）から、「Ｒｐｒｅ’」は、下記式（５）に示すように表すことができる。
Figure JPOXMLDOC01-appb-M000005
　ここで、ｘ＝０．０５、およびｙ＝０．９５とすると、「Ｒｐｒｅ’」と、「Ｔｐｒｅ’／ＴＣＩＤ’」との関係は、図３に示すように表すことができる。図３は、プリアンブル区間における振幅制限増幅器４’の入力抵抗Ｒｉｎ’である「Ｒｐｒｅ’」と、同符号連続耐力に対する高速バースト収束の比率との関係を示す図であり、両対数グラフである。図３において、縦軸は、「Ｒｐｒｅ’」の値を示し、横軸は、「Ｔｐｒｅ’／ＴＣＩＤ’」の値を示す。
　「Ｔｐｒｅ’／ＴＣＩＤ’」は、同符号連続耐力ＴＣＩＤ’に対する高速バースト収束Ｔｐｒｅ’の比率であり、かかる比率が小さいほど、同符号連続耐力ＴＣＩＤ’に対する高速バースト収束Ｔｐｒｅ’の影響が小さくなる。そして、図３に示すように、「Ｔｐｒｅ’／ＴＣＩＤ’」の値を小さくしようとすると、「Ｒｐｒｅ’」の値を小さくする必要がある。
　「Ｒｐｒｅ’」を小さくする場合、図２に示すＲ１０を実質的に０Ωにすることが考えられる。ところが、振幅制限増幅器４’がＩＣである場合、切替部ＳＷ１０を含む振幅制限増幅器４’に内蔵しようとすると、切替部ＳＷ１０のオン抵抗ＲＯＮは、数Ω程度になる場合がある。このように、「Ｒｐｒｅ’」が、数Ω程度になると、「Ｔｐｒｅ’／ＴＣＩＤ’」の値を小さくすることが難しい場合がある。
　また、振幅制限増幅器４’の入力抵抗Ｒｉｎ’に代えてカップリングコンデンサ６の値を切替スイッチで切り替えることも考えられるが、この場合、伝送線路５に切替スイッチが挿入される。したがって、切替スイッチのオン抵抗によって反射損失が生じたり挿入損失が生じたりして、振幅制限増幅器４’に入力される信号の波形品質が劣化するおそれがある。
　そこで、実施の形態１に係る光受信器１における振幅制限増幅器４は、図１に示すように、整合回路４１と、第１増幅回路４２と、フィルタ回路４３と、第２増幅回路４４と、切替制御部４５とを備える。これにより、波形品質の劣化を抑制しつつ、高速バースト受信特性と高い同符号連続耐力とを実現することができる。以下、振幅制限増幅器４について詳細に説明する。なお、整合回路４１および第１増幅回路４２が上述した第１の構成であり、フィルタ回路４３および第２増幅回路４４が上述した第２の構成である。
　図４は、振幅制限増幅器４の具体的構成例を示す図である。整合回路４１は、伝送線路５の特性インピーダンスと同等のインピーダンスを有している。かかる整合回路４１により、振幅制限増幅器４と伝送線路５とのインピーダンス整合を行うことができ、振幅制限増幅器４における入力部において受信される電圧信号の反射を抑えることができる。
　図４に示す例では、整合回路４１は、伝送線路５の一端と電源電位との間に接続される抵抗Ｒ１を有しており、カップリングコンデンサ６と抵抗Ｒ１とによってハイパスフィルタＨＰＦ１が構成される。
　振幅制限増幅器４の入力部における電圧信号の収束時間である信号収束時間は、カップリングコンデンサ６と抵抗Ｒ１とで求まる時定数τａによって決まる。かかる時定数τａは、光受信器１に要求される後述の同符号連続耐力ＴＣＩＤよりも大きい値に設定される。
　第１増幅回路４２は、伝送線路５を介して振幅制限増幅器４で受信される電圧信号を増幅して出力する。図４に示す例では、第１増幅回路４２は、スイッチング素子Ｑ１と電流源Ｉ１との直列回路を備え、かかる直列回路が電源電位とグランド電位との間に接続される。
　スイッチング素子Ｑ１の入力部は、振幅制限増幅器４の入力部であり、スイッチング素子Ｑ１の入力部へ入力された電圧信号が、スイッチング素子Ｑ１により増幅されてスイッチング素子Ｑ１の出力部からフィルタ回路４３へ出力される。
　スイッチング素子Ｑ１は、ｎｐｎトランジスタまたはＮ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor　Field-Effect　Transistor）である。スイッチング素子Ｑ１の入力部は、トランジスタの場合はベースであり、ＭＯＳＦＥＴの場合はゲートである。また、スイッチング素子Ｑ１の出力部は、トランジスタの場合はエミッタであり、ＭＯＳＦＥＴの場合はソースである。なお、第１増幅回路４２は、図４に示す構成に限定されず、伝送線路５を介して振幅制限増幅器４で受信される電圧信号を増幅して出力することができる増幅回路であればよい。
　ここで、前置増幅器３から出力される電圧信号を入力信号として定義すると、第１増幅回路４２は、入力信号の振幅の３倍以上の信号を入力可能な入力範囲を有しており、これにより、伝送線路５を介して入力される入力信号を線形に増幅することができる。
　ここで、光受信器１への光信号がない状態である無信号区間において、第１増幅回路４２に入力される電圧である入力電圧Ｖｉｎの定常値をＶｏｆｆとする。また、光受信器１への光信号がある場合における上述した電圧信号である入力信号の最大振幅をＶｍａｘとする。
　上述した振幅制限増幅器４’においては、時定数τ’が、より小さい値である時定数τ１’に切り替えられる。したがって、前置増幅器３から最大振幅Ｖｍａｘを有する電圧信号が伝送線路５へ出力された場合、パケット信号に含まれるデータを受信する時点において、振幅制限増幅器４’の入力電圧Ｖｉｎ’は、Ｖｏｆｆ－Ｖｍａｘ≦Ｖｉｎ’≦Ｖｏｆｆ＋Ｖｍａｘの範囲で電圧変化が生じる。
　一方、光受信器１においては、前置増幅器３から最大振幅Ｖｍａｘを有する入力信号が伝送線路５へ出力された場合、パケット信号に含まれるデータを受信する時点において、振幅制限増幅器４の入力電圧Ｖｉｎは、Ｖｏｆｆ≦Ｖｉｎ≦Ｖｏｆｆ＋２×Ｖｍａｘの範囲で電圧変化が生じる。また、入力信号の極性によっては、Ｖｏｆｆ－２×Ｖｍａｘ≦Ｖｉｎ≦Ｖｏｆｆの範囲で電圧変化が生じる。そして、その後、入力電圧Ｖｉｎは、Ｖｏｆｆ－Ｖｍａｘ≦Ｖｉｎ’≦Ｖｏｆｆ＋Ｖｍａｘの範囲内に収束する。
　したがって、振幅制限増幅器４には、振幅制限増幅器４’に比べ広い入力範囲が要求され、振幅制限増幅器４は、最大振幅Ｖｍａｘの３倍以上の入力範囲に設定される。これにより、入力信号を線形に増幅することができ、振幅制限増幅器４から第２増幅回路４４に入力される信号の波形が歪むことを抑制することができる。
　次に、フィルタ回路４３について説明する。フィルタ回路４３は、ハイパスフィルタであり、図４に示すように、コンデンサＣ１と、抵抗Ｒ２，Ｒ３と、切替部ＳＷ１とを備える。コンデンサＣ１は、第１増幅回路４２と第２増幅回路４４との間に接続される。抵抗Ｒ２，Ｒ３の一端は電源電位に接続され、抵抗Ｒ２，Ｒ３の他端は、切替部ＳＷ１を介してコンデンサＣ１に接続される。
　切替スイッチである切替部ＳＷ１によって、コンデンサＣ１に接続される抵抗を抵抗Ｒ２と抵抗Ｒ３との間で切り替えることで、フィルタ回路４３の時定数τを時定数τ１と時定数τ２との間で切り替えることができる。なお、Ｒ２＜Ｒ３であり、コンデンサＣ１に抵抗Ｒ２が接続された場合の時定数τは時定数τ１であり、コンデンサＣ１に抵抗Ｒ３が接続された場合の時定数τは時定数τ２である。
　図１および図４に示す第２増幅回路４４は、フィルタ回路４３の後段に配置され、フィルタ回路４３から入力される信号を一定振幅まで増幅する。第２増幅回路４４は、抵抗Ｒ４と、スイッチング素子Ｑ２と、電流源Ｉ２との直列回路を備え、かかる直列回路が電源電位とグランド電位との間に接続される。
　スイッチング素子Ｑ２の入力部へ入力された電圧信号が、スイッチング素子Ｑ２により増幅されてスイッチング素子Ｑ２の出力部から出力される。スイッチング素子Ｑ２は、ｎｐｎトランジスタまたはＮ型ＭＯＳＦＥＴである。スイッチング素子Ｑ２の入力部は、トランジスタの場合はベースであり、ＭＯＳＦＥＴの場合はゲートである。また、スイッチング素子Ｑ２の出力部は、トランジスタの場合はコレクタであり、ＭＯＳＦＥＴの場合はドレインである。
　なお、第２増幅回路４４は、図４に示す構成に限定されず、フィルタ回路４３から入力される電圧信号を一定振幅まで増幅して出力することができる増幅回路であればよい。
　切替制御部４５は、第２増幅回路４４から出力される信号に基づいて、パケット信号の初期区間を判定し、切替部ＳＷ１を制御する。具体的には、切替制御部４５は、パケット信号の初期区間に設定する時定数が、パケット信号の初期区間よりも後の区間に設定する時定数より短くなるように切替部ＳＷ１を制御して時定数τの切り替えを行う。
　パケット信号の初期区間は、パケット信号のうちプリアンブルの少なくとも一部までの区間であるが、プリアンブルの終期までの期間であってもよい。なお、切替制御部４５は、高速バースト受信特性と高い同符号連続耐力とを実現することができるように切替部ＳＷ１を制御することができればよく、上述した切替部ＳＷ１の切り替えタイミングに限定されない。
　上述したフィルタ回路４３は、振幅制限増幅器４に内蔵されているため、第１増幅回路４２とフィルタ回路４３との間の伝送線路の長さは、例えば、数百マイクロメートルであり、伝送線路５の長さに比べて無視できる程度に短い。したがって、伝送線路５の場合とは異なり、数十Ｇｂｐｓ程度の伝送レートであれば、第１増幅回路４２とフィルタ回路４３との間の伝送線路においてインピーダンス整合を考慮しなくてよい。
　したがって、データ受信時においてフィルタ回路４３の抵抗値は、第１増幅回路４２とフィルタ回路４３との間における伝送線路のインピーダンスとは無関係に、任意に設定することができる。すなわち、フィルタ回路４３の抵抗値は、伝送線路５の特性インピーダンスよりも大きな値にすることができ、これにより、後述するように高速バースト収束と高い同符号連続耐力とを実現することができる。
　また、フィルタ回路４３の抵抗値を大きくすることで、フィルタ回路４３の静電容量値を小さくすることができる。例えば、フィルタ回路４３の抵抗Ｒ２，Ｒ３の値を１ＭΩ以上にし、フィルタ回路４３の静電容量値を１～１０ｐＦにすることができる。
　このように、振幅制限増幅器４の静電容量値を小さくすることができるため、振幅制限増幅器４のサイズを小さくすることができる。したがって、振幅制限増幅器４へフィルタ回路４３を容易に内蔵することができる。
　また、上述したように、フィルタ回路４３の入力抵抗Ｒｉｎは、インピーダンス整合を考慮しなくてよく、フィルタ回路４３の抵抗値を任意の値にすることができるため、切替部ＳＷ１によって任意の異なる抵抗値の抵抗Ｒ２，Ｒ３を切り替えることができる。
　フィルタ回路４３は、パケット信号のプリアンブル区間では時定数τ２よりも小さな時定数τ１のハイパスフィルタとして動作して第２増幅回路４４に入力される電圧信号の中心値を検出する。これにより、プリアンブル区間で第２増幅回路４４に入力される電圧信号が中心値に収束するまでの時間を短くでき、高速バースト受信特性を実現することができる。
　光受信器１における高速バースト収束Ｔｐｒｅは、上述した収束率ｙを用いて下記式（６）に示すように表すことができる。下記式（６）において、「Ｒｐｒｅ」は、切替部ＳＷ１により抵抗Ｒ２をコンデンサＣ１に接続した場合のフィルタ回路４３の入力抵抗Ｒｉｎである。なお、切替部ＳＷ１のオン抵抗ＲＯＮに対して抵抗Ｒ２が十分に大きい抵抗値である場合、Ｒｐｒｅ≒Ｒ２である。
Figure JPOXMLDOC01-appb-M000006
　また、フィルタ回路４３は、第２増幅回路４４に入力される電圧信号の中心値を検出した後、時定数τ１より大きい時定数τ２に切り替える。これにより、ハイパスフィルタＨＰＦの時定数τが大きくなり、同符号連続データが第２増幅回路４４に入力された場合に電圧信号の電圧変動を抑えることができ、同符号連続耐力ＴＣＩＤを高めることができる。
　光受信器１における同符号連続耐力ＴＣＩＤは、簡易的に、上述した変動率ｘを用いて下記式（７）に示すように表すことができる。下記式（７）において、「ＲＣＩＤ」は、切替部ＳＷ１により抵抗Ｒ３をコンデンサＣ１に接続した場合のフィルタ回路４３の入力抵抗Ｒｉｎである。なお、切替部ＳＷ１のオン抵抗ＲＯＮに対して抵抗Ｒ３が十分に大きい抵抗値である場合、ＲＣＩＤ≒Ｒ３である。
Figure JPOXMLDOC01-appb-M000007
　そして、上記式（６），（７）から、振幅制限増幅器４の入力抵抗Ｒｉｎの切替前後の比率である「Ｒｐｒｅ／ＲＣＩＤ」は、下記式（８）に示すように表すことができる。
Figure JPOXMLDOC01-appb-M000008
　図５は、振幅制限増幅器４のプリアンブル区間における入力抵抗Ｒｉｎである「Ｒｐｒｅ」と、同符号連続耐力に対する高速バースト収束の比率との関係を示す図であり、両対数グラフである。図５において、縦軸は、「Ｒｐｒｅ」の値を示し、横軸は、「Ｒｐｒｅ／ＲＣＩＤ」の値を示す。
　パケット信号のデータを受信中において、入力抵抗ＲｉｎであるＲＣＩＤを５０Ωにする場合を考える。この場合、Ｒｐｒｅ／ＲＣＩＤ＝０．００１にしようとすると、図５に示すように、Ｒｐｒｅ＝０．０５にする必要がある。振幅制限増幅器４が集積回路である場合、切替部ＳＷ１を含む振幅制限増幅器４に内蔵しようとすると、切替部ＳＷ１のオン抵抗ＲＯＮは、数Ω程度になる場合があり、Ｒｐｒｅ＝０．０５とすることが困難な場合がある。
　上述したように、フィルタ回路４３の入力抵抗Ｒｉｎは、インピーダンス整合を考慮しなくてよいため、「ＲＣＩＤ」および「Ｒｐｒｅ」を各々任意に設定することができる。したがって、ＲＣＩＤを１ＭΩにし、かつ、Ｒｐｒｅを１ｋΩにすることができ、図５に示すように、Ｒｐｒｅ／ＲＣＩＤ＝０．００１にすることが容易である。
　このように、振幅制限増幅器４は、「Ｒｐｒｅ」を任意に設定できることから、上述した振幅制限増幅器４’に比べ、「Ｔｐｒｅ／ＴＣＩＤ」を小さくすることができる。したがって、符号連続耐力ＴＣＩＤに対する高速バースト収束Ｔｐｒｅの影響を小さくすることができる。
　図６は、「Ｒｐｒｅ／ＲＣＩＤ」と「Ｔｐｒｅ／ＴＣＩＤ」との関係を示す図であり、両対数グラフである。図６において、縦軸は、「Ｒｐｒｅ／ＲＣＩＤ」の値を示し、横軸は、「Ｔｐｒｅ／ＴＣＩＤ」の値を示す。
　図６に示すように、変動率ｘの値と収束率ｙの値とによって、「Ｒｐｒｅ／ＲＣＩＤ」と「Ｔｐｒｅ／ＴＣＩＤ」との関係が変わる。ｘ＝０．０５、ｙ＝０．９５、およびＴｐｒｅ／ＴＣＩＤ＝０．０１の場合、「Ｒｐｒｅ／ＲＣＩＤ」は、０．０００１程度が要求される。Ｒｐｒｅ／ＲＣＩＤ＝０．０００１を実現するためには、ＲＣＩＤを１ＭΩとし、Ｒｐｒｅを１００Ωとすればよく、容易に設計することができる。
　つづいて、光受信器１のハードウェア構成について説明する。光受信器１の各部の構成は図４に示す回路によって実現される。前置増幅器３および振幅制限増幅器４は各々ＩＣで構成されるが、ＡＳＩＣ（Application　Specific　Integrated　Circuit）、ＦＰＧＡ（Field　Programmable　Gate　Array）で構成してもよい。また、振幅制限増幅器４は、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。
　以上のように、実施の形態１にかかる光受信器１は、受光素子２と、前置増幅器３と、振幅制限増幅器４と、伝送線路５と、カップリングコンデンサ６とを備える。振幅制限増幅器４は、整合回路４１と、整合回路４１の後段に配置される第１増幅回路４２と、第１増幅回路４２の後段に配置されるフィルタ回路４３と、フィルタ回路４３の後段に配置される第２増幅回路４４とを備える。整合回路４１は、電圧信号が伝送される伝送線路５とのインピーダンス整合を行う。第１増幅回路４２は、伝送線路５を介して入力される電圧信号を増幅する。第２増幅回路４４は、フィルタ回路４３から入力される信号を一定振幅まで増幅する。フィルタ回路４３は、フィルタ回路４３の時定数τを切り替える切替部ＳＷ１を備える。これにより、整合回路４１によって伝送線路５とのインピーダンス整合を行いつつ、第１増幅回路４２で増幅された電圧信号をフィルタ回路４３に入力し、パケット信号のプリアンブル区間の少なくとも途中までとその後とでフィルタ回路４３の時定数を切り替えることができる。フィルタ回路４３は、伝送線路５とは直接接続されないことから、伝送線路５のインピーダンスとは無関係に時定数を設定することができ、受信信号の波形品質の劣化を抑制しつつ、高速バースト受信特性と高い同符号連続耐力とを容易に実現することができる。
　また、フィルタ回路４３は、コンデンサＣ１と、抵抗Ｒ２または抵抗Ｒ３とを備えるハイパスフィルタＨＰＦである。切替部ＳＷ１は、コンデンサＣ１に接続する抵抗を抵抗Ｒ２と抵抗Ｒ３との間で切り替えることで、ハイパスフィルタＨＰＦの抵抗の値を変更する。これにより、フィルタ回路４３の静電容量値の大小を切り替えることなく時定数τを切り替えることができ、フィルタ回路４３におけるコンデンサの占有面積を小さくできるため、振幅制限増幅器４へのフィルタ回路４３の内蔵を容易に行うことができる。
　また、整合回路４１、第１増幅回路４２、フィルタ回路４３、および第２増幅回路４４は、一つの集積回路に一体的に形成される。これにより、振幅制限増幅器４の小型化を図ることができる。
　また、振幅制限増幅器４は、第２増幅回路４４の出力に基づいて、切替部ＳＷ１を制御して時定数τの切り替えを切替部ＳＷ１に実行させる切替制御部４５を備える。これにより、振幅制限増幅器４単体でフィルタ回路４３の時定数を切り替えることができ、光受信器１の小型化を図ることができる。
実施の形態２．
　実施の形態１では、第２増幅回路４４の出力に基づいて、切替部ＳＷ１を制御するのに対して、実施の形態２では、整合回路４１の入力または出力に基づいて、切替部ＳＷ１を制御する点で、実施の形態１と異なる。以下においては、実施の形態１と同様の機能を有する構成要素については同一符号を付して説明を省略し、実施の形態１の振幅制限増幅器４と異なる点を中心に説明する。
　図７は、実施の形態２にかかる光受信器の構成例を示す図であり、図８は、実施の形態２にかかる光受信器の振幅制限増幅器の構成例を示す図である。図７に示すように、実施の形態２にかかる光受信器１Ａは、受光素子２と、前置増幅器３と、振幅制限増幅器４Ａと、伝送線路５と、カップリングコンデンサ６とを備える。
　図７および図８に示すように、振幅制限増幅器４Ａは、整合回路４１と、第１増幅回路４２と、フィルタ回路４３と、第２増幅回路４４と、切替制御部４５Ａとを備える。切替制御部４５Ａは、第１増幅回路４２へ入力される信号に基づいて、切替部ＳＷ１を制御する。
　かかる切替制御部４５Ａは、切替制御部４５と同様に、入力した信号に基づいて、パケット信号の初期区間を判定し、切替部ＳＷ１を制御する。これにより、切替制御部４５Ａは、パケット信号の初期区間に設定する時定数が、パケット信号の初期区間よりも後の区間に設定する時定数より短くなるように時定数τの切り替えを行うことができる。
　このように、切替制御部４５Ａは、フィルタ回路４３を通過する前の信号に基づいて、パケット信号の初期区間を判定して切替部ＳＷ１を制御することができるため、フィルタ回路４３を通過した後の信号が小さい場合であっても、切替部ＳＷ１の制御を精度よく行うことができる。
　実施の形態１，２にかかる光受信器１，１Ａにおいて、上述した「Ｔｐｒｅ／ＴＣＩＤ」を小さくする場合、「ＲＣＩＤ」を大きくしつつ「Ｒｐｒｅ」を小さくすることになる。「Ｒｐｒｅ」を小さくしすぎると、パケット信号のプリアンブル区間において、第１増幅回路４２およびフィルタ回路４３を含む部分での利得が著しく減少してしまうおそれがある。
　したがって、「Ｒｐｒｅ」の値によっては、パケット信号のプリアンブル区間において、実施の形態１における切替制御部４５は、信号の検出を精度よくできないおそれがある。一方で、実施の形態２にかかる光受信器１Ａの切替制御部４５Ａは、フィルタ回路４３を通過する前の信号を入力するため、プリアンブル区間の信号の検出を精度よく行うことができ、切替部ＳＷ１の制御を精度よく行うことができる。
　なお、切替制御部４５Ａは、「Ｒｐｒｅ」の値によって利得が減少するフィルタ回路４３の前段の信号を入力して切替部ＳＷ１を制御するものであればよく、図７および図８に示す配置に限定されない。
　図９は、実施の形態２にかかる光受信器１Ａの他の構成例を示す図である。図９に示す光受信器１Ａの切替制御部４５Ａは、第１増幅回路４２から出力される信号を入力し、入力した信号に基づいて、パケット信号の初期区間を判定し、切替部ＳＷ１を制御する。
　この場合も上述した場合と同様に、フィルタ回路４３を通過する前の信号を入力するため、プリアンブル区間の信号の検出を精度よく行うことができ、切替部ＳＷ１の制御を精度よく行うことができる。
　以上のように、実施の形態２にかかる光受信器１Ａは、受光素子２と、前置増幅器３と、振幅制限増幅器４Ａと、伝送線路５と、カップリングコンデンサ６とを備える。振幅制限増幅器４Ａは、整合回路４１と、第１増幅回路４２と、フィルタ回路４３と、第２増幅回路４４と、切替制御部４５Ａとを備える。切替制御部４５Ａは、第１増幅回路４２の入力または出力に基づいて、切替部ＳＷ１を制御して時定数τの切り替えを切替部ＳＷ１に実行させる。これにより、フィルタ回路４３の抵抗値を小さくした場合であっても、信号の検出を精度よく行うことができ、切替部ＳＷ１の制御を精度よく行うことができる。
実施の形態３．
　実施の形態１，２に係る光受信器１，１Ａを備えたＯＬＴ（Optical　Line　Terminal）、ＯＬＴを備えた光通信システムの構成について説明する。
　図１０は、実施の形態３にかかる光通信システム１００の構成例を示す図である。光通信システム１００は、光終端装置であるＯＬＴ５０と、複数の加入者側端末装置であるＯＮＵ５１，５２，５３と、光スターカプラ５４とを備える。ＯＬＴ５０は、光スターカプラ５４、および伝送線路である光ファイバ５５を介して、ＯＮＵ５１，５２，５３と接続している。なお、ＯＮＵの数を３つとしているが、一例であり、これに限定するものではない。
　局側の光終端装置であるＯＬＴ５０は、実施の形態１にかかる光受信器１または実施の形態２にかかる光受信器１Ａを備えており、時分割多重化されたパケット信号をＯＮＵ５１，５２，５３と送受信することでデータの送受信を行う。
　実施の形態３にかかるＯＬＴ５０および光通信システム１００は、上述した振幅制限増幅器４，４Ａを備えており、振幅制限増幅器４，４Ａで受信される信号の波形品質の劣化を抑制しつつ、高速バースト受信特性と高い同符号連続耐力とを実現することができる。
　上述した例では、整合回路４１において、伝送線路５とのインピーダンス整合を行うための抵抗値が固定であるが、かかる構成に限定されない。整合回路４１は、切替スイッチと複数の抵抗を備え、切替スイッチによって抵抗を切り替えることで伝送線路５とのインピーダンス整合を行うための抵抗値を可変にしてもよい。
　上述した例では、振幅制限増幅器４，４Ａは、パケット信号のプリアンブル区間の少なくとも途中までとその後とでフィルタ回路４３の時定数を切り替えるが、無信号区間においてさらに異なる時定数τ３をフィルタ回路４３に設定する構成であってもよい。この場合、フィルタ回路４３は、図１１に示すように、抵抗Ｒ２，Ｒ３に加えて抵抗Ｒ４が設けられる。図１１は、実施の形態１～３にかかるフィルタ回路４３の他の構成例を示す図である。なお、Ｒ４＜Ｒ２＜Ｒ３である。振幅制限増幅器４，４Ａは、無信号区間では、抵抗Ｒ４を切替部ＳＷ１によって選択し、フィルタ回路４３の時定数τを、時定数τ１，τ２よりも小さい時定数τ３に設定する。
　図１２は、振幅制限増幅器４，４Ａにおける時定数τの切り替えタイミングを示す図である。切替制御部４５，４５Ａは、図１２に示すように、無信号区間において、フィルタ回路４３の時定数τを時定数τ３に切り替える。時定数τ３は時定数τ１，τ２よりも小さい値であり、これにより、振幅制限増幅器４，４Ａの入力電圧を無信号レベルに迅速に戻すことができ、無信号区間を短縮することができる。
　切替制御部４５，４５Ａは、図１２に示すようにプリアンブル区間の少なくとも一部で時定数τを時定数τ１に設定し、その後の時刻ｔ２～ｔ４までの区間で時定数τを時定数τ２に設定する。なお、切替制御部４５，４５Ａは、無信号区間の時定数τを時定数τ１，τ２のいずれかにすることもできる。
　また、上述した例では、切替制御部４５，４５Ａは、集積回路である振幅制限増幅器４，４Ａに内蔵される例を説明したが、切替制御部４５，４５Ａは、集積回路である振幅制限増幅器４，４Ａ外に配置してもよい。
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１，１’，１Ａ　光受信器、２　受光素子、３　前置増幅器、４，４’，４Ａ　振幅制限増幅器、５　伝送線路、６　カップリングコンデンサ、３１，３２，４０　反転増幅回路、３３　可変抵抗、４１　整合回路、４２　第１増幅回路、４３　フィルタ回路、４４　第２増幅回路、４５，４５Ａ　切替制御部、５０　ＯＬＴ、５１～５３　ＯＮＵ、５４　光スターカプラ、５５　光ファイバ、１００　光通信システム、Ｒ１～Ｒ４，Ｒ１０，Ｒ１１　抵抗、Ｃ１　コンデンサ、ＳＷ１　切替部。

Claims (8)

  1. 　信号が伝送される伝送線路とのインピーダンス整合を行う整合回路と、
    　前記整合回路の後段に配置された第１増幅回路と、
    　前記第１増幅回路の後段に配置されたフィルタ回路と、
    　前記フィルタ回路の後段に配置され、入力される信号を一定振幅まで増幅する第２増幅回路と、を備え、
    　前記フィルタ回路は、
    　前記フィルタ回路の時定数を切り替える切替部を備える
    　ことを特徴とする振幅制限増幅器。
  2. 　前記フィルタ回路は、
    　抵抗およびコンデンサを備えるフィルタであり、
    　前記切替部は、
    　前記抵抗の値または前記コンデンサの値を変更して前記時定数を切り替える
    　ことを特徴とする請求項１に記載の振幅制限増幅器。
  3. 　前記整合回路、前記第１増幅回路、前記フィルタ回路、および前記第２増幅回路は、一つの集積回路に一体的に形成される
    　ことを特徴とする請求項１または２に記載の振幅制限増幅器。
  4. 　前記第２増幅回路の出力に基づいて、前記切替部を制御して前記時定数の切り替えを前記切替部に実行させる切替制御部を備える
    　ことを特徴とする請求項１から３のいずれか一つに記載の振幅制限増幅器。
  5. 　前記第１増幅回路の入力または出力に基づいて、前記切替部を制御して前記時定数の切り替えを前記切替部に実行させる切替制御部を備える
    　ことを特徴とする請求項１から３のいずれか一つに記載の振幅制限増幅器。
  6. 　請求項１から５のいずれか一つに記載の振幅制限増幅器を備える光受信器であって、
    　受信した光信号を電流信号に光電変換する受光素子と、
    　前記受光素子により変換された電流信号を電圧信号に変換する前置増幅器と、
    　前記前置増幅器と前記振幅制限増幅器とを接続する伝送線路と、
    　前記伝送線路に配置されたカップリングコンデンサと、
    　を備えることを特徴とする光受信器。
  7. 　請求項６に記載の光受信器を備える
    　ことを特徴とする光終端装置。
  8. 　請求項７に記載の光終端装置を備える
    　ことを特徴とする光通信システム。
PCT/JP2017/016617 2017-04-26 2017-04-26 振幅制限増幅器、光受信器、光終端装置、および光通信システム WO2018198249A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/016617 WO2018198249A1 (ja) 2017-04-26 2017-04-26 振幅制限増幅器、光受信器、光終端装置、および光通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/016617 WO2018198249A1 (ja) 2017-04-26 2017-04-26 振幅制限増幅器、光受信器、光終端装置、および光通信システム

Publications (1)

Publication Number Publication Date
WO2018198249A1 true WO2018198249A1 (ja) 2018-11-01

Family

ID=63919013

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/016617 WO2018198249A1 (ja) 2017-04-26 2017-04-26 振幅制限増幅器、光受信器、光終端装置、および光通信システム

Country Status (1)

Country Link
WO (1) WO2018198249A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135849A (ja) * 2007-12-03 2009-06-18 Fujitsu Ltd 光受信装置，光局側装置および光ネットワークシステム
JP2013110588A (ja) * 2011-11-21 2013-06-06 Samsung Electro-Mechanics Co Ltd 増幅回路及び無線通信装置
WO2015186223A1 (ja) * 2014-06-05 2015-12-10 三菱電機株式会社 バースト信号受信回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135849A (ja) * 2007-12-03 2009-06-18 Fujitsu Ltd 光受信装置，光局側装置および光ネットワークシステム
JP2013110588A (ja) * 2011-11-21 2013-06-06 Samsung Electro-Mechanics Co Ltd 増幅回路及び無線通信装置
WO2015186223A1 (ja) * 2014-06-05 2015-12-10 三菱電機株式会社 バースト信号受信回路

Similar Documents

Publication Publication Date Title
US10003410B2 (en) Optical receiver, optical termination device, and optical communication system
US7920798B2 (en) PON burst mode receiver with fast decision threshold setting
JP4935422B2 (ja) 前置増幅器およびそれを用いた光受信装置
KR100826882B1 (ko) 버스트 모드 광 수신기에서 디지털 자동이득제어 방법 및장치
JP2005006313A (ja) 受動光通信網の光パワー等化装置
JP5305932B2 (ja) 前置増幅器
KR101544077B1 (ko) 친국측 장치
US9490932B2 (en) Burst signal receiving apparatus and method, PON optical line terminal, and PON system
EP1791275B1 (en) Burst mode optical receiver
KR101519443B1 (ko) 광 수신기
JP4536770B2 (ja) オンチップ・リセット信号を生成するバーストモード受信機及びバーストモード受信方法
JP6661057B1 (ja) リミッティング増幅回路
WO2018198249A1 (ja) 振幅制限増幅器、光受信器、光終端装置、および光通信システム
JP5132543B2 (ja) 光受信器
KR20050102414A (ko) 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법
CN114975677B (zh) 光接收装置、光接收封装装置、相关设备和方法
JP5512040B2 (ja) 帯域可変増幅器
CN110476375B (zh) 光接收器、光终端装置和光通信系统
US9166702B2 (en) Signal level detect circuit with reduced loss-of-signal assertion delay
JP3514642B2 (ja) 光受信回路およびそれを用いた光伝送システム
KR100948829B1 (ko) 온칩 리셋 신호를 생성하는 버스트 모드 수신기 및 버스트모드 수신 방법
US7710196B2 (en) AC differential connection assembly between a trans-impedance amplifier and a post amplifier for burst mode receiving

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17906842

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17906842

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP