JP4691128B2

JP4691128B2 - 増幅回路

Info

Publication number: JP4691128B2
Application number: JP2008088557A
Authority: JP
Inventors: 和好西村; 純寺田; 正史野河; 祐輔大友
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2008-03-28
Filing date: 2008-03-28
Publication date: 2011-06-01
Anticipated expiration: 2028-03-28
Also published as: JP2009246536A

Description

本発明は、増幅回路技術に関し、特に同一符号連続区間を含むバースト信号を増幅して出力する技術に関する。

高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（以下、ＰＯＮという：Passive Optical Network）システム等の光伝送回路では、光信号を電気信号に変換する光受信回路において、増幅回路を用いる。この増幅回路としては、振幅が変化する入力信号を増幅してその振幅を飽和させることにより一定の振幅で出力するリミッティングアンプが用いられる場合もある。

ＰＯＮシステムにおいては、高感度で広入力ダイナミックレンジ、かつバースト応答性が要求される。図６にＰＯＮシステムの構成例を示す。このＰＯＮシステムは、１台の局側装置（ＯＬＴ：Optical Line Terminal）６０と複数台の宅側装置（ＯＮＵ：Optical Network Unit）５１とからなり、光カプラ５２などのパッシブデバイスと光ファイバ５３を介して接続されている。
この際、各宅側装置５１から局側装置６０への上り（ＯＮＵからＯＬＴへ）のパケットは、それぞれの経路の違いにより、局側装置６０への到達時の光パワーが異なってくる。このため、局側装置６０の光受信回路には広いダイナミックレンジが要求される。

図７は、ＰＯＮシステムの上りデータとして送信されるパケットの構成例である。ＰＯＮシステムでは、ある宅側装置がパケットを送出している間（パケット期間）は、他の宅側装置はパケットを送出できないので、伝送効率を高めるには、パケット間の時間を短くする必要がある。したがって、図７に示すように、パケット７０の先頭には、プリアンブル７１と呼ばれる特定ビットが用意され、局側装置６０でパケットの同期に使用される。
前述したように、局側装置６０への到達時の光パワーの差Ｐｄに起因して、各パケット７０の信号振幅はパケットごとに異なっている。また、伝送効率を高めるためには、短いプリアンブル７１でパケットを同期させて後続のペイロード７２を受信しなければならず、このプリアンブル７２の期間で利得を切り替えることができる光受信回路が必要となる。

図８は、局側装置の光受信回路の要部構成例である。図９は、局側装置の光受信回路の各部における信号波形図である。局側装置６０は、図８および図９に示すように、光ファイバ５３を介して受信した光信号をカプラ（ＷＤＭ）６１により分離し、トランスインピーダンスアンプ（ＴＩＡ）６２の受光素子により光電気変換した後、その受信光強度に応じた振幅を有するバースト信号として差動出力し、増幅回路（ＬＡ）６３で一定の振幅となるよう増幅している。

図１０は、フィードバック型自動オフセット補償方式の増幅回路を示すブロック図である。増幅回路では、振幅の異なるバースト信号を増幅してその振幅を飽和させることにより一定の振幅で出力する。したがって、歪みのないバースト信号を出力するためには、上記パケットに対応するバースト波形ごとに直流オフセット電圧を適切かつ短期間で自動補償する必要がある。

このような自動オフセット補償方式（AOC: Auto-Offset Compensation）の１つとして、フィードバック型方式がある。このフィードバック型ＡＯＣ回路８０は、図１０に示すように、例えば直列接続された複数の増幅器（差動増幅器）８２〜８４とこれら増幅器８２〜８４間に設けられたローパスフィルタなどからなるオフセット電圧保持回路８５とから構成される。この例では、増幅器８４の出力信号からその直流オフセット電圧をオフセット電圧保持回路８５の容量素子で保持し、その直流オフセット電圧で増幅器８２への入力信号の直流オフセット電圧を補償するものとなっている。

この際、直流オフセット電圧をバースト波形ごとに異なるため、バースト波形の先頭のプリアンブル期間で当該バースト波形に最適な直流オフセット電圧を検出してオフセット電圧保持回路８５の容量素子で保持する必要がある。このため、オフセット電圧保持回路８５の時定数はプリアンブル期間の長さに左右され、伝送効率を高めるためにプリアンブル期間を短縮する場合には、オフセット電圧保持回路８５の時定数を小さくして応答性を改善する必要があった。

"High-Speed CMOS Circuits for Optical Receivers", J.Savoj and B.Razavi, pp16-19, Kluwer Academic Publishers, (2001)

しかしながら、このような従来技術では、フィードバック型自動オフセット補償方式においてオフセット電圧保持回路の時定数を小さくした場合、バースト信号内に発生しうる同一符号連続区間で、オフセット保持回路８５の容量素子に保持された電圧が、同符号連続の電圧方向に短時間で変動してしまうため、直流オフセット電圧に対する応答性と同一符号連続耐性とを両立させることができないという問題点があった。

一般に、光信号では、同一符号を連続ビットとして用いることが可能な最大同一符号連続区間が規定されている。したがって、オフセット電圧保持回路の時定数を小さくした場合、短いプリアンブル期間で直流オフセットを検出できるものの、同一符号連続区間で直流オフセットが変動してしまう。また、オフセット電圧保持回路の時定数を大きくした場合、同一符号連続区間における直流オフセットの変動を抑制できるものの、短いプリアンブル期間で直流オフセット電圧を検出することができなくなる。

本発明はこのような課題を解決するためのものであり、直流オフセット電圧に対する応答性と同一符号連続耐性とを両立させることが可能な増幅回路を提供することを目的としている。

このような目的を達成するために、本発明にかかる増幅回路は、入力されたバースト信号の直流オフセット電圧を補償して出力するフィードバック型のオフセット補償回路を含む増幅回路であって、オフセット補償回路の直流オフセット電圧検出用時定数より小さい時定数で、バースト信号から直流オフセット電圧を検出するオフセット電圧検出回路と、オフセット電圧検出回路で検出した直流オフセット電圧をオフセット補償回路へ供給するためのスイッチ回路と、バースト信号のバースト波形先頭から所定の検出期間経過後にスイッチ回路を開放し、バースト波形後端からバースト信号の最大同一符号連続区間長を越える規定期間経過後にスイッチ回路を閉結する切替制御回路とを備えている。

この際、オフセット検出回路として、オフセット補償回路の直流オフセット電圧検出用時定数より小さい時定数で、バースト信号の直流オフセット電圧を補償して出力するフィードバック型のオフセット補償回路を用いてもよい。

また、切替制御回路に、バースト波形先頭を検出してから検出期間経過後にバースト開始検出信号を出力するバースト開始検出回路と、バースト波形後端を検出してから規定期間経過後にバースト終了検出信号を出力するバースト終了検出回路と、バースト開始検出信号とバースト終了検出信号とからスイッチ開閉するための切替信号を生成して出力する切替信号生成回路とを設けてもよい。

また、バースト後端検出回路として、基準クロックをカウントして、そのカウント値が最大同一符号連続区間長を越える規定値に達した時点でバースト後端検出信号を出力するとともに、オフセット補償回路の出力信号に含まれる各パルスによりカウンタ値をリセットするカウンタを設けてもよい。

本発明によれば、バースト波形が到来した場合、バースト波形先頭から検出期間が経過するまでスイッチ回路が閉結されて、時定数の小さいオフセット電圧検出回路で検出された直流オフセット電圧がオフセット補償回路に供給されるため、オフセット補償回路において、短い時間で安定した波形の出力バースト信号を出力することが可能となる。
また、検出期間の経過後、スイッチ回路が開放されて、オフセット電圧検出回路からオフセット補償回路への直流オフセット電圧の供給が停止されるため、同一符号連続区間が到来した場合でも、オフセット補償回路から安定した波形の出力バースト信号を出力することが可能となる。

また、バースト波形が終了した場合、バースト波形後端から最大同一符号連続区間長を越える規定時間が経過した時点でスイッチ回路が閉結されるため、同一符号連続区間をバースト間区間として誤検出することなく、次のバースト波形が到来する前に、オフセット電圧検出回路からオフセット補償回路への直流オフセット電圧の供給が可能な状態へ、正確に制御することが可能となる。
したがって、増幅回路において、直流オフセット電圧に対する応答性と同一符号連続耐性とを両立させることができ、プリアンブル期間の短縮による伝送効率の改善を図ることが可能となる。

次に、本発明の実施の形態について図面を参照して説明する。
［本実施の形態の構成］
まず、図１〜図４を参照して、本発明の一実施の形態にかかる増幅回路（増幅回路）について説明する。図１は、本発明の一実施の形態にかかる増幅回路の構成を示すブロック図である。図２は、本発明の一実施の形態にかかる増幅回路で用いるＡＯＣ回路の構成を示すブロック図である。図３は、本発明の一実施の形態にかかる増幅回路で用いるオフセット電圧検出回路の構成を示すブロック図である。図４は、本発明の一実施の形態にかかる増幅回路で用いる切替制御回路の構成を示すブロック図である。

この増幅回路１は、入力バースト信号Ｖｉｎを増幅し出力バースト信号Ｖｏｕｔとして出力する増幅回路である。この増幅回路１の具体的な適用例としては、前述した図６に記載したようなＰＯＮシステムで用いられる宅側装置の光受信回路において、トランスインピーダンスアンプ（ＴＩＡ）により、宅側装置から送信された光信号を光電気変換して、その受信光強度に応じた振幅を有するバースト信号として差動出力した後、そのバースト信号を一定の振幅となるよう増幅するリミッティングアンプ（ＬＡ）がある。

本実施の形態の増幅回路１は、ＡＯＣ回路１０の直流オフセット電圧検出用時定数より小さい時定数で、バースト信号から直流オフセット電圧を検出するオフセット電圧検出回路２０と、オフセット電圧検出回路２０で検出した直流オフセット電圧をＡＯＣ回路１０へ供給するスイッチ回路３０とを設け、切替制御回路４０により、バースト信号のバースト波形先頭から所定の検出期間経過後にスイッチ回路を開放し、バースト波形後端からバースト信号の最大同一符号連続区間長を越える規定期間経過後にスイッチ回路を閉結している。

ＡＯＣ回路１０は、フィードバック型のオフセット補償回路であり、入力バースト信号Ｖｉｎの直流オフセット電圧を補償して増幅し、出力バースト信号Ｖｏｕｔとして出力する機能を有している。具体的には、このＡＯＣ回路１０は、図２に示すように、多段接続された複数の増幅器（差動増幅器）１１〜１２と、最後段の増幅器１２の出力バースト信号Ｖｏｕｔから、所定の時定数ｔａで直流オフセット電圧１５を検出して保持する、ローパスフィルタなどからなるオフセット電圧保持回路１３，１４とを含み、このオフセット電圧保持回路１３，１４で検出した直流オフセット電圧１５、またはスイッチ回路３０を介してオフセット電圧検出回路２０から供給された直流オフセット電圧１６に基づき、最前段の増幅器１１において、入力バースト信号Ｖｉｎの直流オフセット電圧を補償する。

オフセット電圧検出回路２０は、ＡＯＣ回路１０の直流オフセット電圧検出用時定数ｔａより小さい時定数ｔｂで、バースト信号から直流オフセット電圧２５を検出する機能と、検出した直流オフセット電圧２５をバッファを介してスイッチ回路３０へ、ＡＯＣ回路１０用の直流オフセット電圧１６として供給する機能とを有しており、具体的には、図３に示すように、ＡＯＣ回路１０と同等のフィードバック型のオフセット補償回路から構成してもよい。

図３のオフセット電圧検出回路２０は、多段接続された複数の増幅器（差動増幅器）２１〜２２と、最後段の増幅器２２の出力信号から、ＡＯＣ回路１０の時定数ｔａより小さい時定数ｔｂで直流オフセット電圧２５を検出して保持する、ローパスフィルタなどからなるオフセット電圧保持回路２３，２４とを含み、このオフセット電圧保持回路２３，２４からの直流オフセット電圧２５に基づき、最前段の増幅器２１において、入力バースト信号Ｖｉｎの直流オフセット電圧を補償する。また、最後段の増幅器２２の出力信号のうちの正極出力および負極出力のいずれか一方がバースト検出用出力信号２６として切替制御回路４０へ出力されている。

スイッチ回路３０は、アナログスイッチなどの信号スイッチ回路からなり、入力された切替信号４０Ｓに基づき、オフセット電圧検出回路２０からＡＯＣ回路１０へ供給する直流オフセット電圧１６の供給制御を行う機能を有している。

切替制御回路４０は、バースト信号のバースト波形先頭から所定の検出期間経過後にスイッチ回路３０を開放する切替信号４０Ｓを出力する機能と、バースト波形後端からバースト信号の最大同一符号連続区間長を越える規定期間経過後にスイッチ回路３０を閉結する切替信号４０Ｓを出力する機能とを有している。この切替制御回路４０は、具体的には、図４に示すように、バースト開始検出回路４１、バースト終了検出回路４２、および切替信号生成回路４３とを含んでいる。

なお、増幅回路１に入力される入力バースト信号Ｖｉｎは、前述の図７で示したような、パケットに対応するビット信号群からなるバースト波形が、所定以上の間隔を持って間欠的に現れる信号をなしている。また、これらバースト波形はそれぞれ振幅が異なっているものとする。また、入力バースト信号Ｖｉｎのバースト波形には、同一符号が連続して含まれる可能性があり、その区間長が最大同一符号連続区間長として予め規定されているものとする。また、最大同一符号連続区間長は、バースト波形の最小すなわち最小バースト間区間長（ガードタイム）よりも短いものとする。

バースト開始検出回路４１は、オフセット電圧検出回路２０からのバースト検出用出力信号２６に基づいて、バースト波形先頭を検出してから検出期間経過後にバースト開始検出信号４１Ｓを出力する機能を有している。このバースト開始検出回路４１は、バースト検出用出力信号２６と所定のしきい値電圧Ｖｔｈとを比較することにより、バースト検出用出力信号２６に含まれるビットパルスに応じたパルスを生成する比較器４１Ａと、これらパルスを所定の検出期間だけ遅延させることにより、バースト開始検出信号４１Ｓとして切替信号生成回路４３へ出力する遅延回路４１Ｂとを含んでいる。

上記検出期間については、オフセット電圧検出回路２０により、ＡＯＣ回路１０の直流オフセット電圧検出用時定数ｔａより小さい時定数ｔｂで、バースト信号から安定した直流オフセット電圧２５を検出するのに必要な期間が予め設定される。
これにより、バースト波形先頭を検出してからオフセット電圧検出回路２０による直流オフセット電圧２５の検出が終了した時点で、バースト開始検出信号４１Ｓが出力されることになる。

バースト終了検出回路４２は、増幅回路１の外部から供給された所定周波数の基準クロック４２ＢとＡＯＣ回路１０からの出力バースト信号Ｖｏｕｔとに基づいて、バースト波形後端を検出してから規定期間経過後にバースト終了検出信号４２Ｓを出力する機能を有している。このバースト終了検出回路４２は、多段接続されたラッチ回路４２Ａ（カウンタ）を含んでおり、増幅回路１の外部から供給された所定周波数の基準クロック４２Ｂをカウントして、そのカウント値が規定値に達した時点でバースト終了検出信号４２Ｓを出力し、ＡＯＣ回路１０からの出力バースト信号Ｖｏｕｔに含まれるビットパルスに基づきカウンタ動作およびカウンタ値をリセットする。

上記規定値と基準クロック４２Ｂとの積で求められる規定期間ついては、入力バースト信号Ｖｉｎの最大同一符号連続区間長より長く、入力バースト信号Ｖｉｎの最低バースト間区間長より短い値に設定すればよい。また、この規定値は、基準クロック４２Ｂの周波数変動を考慮して設定すればよい。
これにより、入力バースト信号Ｖｉｎのビット変化が停止した区間長が、最大同一符号連続区間長より長くなった場合、当該ビット変化の停止から最低バースト間区間長より短い期間、すなわち上記規定期間が経過した時点で、バースト終了検出信号４２Ｓが出力される。

切替信号生成回路４３は、バースト開始検出信号４１Ｓとバースト終了検出信号４２Ｓとからスイッチ回路３０の開閉を制御するための切替信号４０Ｓを生成して出力する機能を有している。この切替信号生成回路４３は、バースト開始検出信号４１Ｓにより出力をリセットし、バースト終了検出信号４２Ｓにより出力をセットするＲＳラッチ回路４３Ａを含み、このＲＳラッチ回路４３Ａの出力が切替信号４０Ｓとして出力される。

これにより、入力バースト信号Ｖｉｎのバースト波形先頭から所定の検出期間経過後、スイッチ回路３０の開放を指示する切替信号４０Ｓが出力されて、同一符号連続区間に対応するため、それまでオフセット電圧検出回路２０からＡＯＣ回路１０へ供給されていた直流オフセット電圧１６が切り離される。また、入力バースト信号Ｖｉｎのバースト波形後端から所定の規定期間経過後、スイッチ回路３０の閉結を指示する切替信号４０Ｓが出力されて、次のバースト波形のプリアンブルで新たな直流オフセット電圧を検出するための準備として、オフセット電圧検出回路２０からＡＯＣ回路１０へ直流オフセット電圧１６の供給が再開される。

［本実施の形態の動作］
次に、図５を参照して、本発明の一実施の形態にかかる増幅回路の動作について説明する。図５は、本発明の一実施の形態にかかる増幅回路の動作を示す信号波形図である。

図５において、時刻Ｔ１以前の期間はバースト間区間であり、バースト開始検出信号４１Ｓおよびバースト終了検出信号４２Ｓはともに未検出を示しており、切替制御回路４０からはスイッチ回路３０の閉結を示す切替信号４０Ｓが出力されている。これにより、オフセット電圧検出回路２０からスイッチ回路３０を介してＡＯＣ回路１０へ、直流オフセット電圧１６が供給可能な状態となっている。

時刻Ｔ１において、バースト波形が到来した場合、ＡＯＣ回路１０およびオフセット電圧検出回路２０において直流オフセット電圧の検出が開始される。この際、オフセット電圧検出回路２０の直流オフセット電圧検出用時定数ｔｂは、ＡＯＣ回路１０の時定数ｔａに比較して小さいため、オフセット電圧検出回路２０の直流オフセット電圧２５のほうが早く収束する。

また、この期間では、スイッチ回路３０が閉結されているため、オフセット電圧検出回路２０の直流オフセット電圧２５がスイッチ回路３０を介してＡＯＣ回路１０へ直流オフセット電圧１６として供給される。このため、ＡＯＣ回路１０の出力バースト信号Ｖｏｕｔは、大きなの時定数の場合の出力バースト信号Ｖｏｕｔ’が安定する時刻Ｔｂと比較して、バースト先頭から短い時間の時刻Ｔａで安定した波形となる。

バースト波形先頭が検出された時刻Ｔ１から検出期間が経過した時刻Ｔ２において、切替制御回路４０のバースト開始検出回路４１からバースト開始検出信号４１Ｓが出力され、切替信号生成回路４３からスイッチ回路３０の開放を示す切替信号４０Ｓが出力される。これに応じて、スイッチ回路３０が開放され、同一符号連続区間に対応するため、オフセット電圧検出回路２０からＡＯＣ回路１０への直流オフセット電圧の供給が停止される。

これにより、ＡＯＣ回路１０は、自己の時定数ｔａにより検出した直流オフセット電圧１５に基づいて、入力バースト信号Ｖｉｎに対する直流オフセット電圧の補償動作を開始する。したがって、その後の時刻Ｔ３から時刻Ｔ４において、同一符号連続区間が到来しても、ＡＯＣ回路１０の直流オフセット電圧１５が大きく変動することはなく、安定した出力バースト信号Ｖｏｕｔを出力できる。
なお、時刻Ｔ４に再開されたバースト波形に応じて、時刻Ｔ４から検出期間が経過した時刻Ｔ５において、切替制御回路４０のバースト開始検出回路４１からバースト開始検出信号４１Ｓが出力されるが、時刻Ｔ５以前においてスイッチ回路３０は開放されており、回路動作の変化はない。

その後、時刻Ｔ６において、一連のバースト波形の後端が現れた場合、ＡＯＣ回路１０の出力バースト信号Ｖｏｕｔも停止する。このため、切替制御回路４０のバースト終了検出回路４２において、出力バースト信号Ｖｏｕｔによる各ラッチ回路４２Ａのリセットが行われなくなり、各ラッチ回路４２Ａで基準クロック４２Ｂのカウントが開始される。
そして、このカウンタ値が規定値に達した時点、すなわちバースト波形後端が検出された時刻Ｔ６から規定期間が経過した時刻Ｔ７に、バースト終了検出回路４２からバースト終了検出信号４２Ｓが出力され、切替信号生成回路４３からスイッチ回路３０の閉結を示す切替信号４０Ｓが出力される。これに応じて、スイッチ回路３０が閉結され、オフセット電圧検出回路２０からＡＯＣ回路１０へ直流オフセット電圧の供給が可能な状態に制御される。

これにより、時刻Ｔ１以前と同様に、オフセット電圧検出回路２０からスイッチ回路３０を介してＡＯＣ回路１０へ、直流オフセット電圧１６が供給可能な状態となり、次のバースト波形のプリアンブルで新たな直流オフセット電圧を検出するための準備が行われる。

［本実施の形態の効果］
このように、本実施の形態では、ＡＯＣ回路１０の直流オフセット電圧検出用時定数より小さい時定数で、バースト信号から直流オフセット電圧を検出するオフセット電圧検出回路２０と、オフセット電圧検出回路２０で検出した直流オフセット電圧をＡＯＣ回路１０へ供給するスイッチ回路３０とを設け、切替制御回路４０により、バースト信号のバースト波形先頭から所定の検出期間経過後にスイッチ回路を開放し、バースト波形後端からバースト信号の最大同一符号連続区間長を越える規定期間経過後にスイッチ回路を閉結している。

これにより、バースト波形が到来した場合、バースト波形先頭から検出期間が経過するまでスイッチ回路３０が閉結されて、時定数の小さいオフセット電圧検出回路２０で検出された直流オフセット電圧２５がＡＯＣ回路１０に供給されるため、ＡＯＣ回路１０において、短い時間で安定した波形の出力バースト信号Ｖｏｕｔを出力することが可能となる。
また、検出期間の経過後、スイッチ回路３０が開放されて、オフセット電圧検出回路２０からＡＯＣ回路１０への直流オフセット電圧の供給が停止されるため、同一符号連続区間が到来した場合でも、ＡＯＣ回路１０から安定した波形の出力バースト信号Ｖｏｕｔを出力することが可能となる。

また、バースト波形が終了した場合、バースト波形後端から最大同一符号連続区間長を越える規定時間が経過した時点でスイッチ回路３０が閉結されるため、同一符号連続区間をバースト間区間として誤検出することなく、次のバースト波形が到来する前に、オフセット電圧検出回路２０からＡＯＣ回路１０への直流オフセット電圧２５の供給が可能な状態へ、正確に制御することが可能となる。
したがって、増幅回路において、直流オフセット電圧に対する応答性と同一符号連続耐性とを両立させることができ、プリアンブル期間の短縮による伝送効率の改善を図ることが可能となる。

［実施の形態の拡張］
以上の実施の形態では、ＰＯＮシステムで用いられる宅側装置の光受信回路において用いられる増幅回路を前提とし、またバースト信号が差動信号からなる場合さらには振幅を飽和させることにより一定の振幅を得るリミッティングアンプを前提として説明したが、具体的な適用例としてはこれに限定されるものではなく、前述と同様の最小バースト間区間長や最大同一符号連続区間長が規定されているバースト信号を増幅する増幅回路に対して、本発明の各実施の形態を前述と同様にして適用でき、同様の作用効果が得られる。

また、以上の実施の形態では、図１に示したように、入力バースト信号ＶｉｎがＡＯＣ回路１０へ直接入力される構成を例として説明したが、増幅器を介して入力バースト信号ＶｉｎをＡＯＣ回路１０へ入力される構成例についても、本発明の各実施の形態を前述と同様にして適用可能である。

また、以上の実施の形態では、図４に示したように、バースト終了検出回路４２のラッチ回路４３Ａをリセットする信号として出力バースト信号Ｖｏｕｔを用いた構成例が示されているが、この出力バースト信号Ｖｏｕｔに代えて、入力バースト信号Ｖｉｎやバースト検出用出力信号２６を用いてもよい。

本発明の一実施の形態にかかる増幅回路の構成を示すブロック図である。本発明の一実施の形態にかかる増幅回路で用いるＡＯＣ回路の構成を示すブロック図である。本発明の一実施の形態にかかる増幅回路で用いるオフセット電圧検出回路の構成を示すブロック図である。本発明の一実施の形態にかかる増幅回路で用いる切替制御回路の構成を示すブロック図である。本発明の一実施の形態にかかる増幅回路の動作を示す信号波形図である。ＰＯＮシステムの構成例である。ＰＯＮシステムの上りデータとして送信されるパケットの構成例である。局側装置の光受信回路の要部構成例である。局側装置の光受信回路の各部における信号波形図である。フィードバック型自動オフセット補償方式の増幅回路を示すブロック図である。

符号の説明

１…増幅回路、１０…ＡＯＣ回路、１１，１２…増幅器、１３，１４…オフセット電圧保持回路、１５…直流オフセット電圧（ＡＯＣ回路側）、１６…直流オフセット電圧（オフセット電圧検出回路側）、２０…オフセット電圧検出回路、２１，２２…増幅器、２３，２４…オフセット電圧保持回路、２５…直流オフセット電圧、２６…バースト検出用出力信号、３０…スイッチ回路、４０…切替制御回路、４０Ｓ…切替信号、４１…バースト開始検出回路、４１Ａ…比較器、４１Ｂ…遅延回路、４１Ｓ…バースト開始検出信号、４２…バースト終了検出回路、４２Ａ…ラッチ回路、４２Ｂ…基準クロック、４２Ｓ…バースト終了検出信号、４３…切替信号生成回路、４３Ａ…ＲＳラッチ回路。

Claims

入力されたバースト信号の直流オフセット電圧を補償して出力するフィードバック型のオフセット補償回路を含む増幅回路であって、
前記オフセット補償回路の直流オフセット電圧検出用時定数より小さい時定数で、前記バースト信号から直流オフセット電圧を検出するオフセット電圧検出回路と、
前記オフセット電圧検出回路で検出した直流オフセット電圧を前記オフセット補償回路へ供給するためのスイッチ回路と、
前記バースト信号のバースト波形先頭から所定の検出期間経過後に前記スイッチ回路を開放し、前記バースト波形後端から前記バースト信号の最大同一符号連続区間長を越える規定期間経過後に前記スイッチ回路を閉結する切替制御回路とを備える
ことを特徴とする増幅回路。
請求項１に記載の増幅回路において、
前記オフセット検出回路は、前記オフセット補償回路の直流オフセット電圧検出用時定数より小さい時定数で、前記バースト信号の直流オフセット電圧を補償して出力するフィードバック型のオフセット補償回路からなることを特徴とする増幅回路。
請求項１に記載の増幅回路において、
前記切替制御回路は、前記バースト波形先頭を検出してから前記検出期間経過後にバースト開始検出信号を出力するバースト開始検出回路と、前記バースト波形後端を検出してから前記規定期間経過後にバースト終了検出信号を出力するバースト終了検出回路と、前記バースト開始検出信号とバースト終了検出信号とから前記スイッチ開閉するための切替信号を生成して出力する切替信号生成回路とを含むことを特徴とする増幅回路。
請求項３に記載の増幅回路において、
前記バースト後端検出回路は、基準クロックをカウントして、そのカウント値が前記最大同一符号連続区間長を越える規定値に達した時点で前記バースト後端検出信号を出力するとともに、前記オフセット補償回路の出力信号に含まれる各パルスによりカウンタ値をリセットするカウンタを含むことを特徴とする増幅回路。