JP5065426B2 - 光信号断検出回路および光受信器 - Google Patents

Description

本発明は、光通信技術に関し、特に光信号の入力有無を的確に検出することができる光信号断検出技術に関する。

高速広帯域光伝送方式としてＦＴＴＨ（Fiber To The Home）システムに採用されているＰＯＮ（Passive Optical Network）方式では、局側で複数ユーザを収容するＯＬＴ（Optical Line Terminal）とユーザ側で光加入者線を終端するＯＮＵ（Optical Network Unit）との間が光ファイバで結ばれ、信号が双方向伝送される。

このようなＯＬＴの光受信器において、光入力がない状態において不要なノイズが出力されるのを防ぐノイズマスク機能がない場合は、新たなＯＮＵが接続された際に、アナログフロントエンドの後段に接続されたアクセスコントローラは、受信した光信号がノイズなのか新たに接続されたＯＮＵからの光信号なのかを特定のアルゴリズムにより判別しなければならない。したがって、上位レイヤの複雑化に伴ってコストがアップし、通信制御として効率的ではない。

一方、ＯＬＴの光受信器では、トランスインピーダンスアンプ（ＴＩＡ: Trans Impedance Amplifier）から出力される電気信号に基づいて、光信号断検出回路で光信号の入力有無を判定し、光信号がない状態において不要なノイズが光受信器から出力されるのを防ぐ技術が提案されている（例えば、非特許文献１など参照）。

図１６は、従来の光受信器および光信号断検出回路の構成を示すブロック図である。この光受信器２００において、フォトダイオードＰＤで受光された光信号Ｐｉｎは光電流信号Ｉｉｎに光電変換されて、プリアンプであるトランスインピーダンスアンプＴＩＡによって増幅される。このトランスインピーダンスアンプＴＩＡの電気信号Ｔｏｕｔは、ポストアンプであるリミッティングアンプＬＡに入力され、異なる強度の光信号Ｐｉｎが一定振幅の電気信号となるように増幅され、増幅出力Ｒｏｕｔとして出力される。リミッティングアンプＬＡの後段には、通常、ＣＤＲ（Clock Data Recovery）などの波形整形回路やタイミング調整回路が接続され、データ信号からクロック信号が抽出されデジタル信号として扱いやすい波形に整形される。

一方、トランスインピーダンスアンプＴＩＡの後段には、光信号Ｐｉｎの受信を判定する光信号断検出回路（ＬＯＳ：Loss Of Signal）２０が設けられている。この光信号断検出回路２０により、十分な信号強度の光信号Ｐｉｎを受信しているか否かを示す光信号断検出信号ＬＯＳを生成することで、通信の異常検出や、無信号時にリミッティングアンプＬＡからノイズの出力を遮断するためのスケルチ（Squelch）回路制御を行う。

この光信号断検出回路２０では、リミッティングアンプＬＡから検出した、光信号Ｐｉｎの信号強度を示す信号強度Ｖｄｅｔを、コンパレータ２１で信号断判定しきい値Ｖｓｅｔ比較することにより、光信号Ｐｉｎの入力有無を判定し、この判定結果を光信号断検出信号ＬＯＳとして出力している。

したがって、この光信号断検出信号ＬＯＳをリミッティングアンプＬＡの出力制御信号として、例えばスケルチの制御に用いて、リセットを受信して次のバースト信号を受信するまでスケルチを閉じることにより、リミッティングアンプＬＡからノイズが出力されることを防ぐことができる。また、バースト信号を受信した場合には、スケルチを開くことにより、通常の受信状態とすることができる。

W. B. Chen et al. "A Limiting Amplifier with LOS Indication for Gigabit Ethernet," proc. IEEE EDSSC 2008.

しかしながら、このような従来技術では、リミッティングアンプＬＡで得られた光信号強度を、信号断判定しきい値と比較した比較結果を、光信号Ｐｉｎの入力有無を示す光信号断検出信号ＬＯＳとして出力しているため、入力光信号強度のゆらぎやノイズの進入などの影響で、光信号断検出信号ＬＯＳにチャタリングが発生する場合があり、安定した光信号検出動作を実現できないという問題点があった。

図１７は、従来の光信号断検出回路における光信号断検出動作を示す信号波形図である。リミッティングアンプＬＡで得られる光信号強度は、ゆらぎやノイズの進入などの影響で、バースト信号が存在しない信号断区間において、突発的に変動する場合がある。したがって、この変動がわずかでも信号断判定しきい値を越えた時点で、コンパレータ２１の判定結果が反転し、光信号断検出信号ＬＯＳにチャタリングが発生する。また、信号断判定しきい値を高く設定した場合には、バースト信号の先頭を検出するための応答速度が低下するため、必要な高速性能が得られなくなる。

また、従来技術では、コンパレータ２１としてヒステリシス特性を持つものを用いて、光信号断検出信号ＬＯＳに発生するチャタリングを抑制しているが、ヒステリシス特性の設定範囲には限界があり、必ずしも確実にチャタリングを防止することはできない。
本発明はこのような課題を解決するためのものであり、光信号の入力有無を的確かつ安定して検出することができる光信号検出技術を提供することを目的としている。

このような目的を達成するために、本発明にかかる光信号断検出回路は、光信号を光電変換して得られた電気信号の信号強度に基づいて、光信号の入力有無を検出する光信号断検出回路であって、信号強度を信号断判定しきい値と比較することにより、光信号として十分な信号強度で入力されているか否かに応じて、信号あり状態／信号断状態を示す比較出力信号を出力する信号比較回路と、比較出力信号をＳＲラッチでラッチすることにより光信号の信号あり／信号断を表示する光信号断検出信号を生成するとともに、比較出力信号と外部入力されたリセット信号との論理演算出力をラッチ制御回路で生成してＳＲラッチをリセットする出力保持回路とを備えている。これに加え、ＳＲラッチは、信号断状態を示す比較出力信号をラッチすることにより、信号断を表示する光信号断検出信号を出力し、ラッチ制御回路は、比較出力信号が信号あり状態を示している場合にのみ、リセット信号に応じて光信号断検出信号の信号断表示を解除するようにしたものである。

この際、ラッチ制御回路を、負論理の比較出力信号と正論理のリセット信号との否定論理積出力を生成してＳＲラッチのリセット端子へ入力するＮＡＮＤ回路からなる構成してもよい。

また、本発明にかかる光受信器は、パルス列からなる光信号を光電流信号に光電変換して出力する光電変換素子と、光電流信号を増幅して電気信号を出力するトランスインピーダンスアンプと、電気信号に含まれるパルス列の各パルスを一定振幅に増幅して出力するリミッティングアンプと、電気信号に基づいて光信号の入力有無を検出する請求項１または請求項２に記載した光信号断検出回路とを備えている。

この際、光信号断検出回路から出力される光信号断検出信号に基づいて、トランスインピーダンスアンプから出力された電気信号の通過または遮断を制御するスケルチ回路をさらに備えてもよい。

本発明によれば、ひとたび、信号比較回路が信号断を出力すると、出力保持回路では、十分な信号強度の光信号が受信されている状態で、新たなリセット信号が入力されるまで、信号断を示す光信号断検出信号の出力が維持される。このため、入力光信号強度のゆらぎやノイズの進入などの影響で、信号比較回路からの比較出力信号にチャタリングが発生した場合でも、十分な信号強度の光信号が得られるまで、信号断を示す光信号断検出信号を保持出力することができ、光信号の入力有無を的確かつ安定して検出することが可能となる。

第１の実施の形態にかかる光受信器および光信号断検出回路の構成を示すブロック図である。 第１の実施の形態にかかる出力保持回路の構成例を示す回路図である。 第１の実施の形態にかかる出力保持回路で用いる各信号の論理を示す説明図である。 第１の実施の形態にかかる出力保持動作を示す真理値表である。 第１の実施の形態にかかる出力保持動作を示すタイミングチャートである。 スケルチ機能を有する光受信器の構成を示すブロック図である。 第２の実施の形態にかかる出力保持回路の構成を示す回路図である。 第２の実施の形態にかかる出力保持回路で用いる各信号の論理を示す説明図である。 第２の実施の形態にかかる出力保持動作を示す真理値表である。 第３の実施の形態にかかる出力保持回路の構成を示す回路図である。 第３の実施の形態にかかる出力保持回路で用いる各信号の論理を示す説明図である。 第３の実施の形態にかかる出力保持動作を示す真理値表である。 第３の実施の形態にかかる出力保持回路の構成を示す回路図である。 第４の実施の形態にかかる出力保持回路で用いる各信号の論理を示す説明図である。 第４の実施の形態にかかる出力保持動作を示す真理値表である。 従来の光受信器および光信号断検出回路の構成を示すブロック図である。 従来の光信号断検出回路における光信号断検出動作を示す信号波形図である。

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる光受信器および光信号断検出回路について説明する。図１は、第１の実施の形態にかかる光受信器および光信号断検出回路の構成を示すブロック図である。

この光受信器１００は、光ファイバを介して受信した光信号を電気信号に変換して出力する通信装置であり、例えばＦＴＴＨシステムに採用されているＰＯＮ方式において、局側で複数ユーザを収容するＯＬＴで用いられる。
光受信器１００には、主な回路構成として、フォトダイオードＰＤ、トランスインピーダンスアンプＴＩＡ、リミッティングアンプＬＡ、および光信号断検出回路１０が設けられている。

光ファイバを介して到達した光信号Ｐｉｎは、フォトダイオードＰＤで受信されて光電流信号Ｉｉｎに変換され、プリアンプであるトランスインピーダンスアンプＴＩＡによって増幅される。このトランスインピーダンスアンプＴＩＡの電気信号Ｔｏｕｔは、ポストアンプであるリミッティングアンプＬＡに入力され、異なる強度の光信号Ｐｉｎが一定振幅の電気信号となるように増幅され、増幅出力Ｒｏｕｔとして出力される。なお、図１では省略してあるが、リミッティングアンプＬＡの後段には、通常、ＣＤＲなどの波形整形回路やタイミング調整回路が設けられており、データ信号からクロック信号が抽出されデジタル信号として扱いやすい波形に整形される。

光信号断検出回路１０は、光信号Ｐｉｎを光電変換して得られた電気信号Ｔｏｕｔの信号強度Ｖｄｅｔに基づいて、光信号Ｐｉｎの入力有無を検出する回路部である。
本実施の形態にかかる光信号断検出回路１０は、信号強度Ｖｄｅｔを信号断判定しきい値Ｖｓｅｔと比較する信号比較回路１１と、この信号比較回路１１での比較結果を示す比較出力信号ＣｏｕｔをＳＲラッチ１２Ａでラッチすることにより光信号Ｐｉｎの入力有無に応じて変化する光信号断検出信号ＬＯＳを生成するとともに、比較出力信号Ｃｏｕｔと外部入力されたリセット信号ＲＥＳＥＴとの論理演算出力をラッチ制御回路１２Ｂで生成してＳＲラッチをリセットする出力保持回路１２とを備えている。

次に、図１を参照して、本実施の形態にかかる光信号断検出回路の構成について詳細に説明する。
光信号断検出回路１０には、主な回路部として、信号比較回路１１および出力保持回路１２が設けられている。

信号比較回路１１は、光信号Ｐｉｎを光電変換して得られた電気信号Ｔｏｕｔの信号強度Ｖｄｅｔを、外部から入力される信号断判定しきい値Ｖｓｅｔと比較し、その比較結果を比較出力信号Ｃｏｕｔとして出力する機能を有している。
この際、信号強度Ｖｄｅｔについては、例えば、従来技術で用いられているレベル検出回路（Level Detector）を用いて、リミッティングアンプＬＡの各増幅回路で得られる信号から、光信号Ｐｉｎの信号強度に比例した電圧もしくは電流を、信号強度Ｖｄｅｔとして検出してもよい。その他、トランスインピーダンスアンプＴＩＡからの電気信号Ｔｏｕｔや、もしくはフォトダイオードＰＤからの光電流信号Ｉｉｎをカレントミラー回路などを介して取り出した電気信号を、信号強度Ｖｄｅｔとして検出してもよい。また、レベル検出回路については、光信号断検出回路１０の一部として構成してもよい。

また信号比較回路１１については、例えば、従来技術で用いられているコンパレータを用いて、信号強度Ｖｄｅｔと信号断判定しきい値Ｖｓｅｔとの電圧、もしくは電流の大小を比較し、その結果を出力するものを用いることができる。その他、信号強度Ｖｄｅｔとしてレベル検出回路を通さないままの信号、つまり光入力に応じたパルス状の電気信号を用い、一定期間にカウントされるパルスが信号断判定しきい値Ｖｓｅｔに応じたパルス数を超えたか否かを比較出力信号Ｃｏｕｔとして出力するものでもよい。

この信号強度Ｖｄｅｔは、前述した図１６の信号強度Ｖｄｅｔと同様に、光信号Ｐｉｎの信号強度が大きいほど高い値を示す信号である。なお、この信号強度Ｖｄｅｔについては、従来技術と同様に、ローパスフィルタで安定化するなどの信号処理を加えた後、信号比較回路１１へ入力してもよい。
また、信号断判定しきい値Ｖｓｅｔについては、外部入力された電圧値や電流値を信号比較回路１１へ入力してもよいが、光信号断検出回路１０から電流供給される外付けの可変抵抗を用いて、信号断判定しきい値Ｖｓｅｔを調整可能としてもよい。

出力保持回路１２には、主な回路部として、ＳＲラッチ１２Ａとラッチ制御回路１２Ｂが設けられている。
ＳＲラッチ（ＲＳラッチ）１２Ａは、信号比較回路１１からの比較出力信号Ｃｏｕｔをラッチすることにより光信号Ｐｉｎの入力有無に応じて変化する光信号断検出信号ＬＯＳを生成する機能を有している。
ラッチ制御回路１２Ｂは、信号比較回路１１からの比較出力信号Ｃｏｕｔと外部入力されたリセット信号ＲＥＳＥＴとの論理演算出力を生成し、この論理演算出力でＳＲラッチをリセットする機能を有している。

図２は、第１の実施の形態にかかる出力保持回路の構成例を示す回路図である。
ＳＲラッチ１２Ａは、ＲＳフリップフロップを構成するＮＡＮＤ１とＮＡＮＤ２の２つのＮＡＮＤ回路から構成された一般的なＳＲラッチ回路であり、インバータＩＮＶ１を介してＳ（セット）端子に入力された負論理の比較出力信号Ｃｏｕｔをラッチして、光信号Ｐｉｎの入力有無に応じて変化する、正論理の光信号断検出信号ＬＯＳをラッチ出力Ｑから保持出力し、負論理の光信号断検出信号ＬＯＳＢをラッチ出力ＱＢから保持出力する機能を有している。

ラッチ制御回路１２Ｂは、１つのＮＡＮＤ回路、ＮＡＮＤ３からなり、負論理の比較出力信号Ｃｏｕｔと正論理のリセット信号ＲＥＳＥＴとの否定論理積（ＮＡＮＤ）出力を生成して、ＳＲラッチ１２ＡのＲ（リセット）端子へ入力する機能を有している。

なお、リセット信号ＲＥＳＥＴは、ＰＯＮシステムなど、バースト信号を受信する場合などに、バーストデータ受信前もしくはバーストデータ受信直後に、ＰＯＮ制御装置から出力してもよい。また、リセット信号ＲＥＳＥＴは、必ずしもバーストデータ受信ごとに出力する必要はなく、必ずしも制御システムと同期する必要もない。例えば、システムのクロック信号やクロック信号を分周した一定間隔の信号をリセット信号ＲＥＳＥＴとしたり、別途発振回路によって周期的なリセットパルスを発生させ、これをリセット信号ＲＥＳＥＴとしたりしてもよく、通信システムの要求に合わせて設計することが可能である。

図３は、第１の実施の形態にかかる出力保持回路で用いる各信号の論理を示す説明図である。
本発明において、値「１」すなわちＨｉｇｈレベルを用いて当該信号の有意を示す論理を正論理といい、値「０」すなわちＬｏｗレベルを用いて当該信号の有意を示す論理を負論理という。

本実施の形態において、信号比較回路１１から出力される比較出力信号Ｃｏｕｔは、前述した図１６の光信号断検出信号ＬＯＳと同様に、十分な信号強度の光信号Ｐｉｎが入力されていない信号断状態を示す正論理のＤＣ信号である。値「１」すなわちＨｉｇｈレベルのときに、十分な信号強度の光信号Ｐｉｎが入力されていない信号断状態、すなわち比較出力信号Ｃｏｕｔの有意を表示し、値「０」すなわちＬｏｗレベルのときに、十分な信号強度の光信号Ｐｉｎが入力されている信号あり状態を表示する。

また、リセット信号ＲＥＳＥＴは、ＳＲラッチ１２Ａの出力初期化を指示する正論理のＤＣ信号であり、値「１」すなわちＨｉｇｈレベルのときに、ＳＲラッチ１２Ａの出力初期化、すなわちリセット信号ＲＥＳＥＴの有意を指示し、値「０」すなわちＬｏｗレベルのときに、ＳＲラッチ１２Ａの出力保持を指示する。
また、光信号断検出信号ＬＯＳは、十分な信号強度の光信号Ｐｉｎが入力されていない信号断状態を示す正論理のＤＣ信号であり、値「１」すなわちＨｉｇｈレベルのときに、十分な信号強度の光信号Ｐｉｎが入力されていない信号断状態、すなわち光信号断検出信号ＬＯＳの有意を表示し、値「０」すなわちＬｏｗレベルのときに、十分な信号強度の光信号Ｐｉｎが入力されている信号あり状態を表示する。

［第１の実施の形態の動作］
次に、図４を参照して、本実施の形態にかかる光信号断検出回路の動作について説明する。図４は、第１の実施の形態にかかる出力保持動作を示す真理値表である。

ここでは、光信号断検出回路１０を含む光受信器１００が適用されるシステムとして、１０Ｇ−ＥＰＯＮを想定しており、入力されるバースト信号は、ビットレートが１０Ｇｂｐｓとする。また、バースト信号には、例えば１２８ｂｉｔ、すなわち約１３ｎｓｅｃの連続同符号区間が含まれるものとし、バースト信号の先頭検出に対する応答時間は１００ｎｓ以下としている。

図４に示すように、比較出力信号ＣｏｕｔがＨｉｇｈレベルの場合、ＳＲラッチ１２ＡのＳ端子には、比較出力信号ＣｏｕｔがインバータＩＮＶ１で負論理に反転されてＬｏｗレベルが入力される。このとき、リセット信号ＲＥＳＥＴがＬｏｗレベルの場合には、ラッチ制御回路１２ＢのＮＡＮＤ３にＬｏｗレベルとＬｏｗレベルが入力されるため、その否定論理積出力がＨｉｇｈレベルとなる。これにより、ＳＲラッチ１２ＡのＳ端子にＬｏｗレベルが入力されるとともに、Ｒ端子にＨｉｇｈレベルが入力されるため、ＳＲラッチ１２Ａがセットされて、出力端子ＱからＨｉｇｈレベルの光信号断検出信号ＬＯＳが出力される。

また、比較出力信号ＣｏｕｔがＨｉｇｈレベルでリセット信号ＲＥＳＥＴがＨｉｇｈレベルの場合には、ラッチ制御回路１２ＢのＮＡＮＤ３にＬｏｗレベルとＨｉｇｈレベルが入力されるため、その否定論理積出力がＨｉｇｈレベルとなる。これにより、ＳＲラッチ１２ＡのＳ端子にＬｏｗレベルが入力されるとともに、Ｒ端子にＨｉｇｈレベルが入力されるため、ＳＲラッチ１２Ａがセットされて、出力端子ＱからＨｉｇｈレベルの光信号断検出信号ＬＯＳが出力される。

また、比較出力信号ＣｏｕｔがＬｏｗレベルの場合、ＳＲラッチ１２ＡのＳ端子には、比較出力信号ＣｏｕｔがインバータＩＮＶ１で負論理に反転されてＨｉｇｈレベルが入力される。このとき、リセット信号ＲＥＳＥＴがＨｉｇｈレベルの場合には、ラッチ制御回路１２ＢのＮＡＮＤ３にＨｉｇｈレベルとＨｉｇｈレベルが入力されるため、その否定論理積出力がＬｏｗレベルとなる。これにより、ＳＲラッチ１２ＡのＳ端子にＨｉｇｈレベルが入力されるとともに、Ｒ端子にＬｏｗレベルが入力されるため、ＳＲラッチ１２Ａがリセットされて、出力端子ＱからＬｏｗレベルの光信号断検出信号ＬＯＳが出力される。

また、比較出力信号ＣｏｕｔがＬｏｗレベルでリセット信号ＲＥＳＥＴがＬｏｗレベルの場合には、ラッチ制御回路１２ＢのＮＡＮＤ３にＨｉｇｈレベルとＬｏｗレベルが入力されるため、その否定論理積出力がＨｉｇｈレベルとなる。これにより、ＳＲラッチ１２ＡのＳ端子にＨｉｇｈレベルが入力されるとともに、Ｒ端子にＨｉｇｈレベルが入力されるため、ＳＲラッチ１２Ａの出力が保持されて、出力端子Ｑから直前状態と同じ値の光信号断検出信号ＬＯＳが出力される。

図５は、第１の実施の形態にかかる出力保持動作を示すタイミングチャートである。
時刻Ｔ０において、初期値として、比較出力信号Ｃｏｕｔ、光信号断検出信号ＬＯＳ、リセット信号ＲＥＳＥＴはそれぞれＬｏｗレベルであるとする。この状態で、比較出力信号ＣｏｕｔがＨｉｇｈレベルに転じたとする。この際、ＳＲラッチ１２ＡのＳ端子のレベルは反転するが、Ｒ端子のレベルは変わらないので、光信号断検出信号ＬＯＳはＨｉｇｈレベルにセットされる。

続いて、時刻Ｔ１〜Ｔ２において、比較出力信号Ｃｏｕｔが再びＬｏｗレベルに転じたり、Ｈｉｇｈレベルに変わったり、不安定な状態になったとする。これは光信号断検出信号ＬＯＳのチャタリングに相当する。しかし、ＳＲラッチ１２Ａの保持動作により、このような場合でも光信号断検出信号ＬＯＳはＨｉｇｈレベルにセットされたままである。

次に、時刻Ｔ２において、光信号Ｐｉｎの信号強度が十分に回復し、比較出力信号ＣｏｕｔがＬｏｗレベルである状態で、その後の時刻Ｔ３に、リセット信号ＲＥＳＥＴパルス信号が入力されたとする。リセット信号ＲＥＳＥＴ信号がＨｉｇｈレベルになると、Ｒ端子がＬｏｗレベルに転じ、ＳＲラッチ回路のリセットが行われることで光信号断検出信号ＬＯＳはＬｏｗレベルに復帰する。

続いて、リセット信号ＲＥＳＥＴ信号はパルスなので、時刻Ｔ４に、再びＬｏｗレベルになると、ＳＲラッチ１２Ａの入力論理は初期状態と同じ「保持」になるので、光信号断検出信号ＬＯＳはＬｏｗレベルを保持する。したがって、その後の時刻Ｔ５において、信号断となっても、前述した時刻Ｔ０以降と同様の動作を繰り返すことになる。

この後、時刻Ｔ６〜Ｔ７において、光信号断検出信号ＬＯＳが信号断表示の状態でリセット信号ＲＥＳＥＴパルスが受信されても、ＳＲラッチ１２ＡのＲ端子のレベルはＨｉｇｈレベルのままであるので、光信号断検出信号ＬＯＳは、Ｈｉｇｈレベルを維持し続けることとなる。つまり、十分な信号強度の光信号Ｐｉｎが受信されている状態でリセット信号ＲＥＳＥＴが入力されない限り、光信号断検出信号ＬＯＳはＬｏｗレベルに復帰しない。

図６は、スケルチ機能を有する光受信器の構成を示すブロック図である。本実施の形態にかかる動作特性は、例えば図６に示すような、光信号断検出信号ＬＯＳをリミッティングアンプＬＡのスケルチ制御に用いた場合に特に有効である。
リミッティングアンプＬＡのスケルチ回路ＳＱは、リミッティングアンプＬＡの出力を無信号化（無雑音化）を行うためのもので、入力されたスケルチ制御信号によって増幅出力Ｒｏｕｔの通過と遮断を制御するスケルチ機能を有している。

このスケルチ機能がＯＮになると、リミッティングアンプＬＡの増幅出力Ｒｏｕｔ出力信号は遮断され、後段に接続されるＣＤＲなどの回路に安定した無信号状態を提供する。バースト信号については、バーストデータを確実に受信する必要があるため、不安定な信号の入力は誤動作の原因となる。

図６に示すように、本実施の形態にかかる光信号断検出回路１０を、スケルチ機能付きの光受信器１００に適用すれば、リセット信号ＲＥＳＥＴによってバーストデータ受信開始が宣言された後、十分な信号強度の光信号Ｐｉｎが受信されている場合のみ、リミッティングアンプＬＡから増幅出力Ｒｏｕｔが出力される。
したがって、光信号強度が不十分であったり、不安定であったりする場合は、リミッティングアンプＬＡの出力が自動的に遮断されるため、誤動作を防止することが可能である。また、信光信号断検出信号ＬＯＳを、ＭＡＣ（Media Access Controller）回路に送信すれば、ＭＡＣ回路は光受信の状態を的確に把握することができる。

［第１の実施の形態の効果］
このように、本実施の形態は、光信号断検出回路１０において、信号比較回路１１で、信号強度Ｖｄｅｔを信号断判定しきい値Ｖｓｅｔと比較し、出力保持回路１２で、この信号比較回路１１での比較結果を示す比較出力信号Ｃｏｕｔを、ＳＲラッチ１２Ａでラッチすることにより、光信号Ｐｉｎの入力有無に応じて変化する光信号断検出信号ＬＯＳを生成するとともに、比較出力信号Ｃｏｕｔと外部入力されたリセット信号ＲＥＳＥＴとの論理演算出力をラッチ制御回路１２Ｂで生成してＳＲラッチ１２Ａをリセットするようにしている。

これにより、比較出力信号Ｃｏｕｔが光信号Ｐｉｎの信号あり状態を示すレベルから信号断状態を示すレベルへ転じた場合、光信号断検出信号ＬＯＳも信号あり状態を示すレベルへ転じ、その後、比較出力信号Ｃｏｕｔが信号あり状態を示すレベルへ転じた場合でも、光信号断検出信号ＬＯＳは信号あり状態を示すレベルを保持する。その後、リセット信号ＲＥＳＥＴが入力された際、比較出力信号Ｃｏｕｔが信号あり状態を示すレベルであった場合にのみ、光信号断検出信号ＬＯＳも信号あり状態を示すレベルへ転じ、比較出力信号Ｃｏｕｔが信号断状態を示すレベルであった場合、リセット信号ＲＥＳＥＴは無視されて光信号断検出信号ＬＯＳは信号断状態を示すレベルを保持する。

したがって、ひとたび、信号比較回路１１が信号断を出力すると、出力保持回路１２では、十分な信号強度の光信号が受信されている状態で、新たなリセット信号ＲＥＳＥＴが入力されるまで、信号断を示す光信号断検出信号ＬＯＳの出力が維持される。このため、入力光信号強度のゆらぎやノイズの進入などの影響で、信号比較回路１１からの比較出力信号Ｃｏｕｔにチャタリングが発生した場合でも、十分な信号強度の光信号Ｐｉｎが得られるまで、信号断を示す光信号断検出信号ＬＯＳを保持出力することができ、光信号の入力有無を的確かつ安定して検出することが可能となる。

また、本実施の形態によれば、十分な信号強度の光信号Ｐｉｎが得られていない場合、リセット信号ＲＥＳＥＴが無視されるため、リセット信号ＲＥＳＥＴの出力タイミングを厳密に制御する必要がなくなる。このため、光信号断検出回路の制御に必要となる回路構成や制御アルゴリズムを簡略化することができ、通信システム側の負担を大幅に軽減することが可能となる。

また、本実施の形態で得られる光信号断検出信号ＬＯＳに基づき、リミッティングアンプＬＡのスケルチ回路ＳＱを制御した場合には、安定した信号強度の光信号Ｐｉｎが得られるまで、増幅出力Ｒｏｕｔを遮断することができ、安定した光通信を実現することが可能となる。また、リセット信号ＲＥＳＥＴを光受信状態のサンプルタイミング信号と考えれば、複数のバースト受信や、複数のリセット信号ＲＥＳＥＴの入力に起因して、信号断が続く場合、何らかの故障と判定することもできる。

また、本実施の形態では、ラッチ制御回路１２Ｂにおいて、負論理の比較出力信号Ｃｏｕｔと正論理のリセット信号ＲＥＳＥＴとの否定論理積出力を、ＮＡＮＤ回路で生成して、ＳＲラッチのリセット端子へ入力するようにしたので、極めて簡素な回路構成で、ＳＲラッチ１２Ａを適切に制御することができる。

［第２の実施の形態］
次に、図７を参照して、本発明の第２の実施の形態にかかる光信号断検出回路について説明する。図７は、第２の実施の形態にかかる出力保持回路の構成を示す回路図である。

第１の実施の形態では、信号比較回路１１から出力された正論理の比較出力信号Ｃｏｕｔが出力保持回路１２へ入力され、正論理のリセット信号ＲＥＳＥＴが出力保持回路１２へ入力される場合を例として説明した。この際、出力保持回路１２に、この正論理の比較出力信号Ｃｏｕｔを負論理の比較出力信号Ｃｏｕｔへ論理を反転させるためのインバータＩＮＶ１が設けられている。
この際、比較出力信号Ｃｏｕｔにおいて、光信号Ｐｉｎの信号断状態という有意をＨｉｇｈレベルで表示するか（正論理）、Ｌｏｗレベルで表示するか（負論理）は、システムの要請により決定すればよい。

本実施の形態では、負論理の比較出力信号Ｃｏｕｔが出力保持回路１２へ入力され、正論理のリセット信号ＲＥＳＥＴが出力保持回路１２へ入力される場合について説明する。
本実施の形態にかかる出力保持回路１２では、前述した図２の出力保持回路１２の構成と比較して、負論理の比較出力信号Ｃｏｕｔが出力保持回路１２へ入力されるため、インバータＩＮＶ１が不要となり、信号比較回路１１から出力された負論理の比較出力信号Ｃｏｕｔが、直接、ＳＲラッチ１２ＡのＳ端子に入力される。

図８は、第２の実施の形態にかかる出力保持回路で用いる各信号の論理を示す説明図である。前述した図３と比較して、比較出力信号Ｃｏｕｔの信号レベルのみが異なり、リセット信号ＲＥＳＥＴおよび光信号断検出信号ＬＯＳの信号レベルは、前述した図３と同様である。
本実施の形態において、比較出力信号Ｃｏｕｔは負論理のＤＣ信号であり、値「１」すなわちＨｉｇｈレベルのときに、十分な信号強度の光信号Ｐｉｎが入力されている信号あり状態を表示し、値「０」すなわちＬｏｗレベルのときに、十分な信号強度の光信号Ｐｉｎが入力されていない信号断状態を表示する。

［第２の実施の形態の動作］
次に、図９を参照して、本実施の形態にかかる光信号断検出回路の動作について説明する。図９は、第２の実施の形態にかかる出力保持動作を示す真理値表である。
前述した図４と比較して、比較出力信号ＣｏｕｔがＨｉｇｈレベルの場合とＬｏｗレベルの場合とで、出力保持動作が入れ替わっている。この他については、図４と同様の出力保持動作が行われるため、ここでの詳細な説明は省略する。

［第２の実施の形態の効果］
このように、本実施の形態は、負論理の比較出力信号Ｃｏｕｔと正論理のリセット信号ＲＥＳＥＴとが出力保持回路１２に入力される場合には、比較出力信号ＣｏｕｔをＳＲラッチ１２ＡのＳ端子へ直接入力するようにしたので、回路構成を増大させることなく、実際には回路構成を削減して、正論理の比較出力信号Ｃｏｕｔを出力する信号比較回路１１にも対応することができる。

［第３の実施の形態］
次に、図１０を参照して、本発明の第３の実施の形態にかかる光信号断検出回路について説明する。図１０は、第３の実施の形態にかかる出力保持回路の構成を示す回路図である。

第２の実施の形態では、信号比較回路１１から出力された負論理の比較出力信号Ｃｏｕｔが出力保持回路１２へ入力され、正論理のリセット信号ＲＥＳＥＴが出力保持回路１２へ入力される場合を例として説明した。
この際、リセット信号ＲＥＳＥＴにおいて、光信号断検出信号ＬＯＳの初期化指示をＨｉｇｈレベルで表示するか（正論理）、Ｌｏｗレベルで表示するか（負論理）は、システムの要請により決定すればよい。

本実施の形態では、信号比較回路１１から出力された負論理の比較出力信号Ｃｏｕｔが出力保持回路１２へ入力され、負論理のリセット信号ＲＥＳＥＴが出力保持回路１２へ入力される場合について説明する。
本実施の形態にかかる出力保持回路１２では、前述した図７の出力保持回路１２の構成に対して、負論理のリセット信号ＲＥＳＥＴを正論理に反転してラッチ制御回路１２Ｂへ入力するインバータＩＮＶ２が設けられており、このインバータＩＮＶ２で正論理に反転されたリセット信号ＲＥＳＥＴがラッチ制御回路１２ＢのＮＡＮＤ３へ入力される。

図１１は、第３の実施の形態にかかる出力保持回路で用いる各信号の論理を示す説明図である。前述した図８と比較して、リセット信号ＲＥＳＥＴの信号レベルのみが異なり、比較出力信号Ｃｏｕｔおよび光信号断検出信号ＬＯＳの信号レベルは前述した図８と同様である。
本実施の形態において、リセット信号ＲＥＳＥＴは負論理のＤＣ信号であり、値「１」すなわちＨｉｇｈレベルのときに、ＳＲラッチ１２Ａの出力保持を指示し、値「０」すなわちＬｏｗレベルのときに、ＳＲラッチ１２Ａの出力初期化を指示する。

［第３の実施の形態の動作］
次に、図１２を参照して、本実施の形態にかかる光信号断検出回路の動作について説明する。図１２は、第３の実施の形態にかかる出力保持動作を示す真理値表である。
前述した図９と比較して、リセット信号ＲＥＳＥＴがＨｉｇｈレベルの場合とＬｏｗレベルの場合とで、出力保持動作が入れ替わっている。この他については、図９と同様の出力保持動作が行われるため、ここでの詳細な説明は省略する。

［第３の実施の形態の効果］
このように、本実施の形態は、負論理の比較出力信号Ｃｏｕｔと負論理のリセット信号ＲＥＳＥＴとが出力保持回路１２に入力される場合には、比較出力信号ＣｏｕｔをＳＲラッチ１２ＡのＳ端子へ直接入力するとともに、リセット信号ＲＥＳＥＴをインバータＩＮＶ２で正論理へ反転した後、ラッチ制御回路１２ＢのＮＡＮＤ３へ入力するようにしたので、回路構成を増大させることなく、実際には回路構成を削減して、負論理のリセット信号ＲＥＳＥＴが入力される場合にも対応することができる。

［第４の実施の形態］
次に、図１３を参照して、本発明の第３の実施の形態にかかる光信号断検出回路について説明する。図１３は、第３の実施の形態にかかる出力保持回路の構成を示す回路図である。

第１の実施の形態では、信号比較回路１１から出力された正論理の比較出力信号Ｃｏｕｔが出力保持回路１２へ入力され、正論理のリセット信号ＲＥＳＥＴが出力保持回路１２へ入力される場合を例として説明した。
この際、リセット信号ＲＥＳＥＴにおいて、光信号断検出信号ＬＯＳの初期化指示をＨｉｇｈレベルで表示するか（正論理）、Ｌｏｗレベルで表示するか（負論理）は、システムの要請により決定すればよい。

本実施の形態では、信号比較回路１１から出力された正論理の比較出力信号Ｃｏｕｔが出力保持回路１２へ入力され、負論理のリセット信号ＲＥＳＥＴが出力保持回路１２へ入力される場合について説明する。
本実施の形態にかかる出力保持回路１２では、前述した図２の出力保持回路１２の構成に対して、負論理のリセット信号ＲＥＳＥＴを正論理に反転してラッチ制御回路１２Ｂへ入力するインバータＩＮＶ２が設けられており、このインバータＩＮＶ２で正論理に反転されたリセット信号ＲＥＳＥＴがラッチ制御回路１２ＢのＮＡＮＤ３へ入力される。

図１４は、第４の実施の形態にかかる出力保持回路で用いる各信号の論理を示す説明図である。前述した図３と比較して、リセット信号ＲＥＳＥＴの信号レベルのみが異なり、比較出力信号Ｃｏｕｔおよび光信号断検出信号ＬＯＳの信号レベルは前述した図３と同様である。
本実施の形態において、リセット信号ＲＥＳＥＴは負論理のＤＣ信号であり、値「１」すなわちＨｉｇｈレベルのときに、ＳＲラッチ１２Ａの出力保持を指示し、値「０」すなわちＬｏｗレベルのときに、ＳＲラッチ１２Ａの出力初期化を指示する。

［第４の実施の形態の動作］
次に、図１５を参照して、本実施の形態にかかる光信号断検出回路の動作について説明する。図１５は、第４の実施の形態にかかる出力保持動作を示す真理値表である。
前述した図４と比較して、リセット信号ＲＥＳＥＴがＨｉｇｈレベルの場合とＬｏｗレベルの場合とで、出力保持動作が入れ替わっている。この他については、図４と同様の出力保持動作が行われるため、ここでの詳細な説明は省略する。

［第４の実施の形態の効果］
このように、本実施の形態は、正論理の比較出力信号Ｃｏｕｔと負論理のリセット信号ＲＥＳＥＴとが出力保持回路１２に入力される場合には、比較出力信号ＣｏｕｔをインバータＩＮＶ１で負論理へ反転した後、ＳＲラッチ１２ＡのＳ端子へ入力するとともに、リセット信号ＲＥＳＥＴをインバータＩＮＶ２で正論理へ反転した後、ラッチ制御回路１２ＢのＮＡＮＤ３へ入力するようにしたので、回路構成を増大させることなく、実際には回路構成を削減して、負論理のリセット信号ＲＥＳＥＴが入力される場合にも対応することができる。

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。

また、各実施の形態では、ＳＲラッチ１２Ａやラッチ制御回路１２Ｂを、ＮＡＮＤ回路で構成した場合を例として説明したが、これに限定されるものではなく、他の論理ゲート回路を用いて構成してもよい。

１００…光受信器、ＰＤ…フォトダイオード、ＴＩＡ…トランスインピーダンスアンプ、ＬＡ…リミッティングアンプ、１０…光信号断検出回路、１１…信号比較回路、１２…出力保持回路、１２Ａ…ＳＲラッチ、１２Ｂ…ラッチ制御回路、ＩＮＶ１，ＩＮＶ２…インバータ、ＮＡＮＤ１，ＮＡＮＤ２，ＮＡＮＤ３…ＮＡＮＤ回路、Ｐｉｎ…光信号、Ｉｉｎ…光電流信号、Ｔｏｕｔ…電気信号、Ｃｏｕｔ…比較出力信号、Ｒｏｕｔ…増幅出力、Ｖｄｅｔ…光信号強度、Ｖｓｅｔ…信号断判定しきい値、ＲＥＳＥＴ…リセット信号、ＬＯＳ…光信号断検出信号、ＬＯＳＢ…光信号断検出信号（負論理）。

Claims (4)

1. 光信号を光電変換して得られた電気信号の信号強度に基づいて、前記光信号の入力有無を検出する光信号断検出回路であって、
   前記信号強度を信号断判定しきい値と比較することにより、前記光信号として十分な信号強度で入力されているか否かに応じて、信号あり状態／信号断状態を示す比較出力信号を出力する信号比較回路と、
   前記比較出力信号をＳＲラッチでラッチすることにより前記光信号の信号あり／信号断を表示する光信号断検出信号を生成するとともに、前記比較出力信号と外部入力されたリセット信号との論理演算出力をラッチ制御回路で生成して前記ＳＲラッチをリセットする出力保持回路とを備え、
   前記ＳＲラッチは、前記信号断状態を示す前記比較出力信号をラッチすることにより、信号断を表示する前記光信号断検出信号を出力し、
   前記ラッチ制御回路は、前記比較出力信号が前記信号あり状態を示している場合にのみ、前記リセット信号に応じて前記光信号断検出信号の信号断表示を解除する
   ことを特徴とする光信号断検出回路。
2. 請求項１に記載の光信号断検出回路は、
   前記ラッチ制御回路は、負論理の前記比較出力信号と正論理の前記リセット信号との否定論理積出力を生成して前記ＳＲラッチのリセット端子へ入力するＮＡＮＤ回路からなることを特徴とする光信号断検出回路。
3. 光信号を光電流信号に光電変換して出力する光電変換素子と、
   前記光電流信号を増幅して電気信号を出力するトランスインピーダンスアンプと、
   前記電気信号に含まれる前記パルス列の各パルスを一定振幅に増幅して出力するリミッティングアンプと、
   前記電気信号に基づいて前記光信号の入力有無を検出する請求項１または請求項２に記載した光信号断検出回路と
   を備えることを特徴とする光受信器。
4. 請求項３に記載の光受信器において、
   前記光信号断検出回路から出力される光信号断検出信号に基づいて、前記トランスインピーダンスアンプから出力された前記電気信号の通過または遮断を制御するスケルチ回路をさらに備えることを特徴とする光受信器。

Images