JP2017169156A - トランスインピーダンスアンプおよび光信号受信装置 - Google Patents

トランスインピーダンスアンプおよび光信号受信装置 Download PDF

Info

Publication number
JP2017169156A
JP2017169156A JP2016054737A JP2016054737A JP2017169156A JP 2017169156 A JP2017169156 A JP 2017169156A JP 2016054737 A JP2016054737 A JP 2016054737A JP 2016054737 A JP2016054737 A JP 2016054737A JP 2017169156 A JP2017169156 A JP 2017169156A
Authority
JP
Japan
Prior art keywords
circuit
phase
voltage
terminal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016054737A
Other languages
English (en)
Other versions
JP6706105B2 (ja
Inventor
平林 文人
Fumito Hirabayashi
文人 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2016054737A priority Critical patent/JP6706105B2/ja
Publication of JP2017169156A publication Critical patent/JP2017169156A/ja
Application granted granted Critical
Publication of JP6706105B2 publication Critical patent/JP6706105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】等しい振幅で位相ずれのない対称性の良い差動信号を出力でき、リニア動作可能で、高い利得を備えたTIAおよびそれを用いた光信号受信装置を提供する。【解決手段】トランスインピーダンスアンプ20は、受光素子1から出力される電流信号Iinを電流電圧変換回路21で受け、電流信号Iinに比例した単相の電圧信号Vinに変換し、これをバイポーラ型あるいは電界効果型のトランジスタからなる位相分割回路22に与える。位相分割回路22は、入力された電圧信号Vinを、例えばトランジスタのベース(第1端子)で受け、コレクタ(第2端子)側とエミッタ(第3端子)側から互いに位相が反転した2相の電圧信号Va(-)、Vb(+)を出力させる。レベル合わせ回路23は、2相の電圧信号Va(-)、Vb(+)を受け、その平均電位が合わされた2相の電圧信号Va(-)′、Vb(+)′に変換して、差動増幅回路24に入力させる。【選択図】図1

Description

本発明は、光電変換素子から出力される電流信号を受け、単相の電圧信号に変換し、これを互いに位相が反転した差動信号に変換して出力するトランスインピーダンスアンプおよび光信号受信装置の性能向上のための技術に関する。
光通信装置の受信部を構成する光信号受信装置は、強度変調された光信号をフォトダイオード等の光電変換素子で受け、その光電変換素子から入力光の強度に応じて電流値が変化する信号(電流信号)を単相の電圧信号に変換し、その単相の電圧信号を、後続の差動型の処理回路や伝送路との接続が容易となるように、互いに位相が反転した2相の電圧信号に変換して出力している。
この電流電圧変換機能と2相の電圧信号への変換出力機能を有する回路を、一般的にトランスインピーダンスアンプ(以下、TIAと記す)と呼んでいる。
TIAの従来の構成例を図8に示す。
このTIAは、フォトダイオード等の光電変換素子から出力される電流信号Iinを、電流電圧変換回路(以下、I−V回路と記す)11で受け、その電流信号Iinの大きさに比例して電圧が変化する単相の電圧信号Vinに変換する。
ここで、I−V回路11は、反転型の増幅器11aの出力信号を、帰還抵抗Rを介して入力端子に帰還させる構成となっており、帰還抵抗Rの抵抗値が増幅器11aの入力インピーダンスより十分高い場合、電圧信号Vinは、近似的に次のように表される。
Vin=−Iin・R
この単相の電圧信号Vinを差動増幅回路12の一方の入力端子に入力し、他方の入力端子に直流のリファレンス電圧Vref を入力することにより、差動増幅回路12の2つの出力端子から、差動入力(Vin−Vref )にほぼ比例した大きさをもち、互いに位相が反転した電圧信号Vout(+)、Vout(-)を出力させることができる。
ここで、電圧信号Vinの平均電位とリファレンス電圧Vref に差があると、その直流成分の差分を増幅するので、差動増幅回路12を構成する一対の差動トランジスタの動作点が正常な領域からずれてしまい、出力信号に振幅の低下や歪みが生じてしまう。
そのため、この回路例では、ローパスフィルタ(LPF)13によって、電圧信号Vinの直流成分である平均電位Vave を抽出し、これを上記リファレンス電圧Vref として差動増幅回路12に入力している。
上記構成のTIAは、例えば特許文献1に開示されている。なお、この特許文献1では、電流電圧変換回路を「トランスインピーダンスアンプ」と呼び、差動増幅回路を含めた回路全体を光信号受信回路としているが、本発明では、電流電圧変換回路および差動増幅回路を含めた回路全体をTIAと呼ぶことにする。
特開2007−243510号公報
上記した従来のTIAでは、差動増幅回路12の一方の入力端子に単相の電圧信号Vinを入力し、他方の入力端子に電圧信号Vinの平均電位に等しい直流電圧Vref を入力して信号増幅する構成であるから、差動増幅回路12を構成する一対の差動トランジスタの動作が完全に対称とならず、回路構成によっては、出力される電圧信号Vout(+)、Vout(-)の振幅が等しくならない。
つまり、差動増幅回路12は、一般的に図9に示すように、1対の差動トランジスタTr1、Tr2のコレクタと高電位側の電源Vccの間に同一抵抗値の負荷抵抗R1、R2を接続し、エミッタ同士を同一抵抗値の抵抗R3、R4を介して接続し、その接続点を共通の抵抗R5(あるいは定電流源)を介して低電位側の電源に接続した構成を有しており、トランジスタTr1、Tr2のベースに信号IN(+)、IN(-)を与えることで、その差分信号[IN(+)−IN(-)]に比例した、逆相、同相の二つの信号Vout(+)、Vout(-)を出力させる。
ここで、差動増幅回路の一方の入力端子に単相の電圧信号Vinを入力し、他方の入力端子にVinの平均電位と等しい直流電圧Vref を入力した場合、差動増幅回路の電流源が理想的な定電流源であれば、二つのトランジスタTr1、Tr2はほぼ対称的に増幅動作し、出力信号Vout(+)、Vout(-)の振幅もほぼ等しくなる。
一方、特許文献1に示されているように、低い電源電圧で高いダイナミックレンジを得るためには図9のように差動増幅回路の電流源として抵抗を用いる構成が有効であるが、このような回路構成の差動増幅回路の、一方の入力端子に単相の電圧信号Vinを入力し、他方の入力端子にVinの平均電位と等しい直流電圧Vref を入力した場合、出力信号Vout(+)、Vout(-)の振幅が異なってしまう。
即ち、電流源を抵抗で構成した差動増幅回路では、十分な定電流動作がなされないため、差動増幅回路の同相利得が抑制されず、電圧信号Vinの状態により電流源抵抗に流れる電流が変化するので、Vinがハイレベルの時は電流源抵抗の電流が増加し、ローレベルの時は電流源抵抗の電流が減少する。これが出力信号Vout(+)の振幅変化を強調するように作用し、Vout(+)の振幅がVout(-)の振幅よりも大きくなる非対称性を生じ、信号歪みの原因となる。
上記特許文献1では、3ボルト程度の単一電源を用いて電流電圧変換回路から出力させる電圧信号の振幅を最大にするために、差動増幅回路の定電流源を抵抗で置換したことによって生じる上記出力波形の非対称性を改善する手段として、この差動増幅回路の出力をさらに別の差動増幅回路でリミッティングして波形整形しているが、パルス振幅変調等の多値変調を用いた光通信においては、TIAは信号をリニアに増幅する機能が求められるので、上記用途のTIAには上記手段を適用することはできなかった。
また、上記差動増幅回路の電流源を理想的な定電流源で構成した場合でも、差動増幅回路の一方の入力端子に単相の電圧信号Vinを入力し、他方の入力端子にVinの平均電位と等しい直流電圧Vref を入力して信号増幅する構成では、差動増幅回路を構成する一対の差動トランジスタの動作が完全に対称にはならないため、高い周波数領域で2つの出力信号に位相ずれが生じ、信号品質劣化の原因となっていた。
さらに、上記した従来のTIAは、差動増幅回路12の一方の入力端子に単相の電圧信号Vinを入力し、他方の入力端子には、その電圧信号Vinの平均電位と等しい直流電圧Vref を入力して信号増幅する構成であるから、差動増幅回路12の二つの入力端子に互いに位相が反転した差動信号を入力する構成のTIAに比べ、高い利得を得られず、受信部のS/N比を高くできなかった。
本発明は、上記問題を解決し、等しい振幅で位相ずれのない対称性の良い差動信号を出力でき、リニア動作可能で、高い利得を備えたTIAおよびそれを用いた光信号受信装置を提供することを目的としている。
前記目的を達成するために、本発明の請求項1のトランスインピーダンスアンプは、
入力する電流信号を単相の電圧信号に変換する電流電圧変換回路(21)と、
前記電流電圧変換回路から出力される単相の電圧信号をトランジスタの第1端子で受け、該トランジスタの第2端子側と第3端子側から互いに位相が反転した2相の電圧信号を出力する位相分割回路(22)と、
前記位相分割回路から出力される2相の電圧信号を受け、該2相の電圧信号の平均電位を合わせて出力するレベル合わせ回路(23)と、
前記レベル合わせ回路によって平均電位が合わされた2相の電圧信号の一方を反転入力端子、他方を非反転入力端子で受け、該二つの入力端子に入力された2相の電圧信号の差分成分を増幅して、該増幅した信号を反転出力端子および非反転出力端子から互いに位相が反転した信号として出力する差動増幅回路(24)とを備えている。
また、本発明の請求項2のトランスインピーダンスアンプは、請求項1記載のトランスインピーダンスアンプにおいて、
前記位相分割回路を構成するトランジスタは、前記第1端子がベース、前記第2端子がコレクタ、前記第3端子がエミッタのバイポーラ型トランジスタ、または、前記第1端子がゲート、前記第2端子がドレイン、前記第3端子がソースの電界効果型トランジスタのいずれかであることを特徴とする。
また、本発明の請求項3のトランスインピーダンスアンプは、請求項1または請求項2記載のトランスインピーダンスアンプにおいて、
前記レベル合わせ回路は、
前記位相分割回路の前記トランジスタの前記第2端子側から出力される電圧信号の平均電位を、トランジスタあるいはダイオードの順方向電圧降下を利用して所定電圧分低下させるレベルシフト回路(23a)を含んでいることを特徴とする。
また、本発明の請求項4のトランスインピーダンスアンプは、請求項1〜3のいずれかに記載のトランスインピーダンスアンプにおいて、
前記レベル合わせ回路は、
前記位相分割回路の前記トランジスタの前記第3端子側から出力される電圧信号の平均電位を、トランジスタあるいはダイオードの順方向電圧降下を利用して所定電圧分上昇させるレベルシフト回路(23b)を含んでいることを特徴とする。
また、本発明の請求項5のトランスインピーダンスアンプは、請求項1〜4のいずれかに記載のトランスインピーダンスアンプにおいて、
前記レベル合わせ回路は、
手動操作による電圧可変が可能な誤差補償電圧を発生させる誤差補償電圧発生器(23c)を有し、該誤差補償電圧を、前記位相分割回路から出力される2相の電圧信号の少なくとも一方、あるいは前記差動増幅回路に入力される2相の電圧信号の少なくとも一方に重畳して、前記2相の電圧信号の平均電位の誤差を縮小させることを特徴とする。
また、本発明の請求項6のトランスインピーダンスアンプは、請求項1〜4のいずれかに記載のトランスインピーダンスアンプにおいて、
前記レベル合わせ回路は、
前記差動増幅回路に入力される2相の電圧信号の平均電位の差、または、前記差動増幅回路から出力される2相の電圧信号の平均電位の差を検出し、該差を縮小するために必要な誤差補償電圧を求める誤差電圧検出回路(23e)を有し、該誤差補償電圧を前記位相分割回路から出力される2相の電圧信号の少なくとも一方、あるいは前記差動増幅回路に入力される2相の電圧信号の少なくとも一方に重畳させて、前記平均電位の差を縮小させることを特徴とする。
また、本発明の請求項7の光信号受信装置は、
光信号を受けて電流信号を出力する光電変換素子(1)と、
前記光電変換素子から出力された電流信号を受けるトランスインピーダンスアンプ(20)とを有する光信号受信装置において、
前記トランスインピーダンスアンプが、請求項1〜6のいずれかに記載のトランスインピーダンスアンプであることを特徴とする。
このように、本発明のTIAでは、電流電圧変換回路から出力される単相の電圧信号を位相分割回路のトランジスタの第1端子に与え、第2端子側と第3端子側から互いに位相が反転した2相の電圧信号を出力させ、その2相の電圧信号の平均電位をレベル合わせ回路によって合わせてから差動増幅回路に与えるようにしている。
このため、差動増幅回路には、平均電位が等しく合わされた互いに位相が反転した電圧信号が入力されるから、差動増幅回路からは、振幅が等しい対称性のある2相の電圧信号を高い利得で得ることができ、従来のように波形整形のために信号をリミッティングする必要がないので、リニア動作可能なTIAを実現できる。
また、光信号受信装置のTIAに本発明を適用することで、光電変換素子に入力される光信号の伝送経路での減衰が大きくなっていても高いS/N比で受信可能となり、長距離光通信が可能となる。
本発明の実施形態の構成図 本発明の実施形態の要部の回路例を示す図 本発明の実施形態の要部の回路例を示す図 本発明の実施形態の要部の別の回路例を示す図 本発明の実施形態の要部の別の回路例を示す図 本発明の実施形態と従来回路の特性を示す図 本発明の実施形態と従来回路の特性を示す図 従来回路を示す図 差動増幅回路の回路例を示す図
以下、図面に基づいて本発明の実施の形態を説明する。
図1は、本発明を適用したTIA20と光電変換素子1からなる光信号受信装置の構成を示している。
図1において、電流電圧変換回路21は、入力する電流信号Iinを単相の電圧信号Vinに変換するものであり、基本的には、反転型増幅器21aの入力端子と出力端子との間に帰還抵抗Rを接続した構成となっており、入力する電流信号Iinと等しい電流が出力端子から入力端子に流れ込むように動作し、−Iin・Rに等しい単相の電圧信号Vinを出力端子から出力する。
この単相の電圧信号Vinは、位相分割回路22に入力される。位相分割回路22は、入力される単相の電圧信号Vinを、位相が互いに反転した2相の電圧信号Va(-)、Vb(+)に変換する。
この位相分割回路22は、バイポーラ型トランジスタあるいは電界効果型トランジスタ(FET)を用いて構成することができるが、図2にバイポーラ型トランジスタを用いた回路例を示す。
図2の(a)の回路は、電圧信号VinをトランジスタTr11のベース(第1端子)に与え、コレクタ(第2端子)とエミッタ(第3端子)に抵抗R11、R12を接続した構成とし、電圧信号Vinに対して位相が反転した電圧信号Va(-)をコレクタ側から出力させ、電圧信号Vinと同相の電圧信号Vb(+)をエミッタ側から出力させる。
また、図2の(a)のトランジスタTr1の代わりに、図2の(b)のように、2つのトランジスタTr12、Tr13からなるカスコード回路を用いた構成も可能である。この構成の場合、電圧信号Vinをベース(第1端子)で受けるトランジスタTr12のコレクタ(第2端子)と負荷抵抗R11との間にベース接地型の増幅回路を形成するトランジスタTr13が接続されており、そのトランジスタTr13のベースにはバイアス電圧Vbbが与えられる。この回路の場合は、トランジスタTr12のベース(第1端子)で電圧信号Vinを受け、トランジスタTr12に接続されたトランジスタTr13のコレクタ側と、トランジスタTr12のエミッタ(第3端子)側から、電圧信号Vinに対して逆相と同相の信号を出力する。
このようにトランジスタを用いた位相分割回路22で互いに位相が反転した電圧信号を生成させると、出力される2相の電圧信号Va(-)、Vb(+)の平均電位に差が生じる。例えば、上記図2の(a)の構成では、正常な動作範囲にあるトランジスタTr11のコレクタ電圧とエミッタ電圧との間に通常1〜2ボルト程度の電位差ΔVがあるので、この電位差ΔVが2相の電圧信号Va(-)、Vb(+)の平均電位の差として現れる。このように電位差ΔVがある電圧信号Va(-)、Vb(+)をそのまま後述の差動増幅回路24に与えてしまうと、この電位差ΔVの分も増幅されて拡大されて出力されることになるから、光通信装置で一般的に用いられる3V程度の電源では、差動増幅回路24を構成する一対の差動トランジスタの動作点がアンバランスになり、正常な領域からずれてしまい、出力信号に振幅の低下や歪みが生じてしまう。
このため、この実施形態では、位相分割回路22から出力される2相の電圧信号Va(-)、Vb(+)を受け、その電圧信号Va(-)、Vb(+)の平均電位を合わせて出力するレベル合わせ回路23を設けている。
このレベル合わせ回路23としては種々の方式が考えられる。その一つの方式として、2相の電圧信号Va(-)、Vb(+)のうち、平均電位が高い方の電圧信号(上記回路例ではVa(-))を第1のレベルシフト回路23aによって例えばΔV/2だけ低い方にシフトさせ、反対に平均電位が低い方の電圧信号(上記回路例ではVb(+))を第2のレベルシフト回路23bによってΔV/2だけ高い方にシフトさせ、2つの電圧信号Va(-)、Vb(+)の平均電位の差ΔVをほぼ零にして出力する。
より具体的に言えば、図3のように、第1のシフト回路23aをトランジスタTr21とエミッタ抵抗R21を用いたエミッタフォロア回路で形成し、電圧信号Va(-)をトランジスタTr21のベースに与え、トランジスタTr21のベース・エミッタ間の電圧降下分(≒ΔV/2)だけ低い方にシフトした電圧信号Va(-)′をエミッタから出力させる。このエミッタフォロア回路のトランジスタTr21の代わりにダイオードを接続し、電圧信号Va(-)をアノード側に与え、ダイオードの順方向電圧降下分だけ、低い方にシフトして出力させることもできる。
また、第2のシフト回路23bを、ダイオードD21と、そのダイオードD21のアノード側と高電位側の電源Vccとの間に接続された抵抗R22とで構成し、ダイオードD21のカソード側に電圧信号Vb(+)を与え、ダイオードD21の順方向電圧降下分(≒ΔV/2)だけ高い方にシフトした電圧信号Vb(+)′をアノード側から出力させる。
上記のように、2相の電圧信号のうち、平均電位が高い方を低くシフトし、平均電位が低い方を高くシフトし2つの電圧信号の平均電位を合わせて差動増幅回路24の反転入力端子、非反転入力端子に入力することで、差動増幅回路24を構成する一対の差動トランジスタの動作点をバランスさせることができる。
なお、平均電位が高い方の電圧信号(上記回路例ではVa(-))のみをほぼΔVだけ低い方にシフトさせて、平均電位が低い方の電圧信号に合わせる方式や、逆に平均電位が低い方の電圧信号(上記回路例ではVb(+))のみをほぼΔVだけ高い方にシフトさせ、平均電位が高い方の電圧信号Va(-)に合わせる方式も採用できる。これらの方式を採用する場合には、上記第1のシフト回路23aや第2のシフト回路23bのトランジスタやダイオードによる電圧シフトを2段構成とすればよい。
上記実施形態では、レベル合わせ回路として、シフトさせる電圧が固定の場合について説明したが、2相の電圧信号の平均電位をより厳密に合わせたい場合には、例えば図4に示すように、手動操作によって電圧可変が可能な誤差補償電圧発生器23cを設け、その誤差補償電圧Eを、抵抗結合回路等からなる誤差電圧印加回路23dを介して、電圧信号Va(-)、Vb(+)の少なくとも一方、あるいは電圧信号Va(-)′、Vb(+)′の少なくとも一方に重畳(加算、減算のいずれでもよい)させる。これによって、差動増幅回路24に入力される2相の電圧信号、あるいは、差動増幅回路24から出力される2相の電圧信号の平均電位を精度よく合わせることができる。
また、図5に示すように、平均電位の誤差電圧を自動的に検出する誤差電圧検出回路23eを設け、その検出した誤差電圧を縮小するように誤差補償電圧Eを、誤差補償電圧印加回路23dを介して電圧信号Va(-)、Vb(+)の少なくとも一方、あるいは電圧信号Va(-)′、Vb(+)′の少なくとも一方に重畳させることで、差動増幅回路24に入力される電圧信号の平均電位あるいは差動増幅回路24から出力される電圧信号の平均電位を自動的に精度よく合わせることもできる。
図5の(a)は、差動増幅回路24に入力される電圧信号の平均電位を自動的に合わせる回路例であり、この回路例の誤差電圧検出回路23eは、電圧信号Va(-)′、Vb(+)′の平均電位の差を検出し、この差が縮小するために必要な誤差補償電圧Eを求めて、第1のシフト回路23aの入力側に設けられた誤差補償電圧印加回路23dを介して電圧信号Va(-)に重畳させている。
また、図5の(b)は、差動増幅回路24から出力される電圧信号の平均電位を自動的に合わせる回路例であり、この回路例の誤差電圧検出回路23eは、差動増幅回路24から出力される電圧信号の平均電位の差E′を検出し、その差が縮小するために必要な誤差補償電圧Eを、差動増幅回路24の差動利得Aを用いてE′/Aの演算で求めて、第1のシフト回路23aの入力側に設けられた誤差補償電圧印加回路23dを介して電圧信号Va(-)に重畳させている。
上記回路例では、2相の電圧信号の平均電位の差を検出して、その差が縮小するのに必要な誤差補償電圧Eを求め、その平均電位の差の検出位置より前段側回路に入力される2相の信号の一方に重畳していたが、検出位置の信号ラインに挿入された誤差補償電圧印加回路23dを介して重畳してもよい。また、2相の信号の一方だけでなく、双方に誤差補償電圧を重畳して、平均電位の差を縮小させるようにしてもよい。また、図5の(b)のように差動増幅回路24から出力される2相の電圧信号の誤差電圧を検出する場合の変形例として、差動増幅回路24が多段構成の場合、そのいずれの段の出力からも誤差電圧を検出することができる。
上記の構成を用いれば、差動増幅回路24には、位相が互いに反転し、平均電位が自動制御で常に一致した電圧信号Va(-)′、Vb(+)′を入力することができる。
さらに、図2の位相分割回路のR11とR12を同一の抵抗値に設定すれば、Va(-)、Vb(+)の振幅はほぼ等しくでき、差動増幅回路24には位相が互いに反転し、振幅と平均電位が揃った電圧信号を入力できるので、差動増幅回路の動作は最も対称性が良くなり、電流源が抵抗で構成された場合であっても、振幅が揃った出力信号Vout(+)、Vout(-)を得ることができる。
また、差動増幅回路24は位相が互いに反転した入力信号Va(-)′、Vb(+)′の差分を差動利得Aで増幅するので、単相の電圧信号Vinを差動増幅回路で増幅する従来の構成よりも大きな振幅の出力信号を得ることができる。それによりTIA全体の利得を高くすることができる。
図6は従来回路と本発明の実施形態の回路の、2つの出力端子(Vout(+)、Vout(-))におけるトランスインピーダンスゲイン(dBohm)の周波数特性のシミュレーション結果を示している。なお、どちらの回路も電源電圧3.3Vで、差動増幅回路の電流源は抵抗で構成している。また、本発明の実施形態の回路には、図5の(a)の自動制御回路を用いており、位相分割回路のR11とR12の抵抗値はどちらも50Ωとしている。また、回路を形成するトランジスタとして、ft:230GHz、fmax:400GHz程度のInP HBTを用いている。また、解析する周波数は、光通信で一般的に用いられる周波数領域の100kHz〜50GHzとした。
図6の(b)に示すように、従来回路では、2つの出力信号のゲインに約3dBの差が、低い周波数領域から生じている。これは前記したように、電流源が抵抗で構成された差動増幅回路の、一方の入力端子に単相の電圧信号を入力して信号増幅しているので、電圧信号Vinの状態により差動増幅回路の電流が変化し、回路の動作が非対称になるためである。
一方、図6の(a)の本発明の実施形態の回路では、差動増幅回路の2つの入力端子に位相が互いに反転した振幅の等しい電圧信号が入力されるので、電流源が抵抗で構成された差動増幅回路であっても、回路が対称性良く動作し、2つの出力信号のゲインはほぼ一致した特性となっている。
図7は、図6の従来回路と本発明の実施形態の回路において、差動増幅回路の電流源を理想的な定電流源に置き換えた場合の、トランスインピーダンスゲイン(dBohm)とその位相特性のシミュレーション結果を示している。なお、Vout(-)の位相は180度シフトした位相を示している。
図7の(b)の従来回路のゲインを見ると、差動増幅回路の電流源を理想的な定電流源にしたことにより、低い周波数領域での2つの出力信号のゲインは等しくなっているが、30GHz以上からゲイン差が現れ、50GHzでの差は1.5dBとなっている。また、2つの出力信号の位相特性は、50GHzにおいて17度の位相ずれが生じている。この位相ずれは、後段回路のジッタ劣化等の要因となる。一方、本発明の実施形態の回路では、図7の(a)のように、2つの出力信号のゲイン、位相は全周波数領域において一致した特性となっている。また、本発明の実施形態の回路と従来回路のゲインを比較すると、カットオフ周波数Fc はほぼ同等にもかかわらず、本発明の実施形態の回路は従来回路に比べ4dBほど高いゲインが得られている。
以上より、本発明の実施形態の回路は、等しい振幅で位相ずれのない対称性の良い差動信号を出力でき、高い利得を得られることがわかる。
なお、上記実施形態では、位相分割回路22を構成するトランジスタとして、バイポーラ型トランジスタを用いる例を示したが、図2に示した回路のトランジスタTr11〜Tr13を、電界効果型トランジスタ(FET)に置き換えることも可能である。この場合、トランジスタTr11〜Tr13のベース、コレクタ、エミッタをそれぞれFETのゲート、ドレイン、ソースに置き換えた回路とすればよく、トランジスタTr11、Tr12のベース、コレクタ、エミッタに対応するゲート、ドレイン、ソースをそれぞれ第1端子、第2端子、第3端子とすればよい。また、電流電圧変換回路21や差動増幅回路24についても、バイポーラ型トランジスタで構成されるものだけでなく、電界効果型トランジスタ(FET)で構成されるものであってもよい。
1……光電変換素子、20……TIA(トランスインピーダンスアンプ)、21……電流電圧変換回路、22……位相分割回路、23……レベル合わせ回路、23a……第1のシフト回路、23b……第2のシフト回路、23c……誤差補償電圧発生器、23d……誤差補償電圧印加回路、23e……誤差電圧検出回路、24……差動増幅回路

Claims (7)

  1. 入力する電流信号を単相の電圧信号に変換する電流電圧変換回路(21)と、
    前記電流電圧変換回路から出力される単相の電圧信号をトランジスタの第1端子で受け、該トランジスタの第2端子側と第3端子側から互いに位相が反転した2相の電圧信号を出力する位相分割回路(22)と、
    前記位相分割回路から出力される2相の電圧信号を受け、該2相の電圧信号の平均電位を合わせて出力するレベル合わせ回路(23)と、
    前記レベル合わせ回路によって平均電位が合わされた2相の電圧信号の一方を反転入力端子、他方を非反転入力端子で受け、該二つの入力端子に入力された2相の電圧信号の差分成分を増幅して、該増幅した信号を反転出力端子および非反転出力端子から互いに位相が反転した信号として出力する差動増幅回路(24)とを備えたトランスインピーダンスアンプ。
  2. 前記位相分割回路を構成するトランジスタは、前記第1端子がベース、前記第2端子がコレクタ、前記第3端子がエミッタのバイポーラ型トランジスタ、または、前記第1端子がゲート、前記第2端子がドレイン、前記第3端子がソースの電界効果型トランジスタのいずれかであることを特徴とする請求項1記載のトランスインピーダンスアンプ。
  3. 前記レベル合わせ回路は、
    前記位相分割回路の前記トランジスタの前記第2端子側から出力される電圧信号の平均電位を、トランジスタあるいはダイオードの順方向電圧降下を利用して所定電圧分低下させるレベルシフト回路(23a)を含んでいることを特徴とする請求項1または請求項2記載のトランスインピーダンスアンプ。
  4. 前記レベル合わせ回路は、
    前記位相分割回路の前記トランジスタの前記第3端子側から出力される電圧信号の平均電位を、トランジスタあるいはダイオードの順方向電圧降下を利用して所定電圧分上昇させるレベルシフト回路(23b)を含んでいることを特徴とする請求項1〜3のいずれかに記載のトランスインピーダンスアンプ。
  5. 前記レベル合わせ回路は、
    手動操作による電圧可変が可能な誤差補償電圧を発生させる誤差補償電圧発生器(23c)を有し、該誤差補償電圧を、前記位相分割回路から出力される2相の電圧信号の少なくとも一方、あるいは前記差動増幅回路に入力される2相の電圧信号の少なくとも一方に重畳して、前記2相の電圧信号の平均電位の誤差を縮小させることを特徴とする請求項1〜4のいずれかに記載のトランスインピーダンスアンプ。
  6. 前記レベル合わせ回路は、
    前記差動増幅回路に入力される2相の電圧信号の平均電位の差、または、前記差動増幅回路から出力される2相の電圧信号の平均電位の差を検出し、該差を縮小するために必要な誤差補償電圧を求める誤差電圧検出回路(23e)を有し、該誤差補償電圧を前記位相分割回路から出力される2相の電圧信号の少なくとも一方、あるいは前記差動増幅回路に入力される2相の電圧信号の少なくとも一方に重畳させて、前記平均電位の差を縮小させることを特徴とする請求項1〜4のいずれかに記載のトランスインピーダンスアンプ。
  7. 光信号を受けて電流信号を出力する光電変換素子(1)と、
    前記光電変換素子から出力された電流信号を受けるトランスインピーダンスアンプ(20)とを有する光信号受信装置において、
    前記トランスインピーダンスアンプが、請求項1〜6のいずれかに記載のトランスインピーダンスアンプであることを特徴とする光信号受信装置。
JP2016054737A 2016-03-18 2016-03-18 トランスインピーダンスアンプおよび光信号受信装置 Active JP6706105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016054737A JP6706105B2 (ja) 2016-03-18 2016-03-18 トランスインピーダンスアンプおよび光信号受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016054737A JP6706105B2 (ja) 2016-03-18 2016-03-18 トランスインピーダンスアンプおよび光信号受信装置

Publications (2)

Publication Number Publication Date
JP2017169156A true JP2017169156A (ja) 2017-09-21
JP6706105B2 JP6706105B2 (ja) 2020-06-03

Family

ID=59913660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016054737A Active JP6706105B2 (ja) 2016-03-18 2016-03-18 トランスインピーダンスアンプおよび光信号受信装置

Country Status (1)

Country Link
JP (1) JP6706105B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112511117A (zh) * 2021-02-03 2021-03-16 深圳市中科蓝讯科技股份有限公司 射频放大电路、射频前端接收电路及无线通信设备
JP2023078592A (ja) * 2021-11-26 2023-06-07 アンリツ株式会社 トランスインピーダンスアンプおよびそれを用いた測定装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650606A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Transistor differential amplifying circuit
JPH01268303A (ja) * 1988-04-20 1989-10-26 Nec Corp オフセツトキヤンセル回路
JPH0766632A (ja) * 1993-08-27 1995-03-10 Sumitomo Electric Ind Ltd 増幅回路
JPH07321565A (ja) * 1994-05-19 1995-12-08 Sony Corp 受光信号増幅回路及び受光信号処理装置
JP2014078794A (ja) * 2012-10-09 2014-05-01 Fujitsu Ltd 光受信回路及び光受信装置
JP2017059981A (ja) * 2015-09-16 2017-03-23 沖電気工業株式会社 トランスインピーダンス増幅回路、及びその半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650606A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Transistor differential amplifying circuit
JPH01268303A (ja) * 1988-04-20 1989-10-26 Nec Corp オフセツトキヤンセル回路
JPH0766632A (ja) * 1993-08-27 1995-03-10 Sumitomo Electric Ind Ltd 増幅回路
JPH07321565A (ja) * 1994-05-19 1995-12-08 Sony Corp 受光信号増幅回路及び受光信号処理装置
JP2014078794A (ja) * 2012-10-09 2014-05-01 Fujitsu Ltd 光受信回路及び光受信装置
JP2017059981A (ja) * 2015-09-16 2017-03-23 沖電気工業株式会社 トランスインピーダンス増幅回路、及びその半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112511117A (zh) * 2021-02-03 2021-03-16 深圳市中科蓝讯科技股份有限公司 射频放大电路、射频前端接收电路及无线通信设备
CN112511117B (zh) * 2021-02-03 2021-05-14 深圳市中科蓝讯科技股份有限公司 射频放大电路、射频前端接收电路及无线通信设备
JP2023078592A (ja) * 2021-11-26 2023-06-07 アンリツ株式会社 トランスインピーダンスアンプおよびそれを用いた測定装置
JP7376560B2 (ja) 2021-11-26 2023-11-08 アンリツ株式会社 トランスインピーダンスアンプおよびそれを用いた測定装置

Also Published As

Publication number Publication date
JP6706105B2 (ja) 2020-06-03

Similar Documents

Publication Publication Date Title
JP4032720B2 (ja) 自動利得制御回路
JP6011273B2 (ja) 増幅器
US8766728B2 (en) Trans-impedance amplifier with enhanced dynamic range but invariable input impedance
JP5459103B2 (ja) 増幅回路
US7525391B2 (en) Linear transimpedance amplifier with multiplexed gain stage
JP7115065B2 (ja) トランスインピーダンスアンプ
US7259628B2 (en) Signal dependent biasing scheme for an amplifier
JP5630325B2 (ja) 利得可変差動増幅回路
US7557333B2 (en) Optical signal receiving circuit and optical signal receiving apparatus
JP5861363B2 (ja) 増幅装置
JP5633327B2 (ja) 信号増幅回路、電流電圧変換回路、および光受信器
US7319220B2 (en) Trans-impedance amplifier with offset current
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
CN209787128U (zh) 一种跨阻放大器和跨阻放大器电路
JP6706105B2 (ja) トランスインピーダンスアンプおよび光信号受信装置
JP6208615B2 (ja) トランスインピーダンス増幅器
CN113517874A (zh) 用于跨阻放大器的快速响应自动增益控制电路
JP6973353B2 (ja) 線形増幅器
JP2014176073A (ja) 受信用増幅回路
EP3439175B1 (en) Input current adjustment for fully differential transimpedance amplifiers
JP2012028859A (ja) 利得可変差動増幅回路
JP2010041158A (ja) 光受信器
US10020784B1 (en) Broadband differential trans-impedance amplifier (TIA)
US11394352B2 (en) Transimpedance amplifier circuit
WO2015146247A1 (ja) 可変利得トランスインピーダンスアンプ

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200515

R150 Certificate of patent or registration of utility model

Ref document number: 6706105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250