JP2009038673A - 増幅回路 - Google Patents

Abstract

【課題】コモンモード電圧を迅速に安定化させることが可能な増幅回路を提供する増幅回路を提供する。
【解決手段】定電流回路を有し、入力した信号を所定のゲインで増幅して出力する第１の差動増幅回路（差動増幅回路２１０）と、前記第１の差動増幅回路と同一の入出力特性を有し、前記第１の差動増幅回路と同一の信号が入力される第２の差動増幅回路（差動増幅回路２２０）と、第２の差動増幅回路の出力電圧のコモンモード電圧を検出する検出回路（ピークホールド回路２３、ボトムホールド回路２４、抵抗Ｒ２０，Ｒ２１）と、検出回路によって検出されたコモンモード電圧に基づいて、第１の差動増幅回路の定電流回路に流れる電流を制御する制御回路（演算増幅回路２５、基準電圧源２６）と、を備えている。
【選択図】図１

Description

本発明は、差動増幅回路を有する増幅回路に関し、特に高速通信に使用する増幅回路に関する。

近年、高速なブロードバンド通信の普及、放送やＤＶＤ等の映像コンテンツのデジタル化、ハイビジョン化が急速に進められている。これに伴い、ネットワーク通信機器や映像コンテンツを扱うデジタル家電においては、処理すべきデータ量が飛躍的に増加し、装置内におけるデータ伝送速度の益々の高速化が要求されている。このようにデータを装置の内外で高速に伝送する場合、信号の減衰またはＳ／Ｎ比の悪化を防ぐために、増幅回路を用いて信号のレベルを増幅する必要があるが、このような増幅回路としては、高域特性が優れている増幅回路が用いられる。

一例として、Ｇｂｐｓ（Gigabit Per Second）クラスの高速伝送回路であるＬＶＤＳ（Low Voltage Differential Signaling）では、たとえば、図８に示すような差動増幅回路が用いられる。この図に示す差動増幅回路は差動対からなるＮ型の電界効果トランジスタＭ１００，Ｍ１０１と、定電流回路としてのＮ型の電界効果トランジスタＭ１０２と、電界効果トランジスタＭ１００，Ｍ１０１の負荷となる負荷抵抗Ｒ１００，Ｒ１０１と、電圧源Ｖ１００とからなる。そして、電界効果トランジスタＭ１００，Ｍ１０１には、その各ゲート端子に所定の非反転入力信号ＩＮ＋および反転入力信号ＩＮ−が入力される。また、電界効果トランジスタＭ１０１，Ｍ１０２の各ドレイン端子からは、反転出力信号ＯＵＴ−および非反転出力信号ＯＵＴ＋が出力される。

このような従来の差動増幅回路では、信号を判別する基準となるコモンモード電圧の変動が小さいことが重要である。コモンモード電圧を安定化させる技術としては、たとえば、特許文献１に示すように、基準電圧回路を利用して、定電流源を流れる電流Ｉａを安定化させる技術や、特許文献２に示すように、出力端子に終端抵抗（分圧抵抗）を接続して中間電位を検出し、当該中間電位に基づいて定電流源を流れる電流Ｉａを安定化させる技術が存在する。
特開２００２−８４１８１号公報 特開２００６−３４０２６６号公報

しかしながら、特許文献１に開示される技術では、出力端子に現れるコモンモード電圧を検出して制御を行っていないことから、温度変動または電源変動等の外的要因によってコモンモード電圧が変動してしまうという問題点がある。

また、特許文献２に開示される技術では、抵抗素子を出力端子に接続する必要があるが、このような抵抗素子は一般的に浮遊容量を有していることから、当該浮遊容量によって差動増幅回路の高域特性が劣化してしまうため、出力信号波形の品質が劣化するという問題点がある。また、コモンモード電圧を検出する際には、検出波形に含まれているノイズ成分を除去するために比較的大きな容量値のコンデンサを設ける必要が生じる。このようなコンデンサは、回路の時定数を増大させてしまうことから、たとえば、バースト転送のように、データを間欠的に伝送する場合には、コモンモード電圧が安定化するまでに長い時間を要してしまうという問題点がある。

本発明は、上述した事情に鑑みてなされたものであり、コモンモード電圧を迅速に安定化させることが可能な増幅回路を提供することを目的とする。

上記目的を達成するために、本発明は、定電流回路を有し、入力した信号を所定のゲインで増幅して出力する第１の差動増幅回路と、前記第１の差動増幅回路とほぼ同一の入出力特性を有し、前記第１の差動増幅回路と同一の信号が入力される第２の差動増幅回路と、前記第２の差動増幅回路の出力電圧のコモンモード電圧を検出する検出回路と、前記検出回路によって検出されたコモンモード電圧に基づいて、前記第１の差動増幅回路の前記定電流回路に流れる電流を制御する制御回路と、を備えていることを特徴とする増幅回路を提供する。
この構成によれば、第１の差動増幅回路の定電流源を流れる電流が第２の差動増幅回路のコモンモード電圧に応じて制御される。この結果、信号増幅を行う第１の差動増幅回路に対して検出用の素子を付加する必要がないので、第１の差動増幅回路の高域特性を劣化させることなく、コモンモード電圧を迅速に安定させることができる。

また、本発明は、上記発明において、前記検出回路は、前記第２の差動増幅回路の出力信号のピーク電圧とボトム電圧とをそれぞれホールドするホールド回路と、前記ホールド回路によってホールドされたピーク電圧とボトム電圧の中心電圧を求めてコモンモード電圧とする分圧抵抗素子と、を有することを特徴とする。
この構成によれば、ホールド回路と分圧抵抗素子によって、第２の差動増幅回路のコモンモード電圧を検出することができる。この結果、動作速度が速いホールド回路を用いることにより、回路の起動時において、コモンモード電圧を迅速に安定化させることができる。

また、本発明は、上記発明において、前記第１および第２の差動増幅回路は、信号が入力される期間に電源が供給され、前記ホールド回路は、ホールドしている電圧を前記入力信号が入力される際にリセットする、ことを特徴とする。
この構成によれば、信号が入力される際に第１および第２の差動増幅回路に電源が供給されるとともに、ホールド回路のホールド電圧がリセットされる。この結果、必要な場合にのみ第１および第２の差動増幅回路に電源を供給して消費電力を削減することができるとともに、ホールド回路をリセットすることにより、ノイズによる誤動作を防止できる。

また、本発明は、上記発明において、前記検出回路によって検出されたコモンモード電圧が所定の閾値を超えたか否かを判定する判定回路と、前記判定回路によってコモンモード電圧が所定の閾値を超えたと判定された場合には、前記制御回路から前記定電流回路に供給される制御信号を平滑化する平滑化回路と、を有することを特徴とする。
この構成によれば、コモンモード電圧が所定の閾値を超えた場合には、制御回路から定電流回路に供給される制御信号が平滑化される。この結果、回路が起動されてコモンモード電圧がある程度安定した場合には、制御信号に含まれる微小な変動成分の影響を抑えることができる。また、所定の閾値を超えた時点で、平滑化回路を動作するようにすることで、起動時において平滑化回路の影響により時定数が増大し、起動が遅くなることを防止できる。

また本発明は、上記発明において、第２の差動増幅回路は、前記第１の差動増幅回路を構成する増幅素子のそれぞれを１／Ｎ（Ｎ≧１）に素子値スケールリングして得られる構成素子を有していることを特徴とする。
この構成によれば、第１の差動増幅回路に流れる電流を一定に制御しつつ、第２の差動増幅回路に流れる電流を減少させることができる。この結果、増幅回路全体の消費電力を増加させることなく、第１の差動増幅回路の動作を安定させることができる。

また本発明は、上記発明において、前記第１および第２の差動増幅回路は、半導体基板上に互いに熱的環境が同じになるように隣接して形成されていることを特徴とする。
この構成によれば、第１および第２の温度をほぼ同じにすることができる。この結果、第１の差動増幅回路の温度が変化した場合には、第２の差動増幅回路の温度も追随して変化するので、第１の差動増幅回路の温度による特性の変化を抑制することができる。

以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明の実施の形態に係る増幅回路を含む実施形態の構成を示すブロック図であり、図２は、図１に示すブロックをＭＯＳ（Metal Oxide Semiconductor）トランジスタ等の電界効果トランジスタを用いて具体化した回路図である。また、図３は、図１，２に示すピークホールド回路２３（請求項中「検出回路およびホールド回路」に対応）およびボトムホールド回路２４（請求項中「検出回路およびホールド回路」に対応）の構成例を示す回路図である。さらに、図４は、図１，２に示す基準電圧源２６の構成例を示す回路図である。なお、本実施の形態に係る増幅回路２０は、たとえば、携帯型の電子機器（たとえば、携帯電話機）として実施される。

図１に示すように、本発明の実施の形態に係る増幅回路２０には送信信号生成回路１０から出力された信号ＩＮ１〜ＩＮ４が供給され、これを所定のゲインで増幅して、受信回路３０に供給する。なお、増幅回路２０から出力される信号ＯＵＴ１，ＯＵＴ２は、大きさがほぼ同じで、極性が逆であるため、信号線を流れる電流の総和は“０”になる。このことは、電流に起因する信号線からのノイズの発生が少ないことを意味し、また、信号線に重畳される同相ノイズの影響を少なくすることができる。このため、増幅回路２０と受信回路３０の間での高速の信号伝送が可能になる。

ここで、送信信号生成回路１０は、図示せぬ上位の回路からの指令に基づいて、たとえば、ベースバンド信号を生成し、信号ＩＮ１〜ＩＮ４として出力する。一例として、信号ＩＮ１とＩＮ２とを同一の信号とし、信号ＩＮ３と信号Ｎ４とを同一の信号とし、また、信号ＩＮ１，ＩＮ２と信号ＩＮ３，ＩＮ４を振幅が同じで極性が相互に異なる反転信号とすることができる。
増幅回路２０は、送信信号生成回路１０から出力された信号ＩＮ１〜ＩＮ４を所定のゲインで増幅し、振幅が同じで極性が相互に異なる反転信号である信号ＯＵＴ１と信号ＯＵＴ２を受信回路３０に対して送信する。
増幅回路２０は、図１に示すように、ドライバ回路２１と、ダミー回路２２と、ピークホールド回路２３と、ボトムホールド回路２４と、抵抗Ｒ２０，Ｒ２１（請求項中「検出回路および分圧抵抗素子」に対応）と、演算増幅回路２５（請求項中「制御回路」に対応）と、基準電圧源２６（請求項中「制御回路」に対応）と、基準電圧源２７（請求項中「判定回路」に対応）と、比較回路２８（請求項中「判定回路」に対応）と、電圧制御スイッチ２９（請求項中「平滑化回路」に対応）と、コンデンサＣ３０（請求項中「平滑化回路」に対応）とを備えている。

ドライバ回路２１は、図２に示すように、Ｐ型の電界効果トランジスタＭ１０，Ｍ１１と、Ｎ型の電界効果トランジスタＭ１２，Ｍ１３，Ｍ１４とを備えている。すなわち、ドライバ回路２１は、インバータを構成する電界効果トランジスタＭ１０およびＭ１２と、同じくインバータを構成する電界効果トランジスタＭ１１およびＭ１３と、定電流回路としての電界効果トランジスタＭ１４（請求項中「定電流回路」に対応）とを有し、これらが差動増幅回路２１０（請求項中「第１の差動増幅回路」に対応）を構成している。

さらに詳述すると、電界効果トランジスタＭ１０とＭ１２はそれぞれのソースとドレインが接続されてインバータを構成し、電界効果トランジスタＭ１０のドレインは正の電源に接続され、電界効果トランジスタＭ１２のソースは電界効果トランジスタＭ１３のソースと共通接続されて電界効果トランジスタＭ１４のドレインに接続されている。電界効果トランジスタＭ１１とＭ１３はそれぞれのソースとドレインが接続されてインバータを構成し、電界効果トランジスタＭ１１のドレインは正の電源に接続され、電界効果トランジスタＭ１３のソースは電界効果トランジスタＭ１２のソースと共通接続されて電界効果トランジスタＭ１４のドレインに接続されている。電界効果トランジスタＭ１０，Ｍ１２，Ｍ１１，Ｍ１３には、その各ゲートに前段の送信信号生成回路１０からの信号ＩＮ１〜ＩＮ４がそれぞれ入力される。また、相互に接続されている電界効果トランジスタＭ１０のソースと電界効果トランジスタＭ１２のドレインからは信号ＯＵＴ１が出力され、後段の受信回路３０に供給される。同様に相互に接続されている電界効果トランジスタＭ１１のソースと電界効果トランジスタＭ１３のドレインからは信号ＯＵＴ２が出力され、後段の受信回路３０に供給される。さらに、電界効果トランジスタＭ１４のドレインは、電界効果トランジスタＭ１２，Ｍ１３のソースに共通接続され、ゲートは演算増幅回路２５から出力される信号Ｖｄ（請求項中「制御信号」に対応）が供給され、ソースは接地されている。

なお、この例では、ドライバ回路２１の出力信号が受信回路３０に対して直接送信される形態となっているが、たとえば、ドライバ回路２１の出力信号によって半導体レーザを駆動し、半導体レーザから放射されるレーザ光を受信回路３０に対して、たとえば、光ファイバを介して伝送し、受信回路３０側でフォトダイオード等によって光電変換して電気信号に変換するようにしてもよい。

ダミー回路２２は、図２に示すように、ドライバ回路２１と同様の差動増幅回路２２０（請求項中「第２の差動増幅回路」に対応）として構成され、ドライバ回路２１と同様に信号ＩＮ１〜ＩＮ４がそれぞれのゲートに供給されるとともに、出力信号Ｖ１，Ｖ２がピークホールド回路２３およびボトムホールド回路２４にそれぞれ供給される。また、電界効果トランジスタＭ１９（請求項中「定電流回路」に対応）のゲートには基準電圧源３１が接続され、一定の電流が差動増幅回路に流れるように構成されている。なお、ダミー回路２２は、ドライバ回路２１と同一の入出力特性を有するのでこのダミー回路２２から出力されるコモンモード電圧を検出し、これに基づいてドライバ回路２１を制御することにより、ドライバ回路２１から出力されるコモンモード電圧を安定化させる。

より詳細には、ダミー回路２２は、図２に示すように、Ｐ型の電界効果トランジスタＭ１５，Ｍ１６と、Ｎ型の電界効果トランジスタＭ１７，Ｍ１８，Ｍ１９とを備えている。すなわち、ダミー回路２２は、インバータを構成する電界効果トランジスタＭ１５およびＭ１７と、同じくインバータを構成する電界効果トランジスタＭ１６およびＭ１８と、定電流回路としての電界効果トランジスタＭ１９とを有し、これらが差動増幅回路を構成している。
さらに詳述すると、電界効果トランジスタＭ１５とＭ１７はそれぞれのソースとドレインが接続されてインバータを構成し、電界効果トランジスタＭ１５のドレインは正の電源に接続され、電界効果トランジスタＭ１７のソースは電界効果トランジスタＭ１８のソースと共通接続されて電界効果トランジスタＭ１９のドレインに接続されている。電界効果トランジスタＭ１６とＭ１８はそれぞれのソースとドレインが接続されてインバータを構成し、電界効果トランジスタＭ１６のドレインは正の電源に接続され、電界効果トランジスタＭ１８のソースは電界効果トランジスタＭ１７のソースと共通接続されて電界効果トランジスタＭ１９のドレインに接続されている。電界効果トランジスタＭ１５，Ｍ１７，Ｍ１６，Ｍ１８には、その各ゲートに前段の送信信号生成回路１０からの信号ＩＮ１〜ＩＮ４がそれぞれ入力される。また、相互に接続されている電界効果トランジスタＭ１５のソースと電界効果トランジスタＭ１７のドレインからは信号Ｖ１が出力され、後段のピークホールド回路２３に供給される。同様に相互に接続されている電界効果トランジスタＭ１６のソースと電界効果トランジスタＭ１８のドレインからは信号Ｖ２が出力され、後段のボトムホールド回路２４に供給される。さらに、電界効果トランジスタＭ１９のドレインは、電界効果トランジスタＭ１７，Ｍ１８のソースに共通接続され、ゲートは基準電圧源３１に接続され、ソースは接地されている。

また、ダミー回路２２は、ドライバ回路２１を構成する各素子を１／Ｎ倍（たとえば、Ｎ＝１０）に素子値スケーリングして得られる素子によって構成されている。ここで、素子値スケーリングとは、回路を構成する各素子の素子値を所定の値で除算または乗算することにより、所望の素子値となるように調整することをいう。この例では、たとえば、電界効果トランジスタＭ１５〜Ｍ１９のそれぞれのゲートサイズが、電界効果トランジスタＭ１０〜Ｍ１４のゲートサイズの１／１０程度となるように素子値スケーリングを行う。なお、この例では、それぞれの差動増幅回路には、電界効果トランジスタ以外の素子は含まれていないが、たとえば、抵抗素子が含まれている場合には抵抗素子についてはＮ倍する素子値スケーリングを行う。このように設定することにより、ダミー回路２２の消費電力を削減することができる。また、ダミー回路２２を構成する電界効果トランジスタＭ１５〜Ｍ１９のゲートサイズを小さく設定することにより、これらの電界効果トランジスタの立ち上がりを迅速にし、ドライバ回路２１が立ち上がる前にダミー回路２２の動作を安定させ、ドライバ回路２１のコモンモード電圧を早期に安定させることができる。

なお、ドライバ回路２１とダミー回路２２とは半導体基板上において隣接する領域に形成することが望ましい。これにより、これらの回路を熱的にほぼ同じ環境下におくことができるため、温度変化によってドライバ回路２１を構成する電界効果トランジスタＭ１０〜Ｍ１４の特性が変化した場合には、ダミー回路２２を構成する電界効果トランジスタＭ１５〜Ｍ１９の特性も同様に変化し、これによりダミー回路２２のコモンモード電圧も変化する。したがって、ダミー回路２２のコモンモード電圧に基づいて、ドライバ回路２１を制御することにより、温度特性によるコモンモード電圧の変化を抑制することができる。また、半導体基板上の隣接した領域に素子を形成すれば、半導体形成プロセスにおいて、プロセス条件（たとえば、不純物のスパッタリング等の条件）がほぼ同じになるので、素子の特性がほぼ同じになる。これにより、ダミー回路２２とドライバ回路２１の特性がほぼ同じになることから、ダミー回路２２に基づいて、ドライバ回路２１のコモンモード電圧を正確に制御することができる。
また、ドライバ回路２１とダミー回路２２には、同一の電源電圧が供給されている。このため、電源電圧が変動し、ドライバ回路２１のコモンモード電圧が変化した場合には、ダミー回路２２のコモンモード電圧も変化することから、電源電圧の変化によるコモンモード電圧の変化を抑制することができる。

ピークホールド回路２３は、ダミー回路２２から出力される信号Ｖ１のピーク電圧をホールドし、ピーク電圧Ｖｐとして抵抗Ｒ２０に出力する。また、ピークホールド回路２３は、送信信号生成回路１０からベースバンド信号が出力される直前にリセットされ、ホールドされているピーク電圧がクリアされる。また、ボトムホールド回路２４は、ダミー回路２２から出力される信号Ｖ２のボトム電圧をホールドし、ボトム電圧Ｖｂとして抵抗Ｒ２１に出力する。また、ボトムホールド回路２４は、送信信号生成回路１０からベースバンド信号が出力される直前にリセットされ、ホールドされているボトム電圧がクリアされる。

より詳細には、ピークホールド回路２３は、図３（Ａ）に示すように、演算増幅回路Ｐ１０と、ダイオードＤ１０と、コンデンサＣ１０とを備えている。ここで、演算増幅回路Ｐ１０は、非反転入力端子が電界効果トランジスタＭ１５のソースおよび電界効果トランジスタＭ１７のドレインに接続され、反転入力端子が抵抗Ｒ２０の一端と、コンデンサＣ１０の一端と、ダイオードＤ１０のカソードに接続され、出力端子がダイオードＤ１０のアノードに接続されている。ダイオードＤ１０は、アノードが演算増幅回路Ｐ１０の出力端子に接続され、カソードがコンデンサＣ１０の一端と、演算増幅回路Ｐ１０の反転入力端子と、抵抗Ｒ２０の一端に接続されている。コンデンサＣ１０は一端がダイオードＤ１０のカソードと、演算増幅回路Ｐ１０の反転入力端子と、抵抗Ｒ２０の一端に接続され、他端が接地されている。また、コンデンサＣ１０に蓄積されたピーク電圧に対応する電荷は、図示せぬ上位の回路から供給されるリセット信号によってリセットされる。なお、リセット信号は、送信信号生成回路１０からベースバンド信号が供給される直前に供給され、コンデンサＣ１０に蓄積されている電荷がクリアされる。

ボトムホールド回路２４は、図３（Ｂ）に示すように、演算増幅回路Ｐ１１と、ダイオードＤ１１と、コンデンサＣ１１とを備えている。ここで、演算増幅回路Ｐ１１は、非反転入力端子が電界効果トランジスタＭ１６のソースおよび電界効果トランジスタＭ１８のドレインに接続され、反転入力端子が抵抗Ｒ２１の一端と、コンデンサＣ１１の一端と、ダイオードＤ１１のアノードに接続され、出力端子がダイオードＤ１１のカソードに接続されている。ダイオードＤ１１は、カソードが演算増幅回路Ｐ１１の出力端子に接続され、アノードがコンデンサＣ１１の一端と、演算増幅回路Ｐ１１の反転入力端子と、抵抗Ｒ２１の一端に接続されている。コンデンサＣ１１は一端がダイオードＤ１１のアノードと、演算増幅回路Ｐ１１の反転入力端子と、抵抗Ｒ２１の一端に接続され、他端が接地されている。また、コンデンサＣ１１に蓄積されたボトム電圧に対応する電荷は、図示せぬ上位の回路から供給されるリセット信号によってリセットされる。なお、リセット信号は、送信信号生成回路１０からベースバンド信号が供給される直前に供給され、コンデンサＣ１１に蓄積されている電荷がクリアされる。

抵抗Ｒ２０，Ｒ２１は、ピークホールド回路２３およびボトムホールド回路２４から出力されるピーク電圧Ｖｐとボトム電圧Ｖｂの中心電圧Ｖｃを求める。なお、この中心電圧Ｖｃは、ダミー回路２２のコモンモード電圧に対応しており、また、ダミー回路２２はドライバ回路２１を後述するように素子値スケーリングして得られた回路であることから、中心電圧Ｖｃはドライバ回路２１のコモンモード電圧に対応している。
より詳細には、抵抗Ｒ２０は、その一端がピークホールド回路２３の出力端子に接続され、他端が抵抗Ｒ２１の一端と、演算増幅回路２５の非反転入力端子に接続されている。また、抵抗Ｒ２１は、その一端がボトムホールド回路２４の出力端子に接続され、他端が抵抗Ｒ２０の一端と、演算増幅回路２５の非反転入力端子に接続されている。さらに、抵抗Ｒ２０と抵抗Ｒ２１とは同一の値とされており、具体的な値としては、たとえば、それぞれ５０オームの抵抗値を有している。

演算増幅回路２５は、抵抗Ｒ２０，Ｒ２１の接続点から出力される中心電圧Ｖｃと、基準電圧源２６から出力される電圧Ｖｒ１とを比較し、その大小関係に応じた電圧Ｖｄを出力し、電界効果トランジスタＭ１４のゲートに供給する。より詳細には、この実施の形態では、ドライバ回路２１のコモンモード電圧が０．９Ｖになるように制御が行われるので、基準電圧源２６からは０．９Ｖが出力される。演算増幅回路２５は、抵抗Ｒ２０，Ｒ２１の中心電圧Ｖｃと、基準電圧源２６から出力される０．９Ｖを比較し、その大小関係に応じた電圧Ｖｄを出力する。

基準電圧源２６は、所定の基準電圧Ｖｒ１を生成して出力する。より詳細には、基準電圧源２６は、図４に示すようなバンドギャップレファレンス回路によって構成されている。すなわち、基準電圧源２６は、演算増幅回路Ｐ５０と、抵抗Ｒ５０〜Ｒ５２と、バイポーラトランジスタＭ５０，Ｍ５１によって構成される。ここで、演算増幅回路Ｐ５０の反転入力端子は、抵抗Ｒ５１の一端と、抵抗Ｒ５２の一端に接続されている。また、演算増幅回路Ｐ５０の非反転入力端子は、抵抗Ｒ５０の一端と、バイポーラトランジスタＭ５０のエミッタ端子に接続されている。さらに、演算増幅回路Ｐ５０の出力端子は、演算増幅回路２５の反転入力端子に接続され、基準電圧Ｖｒ１を供給する。また、演算増幅回路Ｐ５０の出力端子は、抵抗Ｒ５０，Ｒ５１の他端に接続されている。

抵抗Ｒ５０の一端は、演算増幅回路Ｐ５０の非反転入力端子と、バイポーラトランジスタＭ５０のエミッタに接続されている。また、抵抗Ｒ５０の他端は、抵抗Ｒ５１の他端に接続されるとともに、演算増幅回路Ｐ５０の出力端子に接続されている。抵抗Ｒ５１の一端は、演算増幅回路Ｐ５０の反転入力端子と、抵抗Ｒ５２の一端に接続されている。また、抵抗Ｒ５１の他端は、抵抗Ｒ５０の他端に接続されるとともに、演算増幅回路Ｐ５０の出力端子に接続されている。抵抗Ｒ５２の一端は、演算増幅回路Ｐ５０の反転入力端子と抵抗Ｒ５１の一端に接続されている。また、抵抗Ｒ５２の他端は、バイポーラトランジスタＭ５１のエミッタに接続されている。
バイポーラトランジスタＭ５０は、そのエミッタが抵抗Ｒ５０の一端と演算増幅回路Ｐ５０の非反転入力端子に接続され、ベースとコレクタが相互に接続されて接地されている。バイポーラトランジスタＭ５１は、そのエミッタが抵抗Ｒ５２の他端に接続され、ベースとコレクタが相互に接続されて接地されている。

なお、図４に示すバンドギャップレファレンス回路から出力される基準電圧Ｖｒ１はＶｒ１＝Ｖｂｅ１＋（Ｖｂｅ１−Ｖｂｅ２）・（Ｒ５１＋Ｒ５２）／Ｒ５２によって表される。ここで、Ｖｂｅ１はバイポーラトランジスタＭ５１のベースとエミッタ間の電圧を示し、Ｖｂｅ２はバイポーラトランジスタＭ５０のベースとエミッタ間の電圧を示す。また、演算増幅回路Ｐ５０のゲインは、ほぼ無限大であると想定している。バイポーラトランジスタＭ５０とバイポーラトランジスタＭ５１とは、反対の温度係数を有するように形成されており、また、抵抗Ｒ５０〜Ｒ５２の素子値は、温度による変動を抑えるように設定されているので、Ｖｒ１は温度による変動が、たとえば、２５〜５０ｐｐｍ／度と非常に低い値となる。これにより、演算増幅回路２５には、温度によらずほぼ一定の基準電圧Ｖｒ１が供給される。

基準電圧源２７は、基準電圧源２６と同様の構成とされ、基準電圧Ｖｒ２を生成して、比較回路２８に供給する。より具体的には、基準電圧源２７は、図４に示すバンドギャップレファレンス回路によって構成され、基準電圧として、たとえば、０．８５Ｖを生成して出力する。
比較回路２８は、中心電圧Ｖｃと基準電圧源２７から出力される電圧Ｖｒ２とを比較し、中心電圧Ｖｃが基準電圧源から出力される電圧Ｖｒ２を上回った場合には、電圧制御スイッチ２９をオンの状態とし、それ以外の場合にはオフの状態とする。より詳細には、この実施の形態では、比較回路２８は、中心電圧Ｖｃが０．８５Ｖを上回った場合には、電圧制御スイッチ２９をオンの状態とし、それ以外の場合にはオフの状態とする。なお、チャタリングを防止するために、比較回路２８の特性にヒステリシスを持たせるようにしてもよい。

電圧制御スイッチ２９は、比較回路２８によって制御され、オンまたはオフの状態となり、コンデンサＣ３０を電界効果トランジスタＭ１４のゲート端子および演算増幅回路２５の出力端子に接続する。より詳細には、電圧制御スイッチ２９は、図２に示すように、Ｎ型の電界効果トランジスタＭ２０によって構成されている。そして、そのドレインが演算増幅回路２５の出力端子と電界効果トランジスタＭ１４のゲートに接続され、ゲートが比較回路２８の出力端子に接続され、ソースがコンデンサＣ３０の一端に接続されている。電界効果トランジスタＭ２０は、中心電圧Ｖｃが電圧Ｖｒ２を上回る場合にはオンの状態となって他端が接地されているコンデンサＣ３０の一端を電界効果トランジスタＭ１４のゲート端子および演算増幅回路２５の出力端子に接続する。これにより、コンデンサＣ３０の平滑化作用により、電界効果トランジスタＭ１４のゲートに印加される電圧が変動することを防止できる。
コンデンサＣ３０は、平滑用のコンデンサであり、一端が電界効果トランジスタＭ２０のソースに接続され、他端が接地されている。
受信回路３０は、増幅回路２０によって増幅された信号を受信し、元の信号を復号して図示せぬ上位の回路に供給する。

つぎに、このような構成からなる実施形態の動作について説明する。
図示せぬ上位の回路からベースバンド信号の供給が指示されると、それに先だって、増幅回路２０に対して電源電圧の供給が開始される。電源の供給が開始されると、ピークホールド回路２３およびボトムホールド回路２４に対して、図５に示すリセット信号が、図示せぬ上位の回路から供給され、コンデンサＣ１０，Ｃ１１に蓄積されている電荷がクリアされる。その結果、ピークホールド回路２３およびボトムホールド回路２４の出力は、“０”の状態となる。

電源の供給が開始されてから一定の時間が経過すると、ダミー回路２２が動作状態となる。すなわち、電界効果トランジスタＭ１５，Ｍ１７によって構成されるインバータと、電界効果トランジスタＭ１６，Ｍ１８によって構成されるインバータのそれぞれには、正の電源から電流が供給され、これらのインバータをそれぞれ流れる電流は合流して電界効果トランジスタＭ１９に流入する。そして、電界効果トランジスタＭ１５，Ｍ１７のソースおよびドレインに現れた電圧Ｖ１はピークホールド回路２３に入力される。一方、電界効果トランジスタＭ１６，Ｍ１８のソースおよびドレインに現れた電圧Ｖ２はボトムホールド回路２４に入力される。

ピークホールド回路２３は、コンデンサＣ１０の端子電圧よりも電圧Ｖ１の方が大きい場合にはダイオードＤ１０に順方向のバイアスが印加されてオンの状態となり、コンデンサＣ１０の端子電圧が電圧Ｖ１となるように電荷のチャージが行われる。これにより、ピークホールド回路２３は、リセットがされてからその時点までのＶ１のピーク電圧を保持する。ボトムホールド回路２４は、コンデンサＣ１１の端子電圧よりも電圧Ｖ２の方が小さい場合にはダイオードＤ１１に順方向のバイアスが印加されてオンの状態となり、コンデンサＣ１１の端子電圧が電圧Ｖ２となるように電荷のチャージが行われる。これにより、ピークホールド回路２３は、リセットがされてからその時点までのＶ２のボトム電圧を保持する。これにより、図６（Ａ）に示すように、Ｖ１のピーク電圧と、Ｖ２のボトム電圧とがそれぞれピークホールド回路２３とボトムホールド回路２４に保持される。

抵抗Ｒ２０，Ｒ２１は、同一値の抵抗によって構成されているので、図６（Ｂ）に示すように、抵抗Ｒ２０，Ｒ２１の接続点からは、ピークホールド回路２３とボトムホールド回路２４からそれぞれ出力されるピーク電圧Ｖｐとボトム電圧Ｖｂの中心電圧Ｖｃが出力され、演算増幅回路２５の非反転端子に入力される。
演算増幅回路２５は、中心電圧Ｖｃと基準電圧源２６から出力されるＶｒ１（＝０．９Ｖ）とを比較し、これらの差分に基づいた電圧Ｖｄを生成して、ドライバ回路２１の電界効果トランジスタＭ１４のゲートに供給する。ところで、ダミー回路２２はドライバ回路２１に素子値スケーリングを施すことにより得られた素子によって構成されており、また、ダミー回路２２は半導体基板上のドライバ回路２１に隣接する領域に形成されている。さらに、ダミー回路２２とドライバ回路２１には同一の電源が供給されている。このため、ドライバ回路２１とダミー回路２２とは、外的要因である電源変動および温度変動に対しては同様の挙度を示す。したがって、本実施の形態では、ダミー回路２２のコモンモード電圧であるＶｃを検出し、これに基づいてドライバ回路２１の定電流回路である電界効果トランジスタＭ１４のゲート電圧を制御することにより、ドライバ回路２１のコモンモード電圧が目的値である０．９Ｖになるように制御する。

より詳細には、電源電圧が変動したり、あるいは、環境温度が変動したりした場合には、ドライバ回路２１を構成する電界効果トランジスタＭ１０〜Ｍ１４の動作点が変化し、コモンモード電圧が変動してしまう。そのような場合には、ダミー回路２２も同様に中心電圧Ｖｃが変動することから、これが０．９Ｖになるように電界効果トランジスタＭ１４のゲート電圧が制御され、ドライバ回路２１のコモンモード電圧が０．９Ｖになるように調整される。その結果、ドライバ回路２１のコモンモード電圧は、電源電圧および環境温度の変動にかかわらず一定となる。

また、本実施の形態では、ドライバ回路２１の出力側には、コモンモード電圧を検出するための新たな素子を追加する必要がない。このため、新たな素子（たとえば、抵抗素子）に付随する浮遊容量によって、高域特性が劣化し、信号波形が劣化することを防止できる。なお、ドライバ回路２１の入力側にはダミー回路２２が接続されるが、入力側であるため特性の劣化は少ない。また、電界効果トランジスタＭ１０〜Ｍ１３に並列に電界効果トランジスタＭ１５〜Ｍ１８が接続されるので、送信信号生成回路１０側からみると、負荷容量が増加することになるが、電界効果トランジスタＭ１５〜Ｍ１８は１／１０に素子値スケーリングされているため負荷容量の増加は僅少であり、無視できる。このため、特性の劣化を招くことなく、コモンモード電圧を安定化させることができる。

また、本実施の形態では、電界効果トランジスタＭ１５〜Ｍ１９は、電界効果トランジスタＭ１０〜Ｍ１４を素子値スケーリングして得られた素子を用いている。また、電界効果トランジスタＭ１５〜Ｍ１９の出力側に接続される負荷は、ピークホールド回路２３とボトムホールド回路２４である。これの回路の入力は、図３に示すように演算増幅回路Ｐ１０，Ｐ１１であるため、その入力容量は無視できるほど小さい。このため、ダミー回路２２その他によって構成される制御系は、電源が投入されてから、非常に短期間で動作を開始し、ドライバ回路２１のコモンモード電圧を早期に安定化することができる。すなわち、図５に示すように、本実施の形態では、図中に実線で示すようにリセット信号がハイの状態になると急速に波形が立ち上がって、出力波形が出力される時点ではコモンモード電圧が目的値である０．９Ｖにほぼ一致している。一方、比較対象である特許文献２の回路では、図中波線で示すように、緩やかに波形が立ち上がり、出力波形が出力し終わった時点でも、目的電圧である０．９Ｖには一致していない。

このように、本実施の形態では、ドライバ回路２１の特性を劣化させることなく、しかも、電源投入後にコモンモード電圧を迅速に目的値に一致させるとともに、安定化させることができる。これにより、データ伝送等においては、エラーの発生率を低減することができる。

そして、コモンモード電圧が一定の値になった場合には、図５を参照して前述したように、送信信号生成回路１０からベースバンド信号（入力波形）が供給され、ドライバ回路２１によって所定のゲインで増幅された後、出力信号（出力波形）として受信回路３０に対して送信される。受信回路３０では、送信された情報が復号されてもとの情報が取り出される。

なお、中心電圧Ｖｃが基準電圧源２７から出力される電圧Ｖｒ２である０．８５Ｖを上回った場合には、比較回路２８が電界効果トランジスタＭ２０をオンの状態にする。これにより、コンデンサＣ３０が電界効果トランジスタＭ１４のゲートとグランド間に接続される。コンデンサＣ３０は、平滑回路としての機能を有しており、演算増幅回路２５の出力電圧が多少変動した場合であっても、ドライバ回路２１の定電流回路に流れる電流がこれに応じて変動することを防止できる。また、コモンモード電圧が０．８５Ｖを上回ってからコンデンサＣ３０を接続するようにしているので、コンデンサＣ３０が演算増幅回路２５の負荷容量となり、電圧Ｖｄの上昇が緩慢になることを防止できる。
そして、ベースバンド信号の供給が終了すると、図示せぬ上位の回路は、増幅回路２０に対する電源の供給を停止する。これにより、増幅回路２０を構成するすべての回路が動作を停止する。
なお、ベースバンド信号を再度送信する場合には、前述した場合と同様の動作が実行され、増幅回路２０によってベースバンド信号が増幅され、受信回路３０に増幅された信号が送信される。その際、ピークホールド回路２３およびボトムホールド回路２４を構成するＣ１０，Ｃ１１に蓄積されている電荷がリセットされることから、直前の動作における電荷が残留し、この残留した電荷による誤動作を防止できる。

以上に説明したように、本発明の実施の形態では、ダミー回路２２を設け、このダミー回路２２のコモンモード電圧を検出し、検出されたコモンモード電圧に基づいて、ドライバ回路２１の定電流回路を制御するようにしたので、ドライバ回路２１のコモンモード電圧を安定化させることができる。

また、本実施の形態では、ダミー回路２２を設けてそのコモンモード電圧を検出するようにしたので、ドライバ回路２１の出力側には新たな素子を追加する必要がない。これにより、ドライバ回路２１の高域特性が劣化することを防止できる。

また、本実施の形態では、ダミー回路２２は、ドライバ回路２１を素子値スケーリングして得られた素子を用いている。また、ダミー回路２２とドライバ回路２１とは半導体基板上の近接した領域に形成されている。さらに、ダミー回路２２とドライバ回路２１には同一の電源電圧が供給されている。これにより、環境温度または電源電圧が変動した場合であっても、ダミー回路２２の出力電圧に基づいて制御を行うことで、ドライバ回路２１のコモンモード電圧が常に一定に保たれるように制御することができる。

また、本実施の形態では、ピークホールド回路２３およびボトムホールド回路２４をダミー回路２２の出力側に接続し、これらによってピーク電圧およびボトム電圧を検出し、これらに基づいてコモンモード電圧を検出するようにした。これにより、出力側に抵抗を直接接続する場合に比較して、コモンモード電圧を検出を迅速に行うことができるので、特に、バースト転送を行うような場合において、ドライバ回路２１のコモンモード電圧を迅速に安定化することができる。

また、本実施の形態では、ダミー回路２２を構成する電界効果トランジスタＭ１５〜Ｍ１９をドライバ回路２１を構成する電界効果トランジスタＭ１０〜Ｍ１４を素子値スケーリングして得られる素子によって構成している。これにより、ダミー回路２２に流れる電流を減少させることができることから、回路全体の消費電力の増加を抑制することができる。

さらに、本実施の形態では、中心電圧Ｖｃが所定の電圧を超えた場合には、ドライバ回路２１の電界効果トランジスタＭ１４のゲートとグランド間にコンデンサＣ３０を接続するようにしたので、演算増幅回路２５の出力が多少変動した場合であっても、ドライバ回路２１の定電流回路を流れる電流の変動を防止できる。

なお、上述した実施の形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能であることは勿論である。
たとえば、以上の実施の形態では、ドライバ回路２１を構成する差動増幅回路が１段の場合を例に挙げて説明したが、図７に示すように差動増幅回路が複数段カスケード接続されるようにしてもよい。図７の例では、ドライバ回路２１Ａは、３段の差動増幅回路２１１〜２１３がカスケードに接続されて構成されている。また、それぞれの差動増幅回路を構成する図示せぬ定電流源としての電界効果トランジスタのゲートには、演算増幅回路２５から出力される電圧Ｖｄがそれぞれ供給されている。このような構成によれば、ドライバ回路２１Ａの駆動能力を高めるとともに、電源電圧または温度の変化によってドライバ回路２１Ａのコモンモード電圧が変動することを防止できる。なお、図７の例は、３段の例であるが、２段または４段以上であってもよい。

また、以上の実施の形態では、図３に示すピークホールド回路２３およびボトムホールド回路２４の出力を抵抗Ｒ２０，Ｒ２１に直接接続するようにしたが、バッファを介してこれらを接続するようにしてもよい。そのような構成によれば、コンデンサＣ１０，Ｃ１１に蓄積された電荷が抵抗Ｒ２０，Ｒ２１を介して放電されることを防止できるので、コンデンサＣ１０，Ｃ１１の容量をさらに小さく設定することができる。

また、以上の実施の形態では、差動増幅回路２１０，２２０としては、Ｐ型およびＮ型の電界効果トランジスタによって構成される回路を用いるようにしたが、たとえば、Ｎ型の電界効果トランジスタと、負荷となる抵抗素子とから構成される演算増幅回路を用いるようにしてもよい。

また、以上の実施の形態では、基準電圧源２６，２７としては、図４に示すバンドギャップレファレンス回路を用いたが、これ以外の回路によって基準電圧を生成するようにしてもよい。

本発明の実施形態に係る増幅回路を含むブロック図である。 図１に示す増幅回路の具体的な構成例を示す回路図である。 図１に示すホールド回路の具体的な構成例を示す回路図である。 基準電圧源の具体的な構成例を示す図である。 図１に示す実施の形態の各部の信号を示すタイミング図である。 ピーク電圧とボトム電圧と中心電圧の関係を示す図である。 他の実施の形態の構成例を示す図である。 従来の差動増幅回路の回路図である。

符号の説明

２０…増幅回路、２３…ピークホールド回路（検出回路、ホールド回路）、２４…ボトムホールド回路（検出回路、ホールド回路）、２５…演算増幅回路（制御回路）、２６…基準電圧源（制御回路）、２７…基準電圧源（判定回路）、２８…比較回路（判定回路）、２９…電源制御スイッチ（平滑化回路）、Ｃ３０…コンデンサ（平滑化回路）、Ｍ１４…電界効果トランジスタ（定電流回路）、Ｍ１９…電界効果トランジスタ（定電流回路）、Ｒ２０，Ｒ２１…抵抗（検出回路、分圧抵抗素子）。

Claims (6)

1. 定電流回路を有し、入力した信号を所定のゲインで増幅して出力する第１の差動増幅回路と、
   前記第１の差動増幅回路とほぼ同一の入出力特性を有し、前記第１の差動増幅回路と同一の信号が入力される第２の差動増幅回路と、
   前記第２の差動増幅回路の出力電圧のコモンモード電圧を検出する検出回路と、
   前記検出回路によって検出されたコモンモード電圧に基づいて、前記第１の差動増幅回路の前記定電流回路に流れる電流を制御する制御回路と、
   を備えていることを特徴とする増幅回路。
2. 請求項１に記載の増幅回路において、
   前記検出回路は、前記第２の差動増幅回路の出力信号のピーク電圧とボトム電圧とをそれぞれホールドするホールド回路と、前記ホールド回路によってホールドされたピーク電圧とボトム電圧の中心電圧を求めて前記コモンモード電圧とする分圧抵抗素子と、を有する、
   ことを特徴とする増幅回路。
3. 請求項２に記載の増幅回路において、
   前記第１および第２の差動増幅回路は、信号が入力される期間に電源が供給され、
   前記ホールド回路は、ホールドしている電圧を前記入力信号が入力される際にリセットする、
   ことを特徴とする増幅回路。
4. 請求項３に記載の増幅回路において、
   前記検出回路によって検出されたコモンモード電圧が所定の閾値を超えたか否かを判定する判定回路と、
   前記判定回路によってコモンモード電圧が所定の閾値を超えたと判定された場合には、前記制御回路から前記定電流回路に供給される制御信号を平滑化する平滑化回路と、を有する、
   ことを特徴とする増幅回路。
5. 請求項１乃至４のいずれかに記載の増幅回路において、
   前記第２の差動増幅回路は、前記第１の差動増幅回路を構成する増幅素子のそれぞれを１／Ｎ（Ｎ≧１）に素子値スケールリングして得られる構成素子を有していることを特徴とする増幅回路。
6. 請求項１乃至５のいずれかに記載の増幅回路において、
   前記第１および第２の差動増幅回路は、半導体基板上に互いに熱的環境が同じになるように隣接して形成されていることを特徴とする増幅回路。

Images