JP2008243876A - 発光素子駆動回路 - Google Patents

Abstract

【課題】ＡＰＣ性能を損なうことなく小型化及び低コスト化が可能な発光素子駆動回路を提供する。
【解決手段】発光素子駆動回路１００は、光を発光する半導体レーザ１１と、前記半導体レーザ１１に駆動電流を流すとともに、前記駆動電流を制御可能なレーザ駆動回路１２と、前記半導体レーザ１１にバイアス電流を流すとともに、前記バイアス電流が制御可能なバイアス回路１４と、前記レーザ駆動回路１２が出力する信号波形と略相似な波形の信号を出力するレプリカレーザ駆動回路１５と、前記半導体レーザ１１の入出力温度特性と略同じ入出力温度特性を有する前記半導体レーザ１１の等価回路であり、前記レプリカレーザ駆動回路１５から出力された信号が入力されるレーザ等価回路１６と、前記レーザ等価回路１６の出力信号レベルに基づいて、前記レーザ駆動回路１２の駆動電流及び前記バイアス回路１４のバイアス電流をそれぞれ制御するＡＰＣ回路１８とを備えている。
【選択図】図１

Description

本発明は、半導体レーザなどの発光素子を駆動する発光素子駆動回路に関し、特に比較的近距離の高速光データ伝送に適用される発光素子駆動回路に関する。

従来、ＬＡＮ（Local Area Network）やＳＡＮ（Storage Area Network）などのコンピュータネットワークにおいては、大容量な伝送データを高速に伝送するために光通信技術が用いられている。
一般に、光伝送に使用される半導体レーザでは、周囲温度の変化に伴ってスロープ効率が変動し平均パワー（平均電力）及び消光比が変動する。半導体レーザを光伝送に使用する場合には、周囲温度の変化にかかわらず平均パワー及び消光比が一定になるようにしないと、通信などに支障をきたす原因となる。このため、その不都合を解消するための従来回路として、周囲温度の変化にかわらず半導体レーザの光出力を一定に維持するＡＰＣ（Automatic Power Control）回路を備えたのものが知られている（例えば、特許文献１、及び、特許文献２参照）。

図７は、従来回路の構成を示すブロック図である。
従来回路は、半導体レーザ１、レーザ駆動回路２、前置増幅回路３、バイアス回路４、フォトダイオード等の受光素子５を含むモニタ回路６、ＡＰＣ回路７を備えている。このような構成からなる従来のレーザ駆動回路では、半導体レーザ１が発生する光を受光素子５が受けて光−電気変換を行い、この光−電気変換に応じた信号がモニタ回路６からＡＰＣ回路７に出力される。ＡＰＣ回路７は、モニタ回路６の出力を、温度に依存しない基準値と比較し、その比較結果に応じた信号を生成し、この生成信号によりバイアス回路４のバイアス電流（しきい値電流）を制御すると共にレーザ駆動回路２の駆動電流を制御する。このような動作により、半導体レーザ１の周囲温度が変化してその特性が変化しても、その変化に応じて半導体レーザ１の駆動電流およびバイアス電流が制御され、その光出力が一定に制御される。

また、上記のようなＡＰＣ回路を備えた従来回路をモジュール化した場合には、例えば図８に示すように、従来の光送信モジュール２００は、基板２０１と、この基板２０１に設けられた半導体レーザ２０２と、この半導体レーザ２０２を駆動する駆動回路と、半導体レーザ２０２の正面に配置され当該半導体レーザ２０２の光出力を光ファイバなどの導光体に入射する集光レンズ２０３とを備え、さらに、基板２０１上に半導体レーザ２０２と並設され、この半導体レーザ２０２の光出力をモニタするフォトダイオード２０４と、半導体レーザ２０２の出力光をフォトダイオード２０４に入力するハーフミラー２０５とを有して構成される。

ところで、近年、高速なブロードバンド通信の普及、放送やＤＶＤ等の映像コンテンツのデジタル化、ハイビジョン化が急速に進められている。これに伴い、ネットワーク通信機器や映像コンテンツを扱うデジタル家電においては、処理すべきデータ量が飛躍的に増加し、装置内におけるデータ伝送速度の益々の高速化が要求されている。そこで、装置内の回路基板間や回路基板上の素子（例えば、ＬＳＩ）間での通信技術に、上述した光通信技術を用いることが提案されている。
特開２００５−２２９４８８号公報 特開２００４−２７３７８２号公報

しかしながら、図８に示すような光送信モジュール２００においては、基板２０１上に実装する回路が多いため、各回路の実装精度が要求されコストアップの原因となっており、また、光送信モジュール２００の基板面積も比較的大きなものとなる。
このため、装置内の回路基板同士、或いは、回路基板上の素子同士の通信のために、上記のような光送信モジュール２００を回路基板に実装すると、回路基板が大型化、及び、コストの増大を招くといった問題がある。

本発明は、上述した事情に鑑みてなされたものであり、ＡＰＣ性能を損なうことなく、小型化及び低コスト化が可能な発光素子駆動回路を提供することを目的とする。

上記目的を達成するために、本発明は、光を発光する発光素子と、前記発光素子に駆動電流を流すとともに、前記駆動電流を制御可能な駆動回路と、前記発光素子にバイアス電流を流すとともに、前記バイアス電流が制御可能なバイアス回路と、前記駆動回路が出力する信号波形が入力されるレプリカ駆動回路と、前記レプリカ駆動回路から出力された信号が入力される発光素子等価回路と、前記発光素子等価回路の出力信号レベルに基づいて、前記駆動回路の駆動電流及び前記バイアス回路のバイアス電流をそれぞれ制御する制御回路とを備えていることを特徴とする発光素子駆動回路を提供する。

この構成によれば、駆動回路が出力する信号波形の入力によって発光素子等価回路から出力される出力信号レベルに基づいて、駆動回路の駆動電流及びバイアス回路のバイアス電流がそれぞれ制御される。
上記発光素子等価回路の入出力温度特性は、前記発光素子の入出力温度特性と略同じであり、発光素子等価回路の出力は、周囲温度変化に対する発光素子の出力変動と同等に変動する。
したがって、発光素子等価回路の出力を検出することで、発光素子の出力を検出したときと同等の検出値を得ることが可能となり、発光素子等価回路の出力に基づいてＡＰＣが実現される。このため、従来のように、発光素子の出力を検出するフォトダイオードやハーフミラー等の部品を備える必要が無い。これにより、ＡＰＣ性能を損なうことなく、モジュールを構成する際の実装部品などを低減することが可能となり、工数の低減化、コスト低下、小型化、及び、実装面積の低減化が可能になり、装置内の回路基板同士、或いは、回路基板上のチップ間のデータ伝送用に適した光モジュールが実現可能になる。

さらに、上記の構成によれば、レプリカ駆動回路の出力信号により発光素子等価回路を駆動する構成としているため、次のような効果を奏する。すなわち、駆動回路の出力信号を配線により発光素子等価回路に引き出す構成とすると、駆動回路から発光素子駆動回路への引き出し配線に容量が寄生し、駆動回路と発光素子との間にインピーダンス不整合が生じる。これにより発光素子に流れる駆動電流の波形が歪み発光素子の発光信号波形が崩れる恐れがある。また、発光素子等価回路に入力される信号波形にも、引き出し配線に寄生した容量によって歪みが生じ、この発光素子等価回路の出力が発光素子の出力と一致しなくなる。
これに対して、本発明では、レプリカ駆動回路の出力信号を発光素子等価回路に入力する構成としているため、発光素子の出力に一致した出力を発光素子等価回路から得ることが可能となり、また、発光素子の駆動電流の波形に影響を与えることもない。

また本発明は、上記発明において、前記発光素子の出力の経時変動に応じたレベルの経時変動補正信号を前記制御回路に出力する経時変動補正回路を備え、前記制御回路は、前記発光素子等価回路の出力信号レベル、及び、前記経時変動補正信号の信号レベルに基づいて、前記駆動回路の駆動電流及び前記バイアス回路のバイアス電流をそれぞれ制御することを特徴とする。

この構成によれば、経時劣化により発光素子の出力が低下しても、その低下分に応じたレベルの経時変動補正信号が制御回路に出力され、この経時変動補正信号のレベル及び発光素子等価回路の出力信号レベルに基づいて前記駆動回路の駆動電流及び前記バイアス回路のバイアス電流がそれぞれ制御される。
この結果、発光素子の経時劣化による出力低下が補正され、この発光素子の出力を一定に維持することができる。

また本発明は、上記発明において、前記駆動回路及び前記レプリカ駆動回路は、差動信号が入力される差動増幅器を有し、前記レプリカ駆動回路が有する前記差動増幅器の差動対を構成するトランジスタのゲートサイズは、前記駆動回路が有する差動増幅器の差動対を構成するトランジスタのゲートサイズよりも小さいことを特徴とする。
この構成によれば、レプリカ駆動回路の差動増幅器が、駆動回路の差動増幅器よりも少ない電力で駆動されるため、発光素子駆動回路の省電力化が可能となる。

また本発明は、上記発明において、前記発光素子等価回路は、入出力特性に温度依存性を有するトランジスタを含んで構成されていることを特徴とする。
この構成によれば、入出力特性に温度依存性を有する発光素子の等価回路を簡単に構成することができる。

また本発明は、上記発明において、前記発光素子は、データ伝送用の半導体レーザであることを特徴とする。
この構成によれば、ＡＰＣ性能を維持しつつ小型でコストを抑えたデータ伝送用のモジュールが実現可能になる。

以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明の発光素子駆動回路１００の実施形態の構成を示すブロック図であり、図２は、図１に示す発光素子駆動回路１００をＭＯＳトランジスタを用いて具体化した回路図である。これらの図に示すように、発光素子駆動回路１００は、半導体レーザ（レーザダイオード）１１と、レーザ駆動回路１２と、前置増幅回路１３と、バイアス回路１４と、レプリカレーザ駆動回路１５と、レーザ等価回路１６と、レベル検出回路１７と、ＡＰＣ回路１８と、経時変動補正回路１９と、カウンター回路２０とを備えている。

半導体レーザ１１は、光信号を発生する発光素子であって、例えば通信などに使用される発光素子である。この半導体レーザ１１は、図２に示すように、その一端側が正の電源に接続され、その他端側がバイアス回路１４に直接接続されるとともに、容量Ｃ１０を介してレーザ駆動回路１２の出力端子と接続されている。この容量Ｃ１０はレーザ駆動回路１２と半導体レーザ１１とを接続する配線に寄生した容量である。
レーザ駆動回路１２は、差動増幅器を有して構成され、前置増幅回路１３から入力される差動信号Ｓａ、（−）Ｓａに基づいて、変調された駆動電流（例えば、パルス電流）を半導体レーザ１１に流すとともに、その駆動電流の大きさが制御可能に構成されている。

具体的には、レーザ駆動回路１２は、図２に示すように、差動対からなるＮ型のＭＯＳトランジスタＭ１１、Ｍ１２と、可変電流源としてのＮ型のＭＯＳトランジスタＭ１３と、ＭＯＳトランジスタＭ１１，Ｍ１２の負荷となる負荷抵抗Ｒ１１、Ｒ１２とからなり、これらが差動増幅器を形成している。
ＭＯＳトランジスタＭ１１、Ｍ１２は、その各ゲートに前段の前置増幅回路１３からの非反転出力信号Ｓａおよび反転出力信号（−）Ｓａが入力される。ＭＯＳトランジスタＭ１１、Ｍ１２の各ソースは共通接続され、その共通接続部がＭＯＳトランジスタＭ１３を介して接地されている。また、ＭＯＳトランジスタＭ１１、Ｍ１２の各ドレインは、対応する負荷抵抗Ｒ１１、Ｒ１２を介して正の電源に接続されている。さらに、ＭＯＳトランジスタＭ１３のゲートは、ＡＰＣ回路１８の出力信号Ｖｊが供給されている。ＭＯＳトランジスタＭ１２のドレインの電位が半導体レーザ１１とバイアス回路１４との間に容量Ｃ１０を介して印加されており、これにより、半導体レーザ１１に駆動電流が流れる。

前置増幅回路１３は、レーザ駆動回路１２に供給すべき差動信号Ｓａ、Ｓｂを増幅するものであり、差動増幅回路を備えて構成されている。前置増幅回路１３には非反転入力信号として上位の回路から入力されるベースバンド信号Ｓ＿ｉｎが入力され、また、反転入力信号として該ベースバンド信号Ｓ＿ｉｎの反転信号（−）Ｓ＿ｉｎが入力される。すなわち、発光素子駆動回路１００には、ベースバンド信号Ｓ＿ｉｎが差動入力されノイズに対する耐性が高められている。

バイアス回路１４は、半導体レーザ１１に供給するバイアス電流Ｉａを生成するとともに、そのバイアス電流Ｉａが制御可能な回路である。このため、バイアス回路１４は、Ｎ型のＭＯＳトランジスタＭ１４から構成され、そのゲート電圧がＡＰＣ回路１８の出力信号Ｖｊによって制御されるようになっている。さらに詳述すると、ＭＯＳトランジスタＭ１４は、ゲートがＡＰＣ回路１８の出力端子に接続され、ドレインが半導体レーザ１１に接続され、ソースが接地されている。

レプリカレーザ駆動回路１５は、レーザ駆動回路１２の出力波形と相似な波形の出力信号Ｓｂをレーザ等価回路１６に出力する回路であり、レーザ駆動回路１２に並列に設けられており、その回路構成はレーザ駆動回路１２と略同一に構成されている。すなわち、レプリカレーザ駆動回路１５は、図２に示すように、差動対からなるＮ型のＭＯＳトランジスタＭ３１、Ｍ３２と、可変電流源としてのＮ型のＭＯＳトランジスタＭ３３と、ＭＯＳトランジスタＭ３１、Ｍ３２の負荷となる負荷抵抗Ｒ３１、Ｒ３２とからなり、これらが差動増幅器を形成している。

ＭＯＳトランジスタＭ３１、Ｍ３２は、その各ゲートに前段の前置増幅回路１３からの非反転出力信号Ｓａおよび反転出力信号（−）Ｓａが入力される。ＭＯＳトランジスタＭ３１、Ｍ３２の各ソースは共通接続され、その共通接続部がＭＯＳトランジスタＭ３３を介して接地されている。また、ＭＯＳトランジスタＭ３１、Ｍ３２の各ドレインは、対応する負荷抵抗Ｒ３１、Ｒ３２を介して正の電源に接続されている。さらに、ＭＯＳトランジスタＭ３３のゲートは、ＡＰＣ回路１８の出力信号Ｖｊが供給されている。そして、ＭＯＳトランジスタＭ３２のドレインの電位が出力信号Ｓｂとしてレーザ等価回路１６に印加される。

このレプリカレーザ駆動回路１５は、少なくともレーザ駆動回路１２と同一チップ上に形成されており、レプリカレーザ駆動回路１５のＭＯＳトランジスタＭ３１、Ｍ３２、Ｍ３３の特性は、レーザ駆動回路１２のＭＯＳトランジスタＭ１１、Ｍ１２、Ｍ１３の特性と同等とみなすことができる。
ここで、レプリカレーザ駆動回路１５のＭＯＳトランジスタＭ３１、３２、３３は、いずれも、レーザ駆動回路１２のＭＯＳトランジスタＭ１１、Ｍ１２、Ｍ１３に比して、ゲートサイズが１／１０に設定されており、ＭＯＳトランジスタＭ３１、３２、３３に流れるバイアス電流がレーザ駆動回路１２よりも小さくされている。これにより、レプリカレーザ駆動回路１５の消費電力はレーザ駆動回路１２よりも低くなり省電力化が図られる。

ただし、レーザ駆動回路１２の出力と略等価な出力をレプリカレーザ駆動回路１５から得るために、ＭＯＳトランジスタＭ３１、Ｍ３２の負荷抵抗Ｒ３１、Ｒ３２の抵抗値は、レーザ駆動回路１２のＭＯＳトランジスタＭ１１、Ｍ１２の負荷抵抗Ｒ１１、Ｒ１２の抵抗値に比して、約１０倍に設定されている。
なお、上述したＭＯＳトランジスタＭ３１、３２、３３のゲートサイズはあくまでも一例であり、レプリカレーザ駆動回路１５の後段に接続された回路が駆動可能な範囲で任意に設定可能である。

レーザ等価回路１６は、入出力温度特性が半導体レーザ１１と略同一となるように設計された等価回路である。さらに詳述すると、レーザ等価回路１６は、図３に示すように、入出力特性に温度依存性のあるＮ型のＭＯＳトランジスタＭ４０と、負荷抵抗Ｒ４０と、容量ｃ４０とを有して構成されている。
ＭＯＳトランジスタＭ４０のドレインは負荷抵抗Ｒ４０に接続され、この負荷抵抗Ｒ４０を介して、レプリカレーザ駆動回路１５の出力信号Ｓｂの入力端１６１に接続される。また、ＭＯＳトランジスタＭ４０のゲートはドレインに接続され、このドレインの電位に応じてＭＯＳトランジスタＭ４０がオンし、このゲート電位に応じた電流をソースに流す。このソースは、レーザ等価回路１６の出力端１６２に接続されている。
また、負荷抵抗Ｒ４０及びＭＯＳトランジスタＭ４０と並列に容量Ｃ４０が接続されている。この容量Ｃ４０は、レーザ駆動回路１２と半導体レーザ１１との間の容量Ｃ１０に対応するものである。

図４は半導体レーザ１１及びレーザ等価回路１６の入出力温度特性を示す図であり、図４（Ａ）は半導体レーザ１１の入出力温度特性を示し、図４（Ｂ）はレーザ等価回路１６の入出力温度特性を示す。
図４（Ａ）に示すように、半導体レーザ１１はバイアス電流Ｉａに比例して出力光の光出力パワーＰが大きくなり、また、周囲温度が高くなるほどスロープ効率が低下するため、一定のバイアス電流Ｉａに対し、周囲温度が高くなるほど光出力パワーＰが小さくなる、という特性を有する。

図４（Ｂ）に示すように、本実施形態のレーザ等価回路１６は、ＭＯＳトランジスタＭ４０の電流増幅作用により、入力端１６１に入力されるレプリカレーザ駆動回路１５の出力信号Ｓｂの電圧に比例して出力端１６２に流れる出力電流Ｉｂが増加する。
このレーザ等価回路１６においては、入力電圧に対する出力電流Ｉｂの増加率が、半導体レーザ１１のバイアス電流Ｉａに対する光出力パワーＰの増加率と略等しくなり、なおかつ、入出力の温度特性が半導体レーザ１１の温度特性と略等しくなるように、負荷抵抗Ｒ４０、ＭＯＳトランジスタＭ４０及び容量Ｃ４０の各定数が設定されており、これにより、図４（Ｂ）に示すように、半導体レーザ１１の入出力温度特性と等価な入出力温度特性が得られる。

レベル検出回路１７は、レーザ等価回路１６の出力端１６２に流れる出力電流Ｉｂのレベルを検出する回路であり、出力電流Ｉｂの大きさに応じた電圧のレベル検出信号Ｖｋを出力する例えば半波整流回路を有して構成されている。
ここで、レベル検出信号Ｖｋの電圧は、レーザ等価回路１６の出力電流Ｉｂの電流レベルを示すものであるから、半導体レーザ１１が出力する光出力パワーＰを示す信号、すなわち、半導体レーザ１１の光出力パワーＰを検出するためのフォトダイオードの出力と略等価となる。

ＡＰＣ回路１８は、レベル検出回路１７が出力するレベル検出信号Ｖｋに応じた信号Ｖｊをレーザ駆動回路１２、レプリカレーザ駆動回路１５及びバイアス回路１４に出力し、これらレーザ駆動回路１２及びバイアス回路１４の駆動電流を制御する回路であり、図２に示すように、基準電圧発生回路５０と、比較回路５１と、加算器５２とを有している。

基準電圧発生回路５０は、比較回路５１に供給するための基準電圧Ｖｒｅｆを発生する回路であり、温度変化にかかわらず所定の電圧を発生するようになっている。
比較回路５１は、レベル検出回路１７で検出されたレベル検出信号Ｖｋの電圧を基準電圧Ｖｒｅｆと比較し、その比較結果に応じた信号を生成して出力する回路である。
加算器５２は、比較回路５１が出力する信号と、経時変動補正回路１９が出力する信号とを加算して出力する回路であり、この加算器５２の出力信号Ｖｊがレーザ駆動回路１２及びバイアス回路１４のＭＯＳトランジスタＭ１４に供給されるようになっている。

経時変動補正回路１９は、半導体レーザ１１の経時劣化による光出力の低下を補正するための経時変動補正信号ＶｍをＡＰＣ回路１８に出力する回路であり、カウンター回路２０は、半導体レーザ１１の駆動時間Ｔをカウントし、所定の時間間隔ΔＴごとにカウント値を経時変動補正回路１９に出力する回路である。

より具体的には、半導体レーザ１１は、図５に示すように、駆動時間Ｔが長くなるほど光出力パワーＰが初期値Ｐｏよりも低下する。
そこで、経時変動補正回路１９は、カウンター回路２０から入力されるカウント値に基づいて現在の駆動時間Ｔを特定し、その駆動時間Ｔにおける光出力パワーと初期値Ｐｏとの差分ΔＰに応じた電圧の経時変動補正信号ＶｍをＡＰＣ回路１８に出力する。
ＡＰＣ回路１８の加算器５２は、レベル検出信号Ｖｋ及び経時変動補正信号Ｖｍの電圧レベルを加算して信号を生成し、出力信号Ｖｊとしてバイアス回路１４、レーザ駆動回路１２及びレプリカレーザ駆動回路１５のそれぞれに出力する。

次に、このような構成からなる実施形態の動作について説明する。
いま、半導体レーザ１１が発光しているものとすると、半導体レーザ１１の光出力パワーＰに相当するレベルの出力電流Ｉｂがレーザ等価回路１６に流れる。レベル検出回路１７は、レーザ等価回路１６の出力電流Ｉｂのレベルを監視し、その電流レベルに応じた電圧のレベル検出信号ＶｋをＡＰＣ回路１８の比較回路５１に入力する。比較回路５１は、レベル検出信号Ｖｋの電圧を基準電圧Ｖｒｅｆと比較し、その比較結果に応じた電圧の信号を生成する。

また、半導体レーザ１１の駆動に伴ってカウンター回路２０が駆動時間Ｔをカウントし、所定の時間間隔ΔＴごとにカウンター値を経時変動補正回路１９に出力する。経時変動補正回路１９は、現在のカウンター値（すなわち、駆動時間Ｔ）に基づいて駆動時間Ｔを特定し、その駆動時間Ｔに対応した経時変動補正信号ＶｍをＡＰＣ回路１８に出力する。
ＡＰＣ回路１８の加算器５２は、レベル検出信号Ｖｋ及び経時変動補正信号Ｖｍの電圧レベルを加算して信号を生成し、出力信号Ｖｊとしてバイアス回路１４のＭＯＳトランジスタＭ１４、レーザ駆動回路１２のＭＯＳトランジスタＭ１３及びレプリカレーザ駆動回路のＭＯＳトランジスタＭ３３のそれぞれに出力する。

この結果、ＡＰＣ回路１８の出力信号Ｖｊの大小に応じて、レーザ駆動回路１２の駆動電流、レプリカレーザ駆動回路１５の駆動電流およびバイアス回路１４のバイアス電流Ｉａがそれぞれ変化するので、半導体レーザ１１からの光出力パワーＰは、その周囲温度が変化しても一定に制御される。
さらに、経時劣化により半導体レーザ１１の光出力パワーＰが低下しても、その低下分を示す差分ΔＰに応じた経時変動補正信号ＶｍがＡＰＣ回路１８の出力信号Ｖｊに加算されるため、半導体レーザ１１の光出力パワーＰの経時変動が抑制される。

以上説明したように、本実施形態によれば、レーザ駆動回路１２の出力波形と略相似な波形の信号を出力するレプリカレーザ駆動回路１５、及び、半導体レーザ１１の入出力温度特性と略同じ入出力温度特性を有する半導体レーザの等価回路であり、レプリカレーザ駆動回路１５から出力された信号が入力されるレーザ等価回路１６を備えているため、レーザ等価回路１６の出力により、半導体レーザ１１の出力を検出したときと同等の検出値を得ることが可能となり、従来のように、発光素子の出力を検出するフォトダイオードやハーフミラー等の部品を備える必要が無く、ＡＰＣが実現可能となる。

これにより、ＡＰＣ性能を損なうことなく、モジュールを構成する際の実装部品などを低減することが可能となり、工数の低減化、コスト低下、小型化、及び、実装面積の低減化が可能となり、装置内の回路基板同士、或いは、回路基板上のチップ間のデータ伝送用に適した光モジュールが実現可能になる。この結果、安定かつ安価な光モジュールを、回路基板間の接続部、集積回路（ＩＣ）間の接続部または携帯電話のヒンジ部のシリアル伝送部に使用するといったことが実現可能となり、光通信の用途がさらに広がる。

また、本実施形態によれば、レーザ駆動回路１２の出力ではなく、レプリカレーザ駆動回路１５の出力信号Ｓｂをレーザ等価回路１６に入力する構成としているため、次のような効果を奏する。
すなわち、図６に示すように、レーザ駆動回路１２の出力信号をレーザ等価回路１６に入力する構成の発光素子駆動回路３００においては、レーザ駆動回路１２のＭＯＳトランジスタＭ１２のドレイン側から配線が引き出されてレーザ等価回路１６に入力される。しかしながら、レーザ駆動回路１２から配線を引き出してレーザ等価回路１６に信号を入力すると、引き出した配線に容量Ｃ３０が寄生する。この結果、この容量Ｃ３０によって、レーザ駆動回路１２と半導体レーザ１１との間にインピーダンス不整合が生じ、半導体レーザ１１に流れる駆動電流の波形が歪み、半導体レーザ１１の発光信号波形に崩れが生じる可能性がある。また容量Ｃ３０によって、レーザ駆動回路１２の出力信号波形に歪みが生じ、レーザ等価回路１６の出力が半導体レーザ１１の出力と一致しなくなる。

これに対して、本実施形態では、レプリカレーザ駆動回路１５の出力信号Ｓｂをレーザ等価回路１６に入力する構成としているため、半導体レーザ１１の出力に一致した出力をレーザ等価回路１６から得ることが可能となり、また、半導体レーザ１１の駆動電流の波形に影響を与えることもない。

また本実施形態によれば、半導体レーザ１１の光出力パワーＰの経時変動に応じたレベルの経時変動補正信号ＶｍをＡＰＣ回路１８に出力する経時変動補正回路１９を備え、ＡＰＣ回路１８が、レーザ等価回路１６の出力信号レベルと、経時変動補正信号Ｖｍの信号レベルとを加算したレベルの出力信号Ｖｊをレーザ駆動回路１２及びバイアス回路１４に出力する構成とした。
この構成により、経時劣化により半導体レーザ１１の光出力パワーＰが低下しても、その低下分に応じたレベルの経時変動補正信号Ｖｍにより、経時劣化による光出力低下が補正され、半導体レーザ１１の光出力パワーを一定に維持することができる。

また、本実施形態によれば、レプリカレーザ駆動回路１５において差動対を構成するＭＯＳトランジスタＭ３１、Ｍ３２のゲートサイズを、レーザ駆動回路１２において差動対を構成するＭＯＳトランジスタＭ１１、Ｍ１２のゲートサイズよりも小さくしたため、レプリカレーザ駆動回路１５が、レーザ駆動回路１２よりも少ない電力で動作するため、発光素子駆動回路１００の省電力化が図られる。

また、本実施形態によれば、レーザ等価回路１６は、入出力特性に温度依存性を有する例えばＮ型のＭＯＳトランジスタＭ４０を含んで構成したため、入出力特性に温度依存性を有する半導体レーザ１１の等価回路を簡単に構成することができる。
なお、上述した実施の形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能であることは勿論である。

本発明の実施形態に係る発光素子駆動回路のブロック図である。 同発光素子駆動回路の具体的な構成例を示す回路図である。 レーザ等価回路の具体的な構成例を示す回路図である。 半導体レーザ及びレーザ等価回路の入出力の温度特性を示す図であり、（Ａ）は半導体レーザの入出力の温度特性を示し、（Ｂ）はレーザ等価回路の入出力の温度特性を示す。 半導体レーザの経時劣化による光出力パワーの変動の一例を示す図である。 本発明の実施形態に対する参考回路の一例を示す回路図である。 従来回路の構成を示す図である。 従来回路をモジュール化した構成を示す図である。

符号の説明

１１…半導体レーザ（発光素子）、１２…レーザ駆動回路、１４…バイアス回路、１５…レプリカレーザ駆動回路、１６…レーザ等価回路、１７…レベル検出回路、１８…ＡＰＣ回路（制御回路）、１９…経時変動補正回路、２０…カウンター回路、１００…発光素子駆動回路、Ｉａ…バイアス電流、Ｉｂ…出力電流、Ｐ…光出力パワー、Ｔ…駆動時間、Ｖｋ…レベル検出信号、Ｖｍ…経時変動補正信号。

Claims (5)

1. 光を発光する発光素子と、
   前記発光素子に駆動電流を流すとともに、前記駆動電流を制御可能な駆動回路と、
   前記発光素子にバイアス電流を流すとともに、前記バイアス電流が制御可能なバイアス回路と、
   前記駆動回路が出力する信号波形が入力されるレプリカ駆動回路と、
   前記レプリカ駆動回路から出力された信号が入力される発光素子等価回路と、
   前記発光素子等価回路の出力信号レベルに基づいて、前記駆動回路の駆動電流及び前記バイアス回路のバイアス電流をそれぞれ制御する制御回路と
   を備えていることを特徴とする発光素子駆動回路。
2. 請求項１に記載の発光素子駆動回路において、
   前記発光素子の出力の経時変動に応じたレベルの経時変動補正信号を前記制御回路に出力する経時変動補正回路を備え、
   前記制御回路は、前記発光素子等価回路の出力信号レベル、及び、前記経時変動補正信号の信号レベルに基づいて、前記駆動回路の駆動電流及び前記バイアス回路のバイアス電流をそれぞれ制御する
   ことを特徴とする発光素子駆動回路。
3. 請求項１又は２に記載の発光素子駆動回路において、
   前記駆動回路及び前記レプリカ駆動回路は、差動信号が入力される差動増幅器を有し、
   前記レプリカ駆動回路が有する前記差動増幅器の差動対を構成するトランジスタのゲートサイズは、前記駆動回路が有する差動増幅器の差動対を構成するトランジスタのゲートサイズよりも小さいことを特徴とする発光素子駆動回路。
4. 請求項１乃至３のいずれかに記載の発光素子駆動回路において、
   前記発光素子等価回路は、入出力特性に温度依存性を有するトランジスタを含んで構成されていることを特徴とする発光素子駆動回路。
5. 請求項１乃至４のいずれかに記載の発光素子駆動回路において、
   前記発光素子は、データ伝送用の半導体レーザであることを特徴とする発光素子駆動回路。

Images