KR19980071656A - 귀환증폭기 및 이를 이용한 광수신기 - Google Patents

귀환증폭기 및 이를 이용한 광수신기 Download PDF

Info

Publication number
KR19980071656A
KR19980071656A KR1019980005789A KR19980005789A KR19980071656A KR 19980071656 A KR19980071656 A KR 19980071656A KR 1019980005789 A KR1019980005789 A KR 1019980005789A KR 19980005789 A KR19980005789 A KR 19980005789A KR 19980071656 A KR19980071656 A KR 19980071656A
Authority
KR
South Korea
Prior art keywords
transistor
source
input
gate
feedback
Prior art date
Application number
KR1019980005789A
Other languages
English (en)
Inventor
데쓰오 가따야나기
노부오 고바야시
Original Assignee
사와무라 시꼬
오끼덴끼고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시꼬, 오끼덴끼고오교 가부시끼가이샤 filed Critical 사와무라 시꼬
Publication of KR19980071656A publication Critical patent/KR19980071656A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

귀환증폭기 (20) 는 입력전류 (in) 로부터 입력전압이 검출되는 입력단자 (IN); 입력전압을 증폭하여 출력신호 (S20) 를 생성하는 증폭기회로 (21); 출력신호 (S20) 가 출력되는 제 1 출력단자 (OUT); 및 귀환회로 (23) 를 구비한다. 이 귀환회로 (23) 는 상기 입력단자 (IN) 및 상기 제 1 출력단자 (OUT) 사이에 접속된 귀환저항 (23a); 및 상기 귀환저항 (23a) 에 병렬로 접속된 다이오드 (23b) 를 구비한다. 상기 출력신호 (S20) 는 상기 입력전류 (in) 및 상기 귀환회로 (23) 의 임피던스의 곱에 응답하여 귀환제어된다.

Description

귀환증폭기 및 이를 이용한 광수신기
본발명은 귀환증폭기 및 이를 이용한 광수신기에 관한 것으로, 특히 고속 광통신 시스템용 광수신기에서 전치증폭기로서 이용되는 귀환증폭기에 관한 것이다.
종래의 귀환증폭기는 일본특개소 S57-194613 에 기재되어 있다. 이 귀환증폭기는 출력전압을 제공하기 위하여 입력신호를 증폭하는 증폭기회로를 구비한다. 이 귀환증폭기에는 또한 출력전압신호의 레벨을 제어하기 위하여 귀환회로가 제공된다. 상기 귀환회로는 입력단자 및 출력단자 사이에 접속된 귀환저항 및 상기 귀환저항에 병렬로 접속된 트랜지스터를 구비한다. 이 트랜지스터는 그 베이스에 제어신호가 인가된다. 이 제어신호에 응답하여, 귀환회로를 통하여 흐르는 귀환전류가 제어되어, 출력전압이 제어된다.
종래의 귀환증폭기에 있어서, 귀환제어의 다이내믹 레인지 (dynamic range) 를 넓히기 위하여는, 출력전압을 포화 (saturate) 시키지 않도록 상기 제어신호가 입력전류에 기초하여 결정된다. 상기 제어신호는 외부회로로부터 공급되어야 한다.
따라서, 본발명의 목적은 외부회로를 이용하지 않고도 다이내믹 레인지 (dynamic range) 가 쉽게 제어되는 귀환증폭기를 제공하는 것이다.
본발명의 다른 목적은 외부회로를 이용하지 않고도 다이내믹 레인지가 쉽게 제어되는 전치증폭기를 이용하는 광수신기를 제공하는 것이다.
본발명의 또다른 목적, 효과 및 신규한 특징이 이하에서 기재되는데, 부분적으로는 이하의 내용을 실험하는 이 분야의 통상의 지식을 가진 자에게는 분명할 것이며 본발명의 실시에 의해 알 수도 있다. 본발명의 목적 및 효과는 첨부한 청구범위에서 특별히 지시되는 결합 및 장치에 의해 이해되고 달성될 수 있다.
본발명의 제 1 실시예에 따르면, 귀환증폭기 (20) 는 입력전압이 입력전류 (in) 로부터 검출되는 입력단자 (IN) ; 출력신호 (S20) 를 생성하기 위하여 입력전압을 증폭하는 증폭기회로 (21); 출력신호 (S20) 가 출력되는 제 1 출력단자 (OUT); 및 귀환회로 (23) 를 구비한다. 상기 귀환회로 (23) 는 상기 입력단자 (IN) 및 상기 제 1 출력단자 (OUT) 사이에 접속된 귀환저항 (23a); 및 상기 귀환저항 (23a) 에 병렬로 접속된 다이오드 (23b) 를 구비한다. 상기 출력신호 (S20) 는 상기 입력전류 (in) 및 상기 귀환회로 (23) 의 임피던스의 곱에 응답하여 귀환제어된다.
상기 귀환증폭기 (20) 는 상기 증폭기회로 (21) 및 상기 제 1 출력단자 (OUT) 사이에 접속된 출력회로 (22) 를 더 구비할 수도 있다. 이 경우에, 상기 증폭기회로 (21) 는 게이트에 입력단자 (IN) 가 접속되고 소오스가 접지된 제 1 트랜지스터 (21a); 및 게이트 및 소오스가 상기 제 1 트랜지스터 (21a) 의 드레인에 접속되고 드레인이 전원 (Vdd) 에 접속된 제 2 트랜지스터를 구비할 수도 있다. 상기 출력회로 (22) 는 게이트가 상기 제 2 트랜지스터 (21b) 의 게이트 및 소오스에 접속되고 드레인이 전원 (Vdd) 에 접속된 제 3 트랜지스터 (22a); 및 게이트 및 소오스가 접지되고 드레인이 상기 제 1 출력단자 (OUT) 에 접속된 제 4 트랜지스터 (22d) 를 구비할 수도 있다.
본발명의 제 1 실시예의 귀환증폭기 (20) 에서, 입력전류 (in) 가 작다면, 저레벨의 전압이 다이오드 (23b) 에 인가되어 다이오드 (23b) 의 임피던스가 귀환저항 (23a) 에 비하여 매우 크게되고, 따라서 다이오드 (23b) 가 개방 상태에 있는 것으로 간주된다. 그 결과, 출력전압 (S20) 은 귀환저항 (23a) 의 저항값 및 입력전류 (in) 의 곱과 거의 동일해진다. 반면에, 입력전류 (in) 가 증가된다면, 다이오드 (23b) 에 인가된 전압 또한 증가되어 다이오드 (23b) 를 통하여 흐르는 전류가 증가되고, 다이오드 (23b) 의 임피던스가 감소된다. 그 결과, 귀환회로 (23) 의 임피던스는 입력전류 (in) 의 증가에 응답하여 감소되고, 그러므로 출력전압 (S20) 은 입력전류 (in) 및 다이오드 (23b) 의 임피던스의 곱과 거의 동일해진다.
결과적으로, 다이오드 (23b) 가 귀환저항 (23a) 과 병렬로 접속되어 있기 때문에, 증폭기 (20) 의 외부에 이득제어회로를 제공할 필요는 없다. 그 결과, 귀환회로 (23) 의 임피던스는 입력전류 (in) 가 증가되는 경우 감소될 수 있으므로, 귀환증폭기 (20) 는 넓은 다이내믹 레인지에서 동작한다.
본발명의 제 2 실시예에 따르면, 귀환증폭기 (20A) 는, 본발명의 제 1 실시예의 귀환증폭기 (20) 이외에도, 제 2 출력단자 (N); 및 상기 제 2 출력단자 (N) 에 공급되는 쉬프트 (shift) 된 출력신호를 생성하기 위하여 출력신호 (S20A) 의 레벨을 쉬프트하는 출력레벨 쉬프터 (shifter) (22A) 를 구비한다. 다이오드 (23b) 는 입력단자 (IN) 및 제 2 출력단자 (N) 사이에 접속되고 순방향으로 바이어스된다.
본발명의 제 2 실시예의 귀환증폭기 (20A) 에서, 상기 증폭기회로 (21) 는 게이트가 상기 입력단자 (IN) 에 접속되고 소오스가 접지된 제 1 트랜지스터 (21a); 및 게이트 및 소오스가 상기 제 1 트랜지스터 (21a) 의 드레인에 접속되고 드레인이 전원 (Vdd) 에 접속된 제 2 트랜지스터 (21b) 를 구비할 수도 있다. 상기 출력레벨 쉬프터 (22A) 는 게이트가 상기 제 2 트랜지스터 (21b) 의 게이트 및 소오스에 접속되고 드레인이 전원 (Vdd) 에 접속되며 소오스가 상기 제 1 출력단자 (OUT) 에 접속된 제 3 트랜지스터 (22a); 일단이 상기 제 3 트랜지스터 (22a) 의 소오스 및 상기 제 1 출력단자 (OUT) 에 접속되고 다른 일단이 상기 제 2 출력단자 (N) 에 접속된 저항 (22e); 및 게이트 및 소오스가 접지되고 드레인이 상기 제 2 출력단자 (N) 에 접속된 제 4 트랜지스터 (22d) 를 구비할 수도 있다. 본발명의 제 2 실시예의 귀환증폭기에 따르면, 입력전류가 입력되지 않아도 다이오드 (23b) 는 순방향으로 바이어스된다. 그 결과, 입력전류 (in) 가 증가되면, 출력전압 (S20A) 의 이득은 본발명의 제 1 실시예의 진폭보다 낮은 진폭으로부터 감소되기 시작한다. 결과적으로, 상기 귀환회로 (20A) 는 본발명의 제 1 실시예에 비하여 넓은 다이내믹 레인지에서 동작할 수 있다.
본발명의 제 3 실시예에 따르면, 귀환증폭기 (20B) 는, 본발명의 제 2 실시예의 귀환증폭기 (20A) 이외에도, 입력전압을 소정의 레벨로 쉬프트하기 위하여 상기 입력단자 (IN) 및 상기 증폭기회로 (21A) 사이에 접속된 입력레벨 쉬프터 (24) 를 구비한다. 상기 증폭기회로 (21A) 는 쉬프트된 입력전압을 증폭한다.
본발명의 제 3 실시예의 귀환증폭기 (20B) 에서, 상기 입력레벨 쉬프터 (24) 는 게이트가 상기 입력단자 (IN) 에 접속되고 드레인이 전원 (Vdd) 에 접속되며 소오스가 상기 제 1 트랜지스터 (21a) 의 게이트에 접속된 제 5 트랜지스터 (24a); 및 게이트 및 소오스가 접지되고 드레인이 상기 제 5 트랜지스터 (24a) 의 소오스에 접속된 제 6 트랜지스터 (24e) 를 구비할 수도 있다.
본발명의 제 3 실시예의 귀환증폭기 (20B) 에 따르면, 입력단자 (IN) 에서의 전압은 입력레벨 쉬프터 (24) 에 의해 쉬프트되고 증폭기회로 (21A) 에 공급된다. 그 결과, 상기 귀환증폭기 (20B) 에서 각 신호의 전압 (전위) 은 접지레벨에 비하여 낮아지게 되어, 상기 귀환증폭기 (20B) 는 보다 낮은 전압의 전원으로 동작할 수 있다.
본발명의 또다른 실시예에 따르면, 광수신기는 입력전류 (in) 를 생성하기 위하여 입력광신호를 검출하는 포토다이오드 (PD); 및 본발명의 제 1 내지 제 3 실시예에 따른 귀환 타입의 전치증폭기 (20, 20A, 20B) 를 구비한다.
도 1 은 종래의 귀환증폭기를 도시하는 회로 다이어그램.
도 2 는 본발명의 제 1 실시예에 따른 귀환증폭기를 도시하는 회로다이어그램.
도 3 은 도 2 에 도시된 다이오드 (23b) 의 임피던스를 도시하는 그래프.
도 4 는 본발명의 제 2 실시예에 따른 귀환증폭기를 도시하는 회로다이어그램.
도 5 는 본발명의 제 3 실시예에 따른 귀환증폭기를 도시하는 회로다이어그램.
* 도면의 주요부분에 대한 부호의 설명 *
20 : 귀환증폭기 21 : 증폭기회로
22 : 출력회로 23 : 귀환회로
본발명을 보다 잘 이해하기 위하여, 배경기술을 먼저 기재한다. 도 1 은 일본특개소 S57-194613 에 기재된 종래의 귀환증폭기 (10) 를 도시한다. 이 귀환증폭기 (10) 는 입력단자 (IN) 및 출력단자 (OUT) 사이에 접속되어 있다. 상기 귀환증폭기 (10) 가 상기한 두 단자를 구비한다고 말해질 수도 있다. 상기 입력단자 (IN) 는 전원 (Vdd) 에 접속된 포토다이오드 (광수신장치) (PD) 에 접속된다. 상기 포토다이오드 (PD) 의 음극 (cathode) 전류에 대응하는 입력전류 (in) 가 상기 입력단자 (IN) 에 공급된다.
상기 입력단자 (IN) 는 NPN 타입 트랜지스터 (11) 의 베이스에 접속된다. 상기 트랜지스터 (11) 의 콜렉터는 저항 (12) 을 통하여 전원 (Vdd) 및 NPN 트랜지스터 (13) 의 베이스에 접속된다. 상기 트랜지스터 (13) 의 콜렉터는 전원 (Vdd) 에 접속된다. 상기 트랜지스터 (13) 의 에미터는 저항을 통하여 출력단자 (OUT) 및 접지에 접속된다. 상기 트랜지스터 (11) 의 에미터는 접지된다.
상기 출력단자 (OUT) 는 귀환회로 (15) 에 있는 저항 (15a) 을 통하여 트랜지스터 (11) 의 베이스에 접속된다. 귀환회로 (15) 에 있는 트랜지스터 (15b) 의 에미터는 출력단자 (OUT) 에 접속되는 한편, 상기 트랜지스터 (15b) 의 콜렉터는 트랜지스터 (11) 의 베이스에 접속된다. 상기 트랜지스터 (15b) 의 베이스에는 귀환전류를 제어하기 위하여 외부회로 (도시되지 않음) 로부터 제어신호 (Vc) 가 인가된다.
귀환증폭기가 광수신기의 전치증폭기로서 이용되는 경우, 도 1 에 도시된 바와 같이, 트랜스임피던스 (transimpedance) 증폭기가 이용된다. 이러한 트랜스임피던스증폭기에서, 트랜지스터 (13) 를 갖는 콜렉터가 접지된 회로는 트랜지스터 (11) 를 갖는 에미터가 접지된 회로에 접속되고, 상기 콜렉터가 접지된 회로의 출력신호 (S10) 는 귀환회로 (15) 를 통하여 상기 에미터가 접지된 회로의 입력측 (트랜지스터 (11) 의 베이스) 로 귀환한다.
귀환증폭기 (10) 에서, 입력전류 (in) 에 대한 출력전압 (S10) 의 비 (ratio) 가 귀환증폭기 (10) 의 효율을 나타내는 파라미터 (이하 트랜스임피던스) 가 되도록 포토다이오드 (PD) 의 음극전류는 전압신호로 변환된다. 이러한 트랜스임피던스는 귀환회로 (15) 의 저항과 거의 동일하다. 따라서, 트랜스임피던스는 트랜지스터 (15b) 의 콜렉터 및 에미터 사이의 임피던스에 기초하여 제어되며, 제어신호 (Vc) 에 응답하여 변한다.
다음으로, 도 1 에 도시된 귀환증폭기 (10) 의 동작이 기재된다. 저전압의 제어신호 (Vc) 가 트랜지스터 (15b) 의 베이스에 인가되는 경우, 트랜지스터 (15b) 는 트랜지스터 (15b) 의 콜렉터 및 에미터 사이의 임피던스가 충분히 높아지도록 오프 (off) 상태에 있게된다. 그러므로, 트랜지스터 (15b) 는 개방된 것과 등가이고, 트랜스임피던스는 저항 (15a) 의 저항값과 거의 동일하게 되는 것으로 간주된다.
그 후, 제어신호 (Vc) 가 상승하면, 트랜지스터 (15b) 는 턴온 (turn on) 되고, 따라서 트랜지스터 (15b) 의 콜렉터 및 에미터 사이의 임피던스가 감소된다. 그 결과, 귀환저항은 등가로 감소되고, 트랜스임피던스가 감소된다. 따라서, 귀환증폭기 (10) 의 이득은 제어신호 (Vc) 에 응답하여 제어된다. 귀환증폭기 (10) 에서, 제어신호 (Vc) 가 입력전류 (in) 에 응답하여 변화되는 경우, 출력전압 (S10) 의 이득은 포화되지 않도록 제어되고, 따라서 다이나믹 레인지가 넓어진다.
도 1 에 도시된 종래의 귀환증폭기 (10) 에서, 귀환제어의 다이나믹 레인지를 넓히기 위하여, 제어신호 (Vc) 는 출력전압 (S10) 을 포화시키지 않도록 입력전류 (in) 에 응답하여 결정될 것이 요구된다. 제어신호 (Vc) 는 외부회로로부터 공급되어야 한다.
제 1 실시예
도 2 는 본발명의 제 1 실시예에 따른 귀환증폭기 (20) 를 도시한다. 이 귀환증폭기 (20) 에는 포토다이오드 (PD) 의 음극 전류가 입력전류 (in) 로서 공급되는 입력단자 (IN) 가 제공된다. 이 입력단자 (IN) 는 전원 (Vdd) 에 접속된다. 귀환증폭기 (20) 는 증폭기회로 (21), 출력회로 (22) 및 귀환회로 (23) 를 구비한다. 증폭기회로 (21) 는 제 1 및 제 2 FET (Field Effect Transistor) 와 다이오드 (21c, 21d) 를 구비한다. 출력회로 (22) 는 제 3 및 제 4 FET (22a, 22d) 와 다이오드 (22b, 22c) 를 구비한다. 귀환회로 (23) 는 상기 입력단자 (IN) 및 출력단자 (OUT) 사이에 접속된 귀환저항 (23a) 과 상기 귀환저항 (23a) 에 병렬로 접속된 다이오드 (23b) 를 구비한다.
증폭기회로 (21) 에서, 상기 제 1 FET (21a) 는 그 게이트가 입력단자 (IN) 에 접속된다. 상기 제 1 FET (21a) 의 드레인은 상기 제 2 FET (21b) 의 소오스 및 게이트에 접속된다. 상기 제 2 FET (21b) 의 드레인은 전원 (Vdd) 에 접속된다. 상기 제 1 FET (21a) 의 소오스는 순방향으로 직렬로 접속된 다이오드 (21c, 21d) 를 통하여 접지된다. 상기 증폭기회로 (21) 는 입력단자에서의 전압을 증폭하도록 설계된다. 상기 제 1 FET (21a) 의 드레인은 상기 출력회로 (22) 의 제 3 FET (22a) 의 게이트에 접속된다.
출력회로 (22) 에서, 상기 제 3 FET (22a) 의 드레인은 전원 (Vdd) 에 접속된다. 상기 제 3 FET (22a) 의 소오스는 순방향으로 직렬로 접속된 다이오드 (22b, 22c) 를 통하여 출력단자 (OUT) 에 접속된다. 상기 제 3 FET (22a) 는 또한 그 소오스가 상기 제 4 FET (22d) 의 드레인에 접속된다. 상기 제 4 FET (22d) 의 소오스 및 게이트는 접지된다. 상기 제 4 FET (22d) 의 드레인-소오스 전압이 상기 직렬로 접속된 다이오드 (21c, 21d) 의 전압강하에 기초하여 결정되도록, 상기 제 4 FET (22d) 의 드레인 및 상기 제 1 FET (21a) 의 소오스는 거의 동일한 전압을 갖는다. 상기 제 1 FET (21a) 의 드레인-소오스 전압은 상기 직렬로 접속된 다이오드 (22b, 22c) 의 전압강하에 기초하여 결정된다. 출력회로 (22) 에서, 상기 증폭기회로 (21) 의 출력전압은 출력단자 (OUT) 로부터의 출력신호 (S20) 로서 출력된다.
상기 출력단자 (OUT) 는 상기 귀환회로 (23) 의 귀환저항 (23a) 을 통하여 상기 제 1 FET (21a) 의 게이트에 접속된다. 상기 귀환저항 (23a) 은 상기 입력단자 (IN) 로 공급되는 귀환전류를 결정하는 기능을 한다. 상기 귀환회로 (23) 의 다이오드 (23b) 의 음극 (cathode) 은 출력단자 (OUT) 에 접속되고, 상기 다이오드 (23b) 의 양극 (anode) 은 상기 제 1 FET (21a) 의 게이트에 접속된다. 상기 다이오드 (23b) 는, 그 임피던스가 입력전류 (in) 에 응답하여 변하기 때문에, 상기 다이오드 (23b) 는 상기 입력단자 (IN) 에 공급되는 귀환전류를 제어하는 기능을 한다. 출력단자 (OUT) 는 증폭기 (도시되지 않음) 에 접속된다.
도 3 은 상기 다이오드 (23b) 의 임피던스의 변화를 도시하는 그래프인데, 여기에서 수평라인 및 수직라인은 전류 (I) 및 임피던스 (Z) 를 각각 도시한다. 상기 다이오드 (23b) 의 임피던스 특성은 다음 방정식 (1) 에 의해 나타내어진다.
Z = V/I = (nkT/qI) In(I/I0) ................................ (1)
I : 다이오드를 통하여 흐르는 전류
V : 다이오드에 인가된 전압
q : 전하 (1.6 × 10-19(c))
k : 볼쯔만상수
T : 절대온도
n : 소자에 대한 특성치
I0: 포화전류밀도
다음으로, 상기 귀환증폭기 (20) 의 동작이 기재된다. 상기 포토다이오드 (PD) 의 음극 전류 (입력전류 (in)) 가 인가된 광에 응답하여 흐르기 시작하면, 상기 제 1 FET (21a) 의 게이트전압은 상승하고 그 드레인전류는 감소한다. 이러한 동작에 응답하여, 상기 제 2 FET (21b) 를 통하여 흐르는 전류는 증가하고 상기 제 2 FET (21b) 의 소오스전압은 내려간다. 그 결과, 상기 제 3 FET (22a) 의 게이트전압은 감소한다. 상기 제 3 FET (22a) 의 게이트전압이 감소하면, 상기 제 3 FET (22a) 의 소오스전압 및 상기 다이오드 (22b, 22c) 의 음극 전압이 감소하고, 따라서 출력단자 (OUT) 에서의 출력전압 (S20) 이 감소한다.
한편, 입력전류 (in) 가 감소하면, 상기한 동작과 반대의 동작이 수행되고, 그러므로 출력전압 (S20) 이 상승한다. 따라서, 상기 귀환증폭기 (20) 는 출력전압 (S20) 의 레벨이 상기 제 1 FET (21a) 의 게이트전압과는 반대로 변화한다는 점에서 반전증폭기로서의 기능을 한다.
작은 양의 입력전류 (in) 가 공급되면, 다이오드 (23b) 가 귀환저항 (23a) 에 비하여 충분히 큰 임피던스 (Z) 를 갖도록, 저전압이 다이오드 (23b) 에 인가된다. 다이오드 (23b) 는 오픈 상태로 간주되어 무시될 수 있다. 그 결과, 출력전압 (S20) 은 귀환저항 (23a) 및 입력전류 (in) 의 곱에 해당하게 된다.
한편, 입력전류 (in) 가 증가하면, 다이오드 (23b) 에는 고전압이 인가되고, 다이오드 (23b) 를 통하여 흐르는 전류는 증가하며, 따라서 다이오드 (23b) 의 임피던스는 도 3 에 도시된 바와 같이 감소한다. 그 결과, 귀환회로 (23) 의 임피던스는, 출력전압 (S20) 이 다이오드 (23b) 의 임피던스 및 입력전류 (in) 의 곱에 해당하도록, 입력전류 (in) 의 증가에 응답하여 감소된다. 따라서, 귀환증폭기 (20) 는 넓은 다이내믹 레인지에서 동작하며, 이 다이내믹 레인지에서, 출력전압 (S20) 은 입력전류 (in) 가 증가되어도 포화되지 않는다.
상기한 바와 같이, 제 1 실시예에서, 다이오드 (23b) 가 귀환저항 (23a) 에 병렬로 접속되어 있기 때문에, 증폭기 (20) 의 외부에 이득제어회로를 설치할 필요가 없다. 귀환회로 (23) 의 임피던스는, 귀환증폭기 (20) 가 넓은 다이내믹 레인지에서 동작하도록, 입력전류 (in) 가 증가되는 경우에 감소되지 않는다.
제 2 실시예
도 4 는 본발명의 제 2 실시예에 따른 귀환증폭기 (20A) 를 도시한다. 도 4 에서, 도 2 와 동일하거나 대응하는 구성요소는 동일한 심볼로 표시되며, 상기 제 1 실시예와 동일한 기재는 불필요한 기재를 피하기 위하여 제 2 실시예에서 반복되지 않는다. 다시 말하면, 제 1 실시예와의 차이점만이 상세히 기재된다.
귀환증폭기 (20A) 는 증폭기회로 (21), 출력레벨 쉬프터 (22A) 및 귀환회로 (23A) 를 구비한다. 제 1 및 제 2 실시예를 비교하면, 귀환증폭기 (20A) 에서, 도 2 에 도시된 바와 같이 제 1 실시예의 귀환회로 (23) 및 출력회로 (22) 대신에 출력레벨 쉬프터 (22A) 및 귀환회로 (23A) 가 이용된다. 출력단자 (OUT) 는 귀환회로 (23A) 의 귀환저항 (23a) 을 통하여 제 1 FET (21a) 의 게이트에 접속된다. 귀환회로 (23A) 에서, 다이오드 (23b) 의 음극은 노드 (N) 에 접속된다. 다른 구조는 도 2 에 도시된 제 1 실시예와 동일하다.
귀환증폭기 (20A) 는 동작에 있어서 도 2 에 도시된 제 1 실시예와는 다음과같이 다르다.
다이오드 (23b) 의 음극은, 입력전류 (in) 가 존재하지 않는 경우에도 순방향 전압이 다이오드 (23b) 에 인가되도록, 출력단자 (OUT) 보다 낮은 전압을 갖는 노드 (N) 에 접속된다. 그 결과, 입력전류 (in) 가 증가하면, 도 2 에 도시된 출력전압 (S20) 보다 작은 진폭을 갖는 출력전압 (S20A) 의 이득이 감소한다. 그러므로, 귀환증폭기 (20A) 는 보다 넓은 다이내믹 레인지에서 동작한다.
다음으로, 귀환증폭기 (20A) 의 각 부분의 전기전위 (전압) 가 감소한다.
귀환증폭기 (20A) 에서, 전원전압 (Vdd) 은 다음의 공식 (2) 을 충족할 필요가 있다.
Vdd (FET (22d) 의 Vds) + (저항 (22e) 의 전압강하) + (FET (21a) 의 Vds) + (FET (21b) 의 Vds) + 출력진폭 .... (2)
Vds : 드레인-소오스 전압
제 2 FET (21b) 의 Vds 및 제 3 FET (22a) 의 Vds 는 서로 거의 동일하고 제 1 FET (21a) 의 Vds 의 최소값은 다이오드 (21b, 22c) 의 전압강하에 해당하기 때문에, 전원전압 (Vdd) 은 다음의 공식 (3) 으로 나타난다.
Vdd (FET (22d) 의 Vds) + (저항 (22e) 의 전압강하) + (FET (21a) 의 Vds) + (다이오드 (22b 및 22c)의 전압강하) + 출력진폭 ........... (3)
상기한 바와 같이, 제 2 실시예에 따르면, 도 2 에 도시된 출력전압 보다 낮은 진폭을 갖는 출력전압 (S20A) 으로부터 이득이 감소되도록, 다이오드 (23b) 의 음극은 출력단자 (OUT) 보다 낮은 전압을 갖는 노드 (N) (제 2 출력단자) 에 접속된다. 그 결과, 입력전류 (in) 에 응답하여 귀환증폭기 (20A) 는 제 1 실시예에 비하여 넓은 다이내믹 레인지에서 동작한다.
제 3 실시예
도 5 는 본발명의 제 3 실시예에 따른 귀환증폭기 (20B) 를 도시한다. 도 5 에서, 도 2 및 도 4 와 동일하거나 대응하는 구성요소는 동일한 심볼로 표시되며, 제 1 및 제 2 실시예의 동일한 기재는 불필요한 기재를 피하기 위하여 제 3 실시예에서는 반복되지 않는다. 바꿔 말하면, 제 2 실시예와의 차이점만이 상세히 기재된다.
귀환증폭기 (20B) 는 입력레벨 쉬프터 (24), 증폭기회로 (21A) 및 출력레벨 쉬프터 (22B) 를 구비한다. 이러한 귀환증폭기 (20B) 에서, 증폭기회로 (21A) 및 출력레벨 쉬프터 (22B) 가 도 4 에 도시된 출력레벨 쉬프터 (22A) 및 증폭기회로 (21) 대신에 이용된다.
증폭기회로 (21A) 에서, 제 1 FET (21a) 는 순방향으로 접속된 다이오드 (21c) 를 통하여 접지된다. 출력레벨 쉬프터 (22B) 에서, 제 2 실시예의 레벨 쉬프터 (22A) 의 다이오드 (22b, 22c) 는 생략되고, 제 3 FET (22a) 의 소오스는 출력단자 (OUT) 에 접속된다.
입력레벨 쉬프터 (24) 에서, 제 5 FET (24a) 는 그 게이트가 입력단자 (IN) 에 접속된다. 제 5 FET (24a) 의 드레인은 전원 (Vdd) 에 접속된다. 제 5 FET (24a) 의 소오스는 다이오드 (24b, 24c, 24d) 를 통하여 제 6 FET (24e) 의 드레인 및 제 1 FET (21a) 의 게이트에 접속된다. 다이오드 (24b, 24c, 24d) 는 입력레벨 쉬프터 (24) 에서 순방향으로 직렬로 접속되어 있다. 다이오드 (24b, 24c, 24d) 의 수는 그 전압강하가 제 1 FET (21a) 의 필요한 소오스-드레인 전압과 거의 동일하도록 결정된다. 제 6 FET (24e) 의 게이트 및 소오스는 접지된다. 입력레벨 쉬프터 (24) 는 다이오드 (24b, 24c, 24d) 의 전압강하에 해당하는 양만큼 입력단자 (IN) 에서의 전압을 쉬프트하는 기능을 한다.
제 2 FET (21b) 의 소오스는 귀환저항 (23a) 을 통하여 제 5 FET (24a) 의 게이트에 접속된다. 다이오드 (24b) 의 양극은 제 5 FET (24a) 의 게이트에 접속된다. 다른 구조는 도 4 에 도시된 제 2 실시예와 동일하다.
귀환증폭기 (20B) 는 동작에 있어서 도 4 에 도시된 제 2 실시예와 다음과같이 다르다.
일반적으로, FET 의 안정한 동작을 위해서는, 충분한 소오스-드레인 전압이 필요하다. 게다가, 증폭기의 부드러운 동작을 위해서는, 내부 전압이 최적의 레벨로 결정되어야 한다. 실시예에서, 입력레벨 쉬프터 (24) 를 이용함으로써, 귀환저항 (23a) 의 양단, 즉 입력 및 출력에서의 전압은 도 4 의 경우보다 높도록 결정된다. 따라서, 드레인전압은 상승하고 제 4 FET (22d) 의 소오스-드레인 전압도 상승한다. 그러므로, 제 4 FET (22d) 는 안정한 조건에서 동작한다. 더욱이, 귀환증폭기 (20B) 의 각 부분에서의 전압이 감소하여 전원 (Vdd) 은 보다 낮은 레벨로 세팅된다.
귀환증폭기 (20B) 에서, 공급 전압 (Vdd) 은 다음의 공식 (4) 을 충족한다. 공식 (2) 및 공식 (3) 과 비교하면, 공급 전압 (Vdd) 이 저항 (22e) 의 전압강하에 해당하는 레벨만큼 감소된다는 것은 분명하다. 귀환증폭기 (20B) 는 도 4 에서 사용되는 공급 전압보다 낮은 공급전압으로 동작한다.
Vdd (FET (24e) 의 Vds) + (FET (21a) 의 Vds) + (FET (21b) 의 Vds) + 출력진폭 ............(4)
상기한 바와 같이, 제 3 실시예에 따르면, 공급 전압 (Vdd) 이 귀환증폭기 (20A) 에서 보다 낮게 세팅되도록, 제 2 실시예의 귀환증폭기 (20A) 의 입력측에 입력레벨 쉬프터 (24) 가 제공되며, 따라서 본 실시예의 귀환증폭기 (20B) 는 보다 낮은 공급 전압으로 동작할 수 있다.
본발명이 상기한 실시예에 제한되는 것은 아니며, 다양한 변경이 가해질 수 있다. 그러한 변경의 예가 이하에 기재된다.
(a) 각 실시예에서, 출력전압은 출력단자 (OUT) 에서 취해지지만, 이 출력전압은 다이오드 (22b) 와 같은 다른 부분으로부터 취해질 수도 있다.
(b) 제 3 실시예에서, 귀환저항 (23a) 은 그 일단이 제 2 FET (21b) 의 소오스에 접속되지만, 제 3 FET (22a) 의 소오스에 접속될 수도 있다.
(c) 귀환증폭기 (20, 20A, 20B) 각각에 있어서, 소자의 반대 극성이 사용될 수도 있다. 이 경우에, 포토다이오드 (PD) 의 음극 및 양극은 음의 전원 및 입력단자 (IN) 에 각각 접속된다.
(d) 본발명은 전류원으로부터 공급된 입력전류가 전압으로 변환되는 센서와 같은 어떤 종류의 귀환증폭기에도 적용될 수 있다.
상기한 본발명의 기재는 얼마든지 다양한 변경, 수정 및 응용이 가해질 수 있으며, 첨부된 청구범위와 등가인 사상 및 범위로 이해되어야 한다.
상기한 본발명에 따르면, 외부회로를 이용하지 않고도 다이내믹 레인지 (dynamic range) 가 쉽게 제어되는 귀환증폭기가 제공되고, 또한 이러한 귀환증폭기를 전치증폭기로 이용하는 광수신기가 제공된다.

Claims (14)

  1. 입력전류로부터 입력전압이 검출되는 입력단자;
    출력신호를 생성하기 위하여 입력전압을 증폭하는 증폭기회로;
    출력신호가 출력되는 제 1 출력단자;
    상기 입력단자 및 상기 제 1 출력단자 사이에 접속된 귀환저항을 구비하는 귀환회로; 및
    상기 귀환저항에 병렬로 접속된 다이오드를 구비하는 귀환증폭기로서,
    상기 출력신호는 상기 귀환회로의 임피던스 및 상기 입력전류의 곱에 응답하여 귀환제어되는 것을 특징으로 하는 귀환증폭기.
  2. 제 1 항에 있어서, 상기 다이오드의 임피던스는 상기 입력전류에 응답하여 변화되는 것을 특징으로 하는 귀환증폭기.
  3. 제 1 항에 있어서, 상기 증폭기회로 및 상기 제 1 출력단자 사이에 접속된 출력회로를 더 구비하는 귀환증폭기로서,
    상기 증폭기회로는 그 게이트가 상기 입력단자에 접속되고 그 소오스가 접지된 제 1 트랜지스터, 및 그 게이트 및 소오스가 상기 제 1 트랜지스터의 드레인에 접속되고 그 드레인이 전원에 접속된 제 2 트랜지스터를 구비하고,
    상기 출력회로는 그 게이트가 상기 제 2 트랜지스터의 게이트 및 소오스에 접속되고 그 드레인이 전원에 접속되며 그 소오스가 상기 제 1 출력단자에 접속된 제 3 트랜지스터, 및 그 게이트 및 소오스가 접지되고 그 드레인이 상기 제 1 출력단자에 접속된 제 4 트랜지스터를 구비하는 것을 특징으로 하는 귀환증폭기.
  4. 제 1 항에 있어서, 제 2 출력단자; 및
    상기 제 2 출력단자에 공급되는 쉬프트된 출력신호를 생성하기 위하여 상기 출력신호의 레벨을 쉬프트하는 출력레벨 쉬프터를 더 구비하는 귀환증폭기로서,
    상기 다이오드는 상기 입력단자 및 상기 제 2 출력단자 사이에 접속되고, 순방향으로 바이어스되는 것을 특징으로 하는 귀환증폭기.
  5. 제 4 항에 있어서, 상기 증폭기회로는 그 게이트가 상기 입력단자에 접속되고 그 소오스가 접지된 제 1 트랜지스터, 및 그 게이트 및 소오스가 상기 제 1 트랜지스터의 드레인에 접속되고 그 드레인이 전원에 접속된 제 2 트랜지스터를 구비하고,
    상기 출력레벨 쉬프터는 그 게이트가 상기 제 2 트랜지스터의 게이트 및 소오스에 접속되고 그 드레인이 전원에 접속되며 그 소오스가 상기 제 1 출력단자에 접속된 제 3 트랜지스터, 그 일단이 상기 제 3 트랜지스터의 소오스 및 상기 제 1 출력단자에 접속되고 타단이 상기 제 2 출력단자에 접속된 저항, 및 그 게이트 및 소오스가 접지되고 그 드레인이 상기 제 2 출력단자에 접속된 제 4 트랜지스터를 구비하는 것을 특징으로 하는 귀환증폭기.
  6. 제 4 항에 있어서, 상기 입력전압을 소정의 레벨로 쉬프트하기 위하여 상기 입력단자 및 상기 증폭기회로 사이에 접속되는 입력레벨 쉬프터를 더 구비하는 귀환증폭기로서,
    상기 증폭기회로는 상기 쉬프트된 입력전압을 증폭하는 것을 특징으로 하는 귀환증폭기.
  7. 제 6 항에 있어서, 상기 입력레벨 쉬프터는 그 게이트가 상기 입력단자에 접속되고, 그 드레인이 상기 전원에 접속되고 그 소오스가 상기 제 1 트랜지스터의 게이트에 접속된 제 5 트랜지스터, 및 그 게이트 및 소오스가 접지되고 그 드레인이 상기 제 5 트랜지스터의 소오스에 접속된 제 6 트랜지스터를 구비하는 것을 특징으로 하는 귀환증폭기.
  8. 입력전류를 생성하기 위하여 입력광신호를 검출하는 포토다이오드; 및
    (1) 상기 입력전류로부터 입력전압이 검출되는 입력단자;
    (2) 출력신호를 생성하기 위하여 입력전압을 증폭하는 증폭기회로;
    (3) 상기 출력신호가 출력되는 제 1 출력단자; 및
    (4) 상기 입력단자 및 상기 제 1 출력단자 사이에 접속된 귀환저항 및 상기 귀환저항에 병렬로 접속된 다이오드를 갖는 귀환회로를 구비하는 귀환형 전치증폭기를 포함하는 광수신기로서,
    상기 출력단자는 상기 입력전류 및 상기 귀환회로의 임피던스의 곱에 응답하여 귀환제어되는 것을 특징으로 하는 광수신기.
  9. 제 8 항에 있어서, 상기 전치증폭기에서 상기 다이오드의 임피던스는 상기 입력전류에 응답하여 변화되는 것을 특징으로 하는 광수신기.
  10. 제 8 항에 있어서, 상기 전치증폭기는 상기 증폭기회로 및 상기 제 1 출력단자 사이에 접속된 출력회로를 구비하고,
    상기 증폭기회로는 그 게이트가 상기 입력단자에 접속되고 그 소오스가 접지된 제 1 트랜지스터, 및 그 게이트 및 소오스가 상기 제 1 트랜지스터의 드레인에 접속되고 그 드레인이 전원에 접속된 제 2 트랜지스터를 구비하며,
    상기 출력회로는 그 게이트가 상기 제 2 트랜지스터의 게이트 및 소오스에 접속되고 그 드레인이 상기 전원에 접속되고 그 소오스가 상기 제 1 입력단자에 접속된 제 3 트랜지스터, 및 그 게이트 및 소오스가 접지되고 그 드레인이 상기 제 1 출력단자에 접속된 제 4 트랜지스터를 구비하는 것을 특징으로 하는 광수신기.
  11. 제 8 항에 있어서, 상기 전치증폭기는 제 2 출력단자, 및 상기 제 2 출력단자에 공급되는 쉬프트된 출력신호를 생성하기 위하여 상기 출력신호의 레벨을 쉬프트하는 출력레벨 쉬프터를 더 구비하고,
    상기 다이오드는 상기 입력단자 및 상기 제 2 출력단자 사이에 접속되고 순방향으로 바이어스되는 것을 특징으로 하는 광수신기.
  12. 제 11 항에 있어서, 상기 증폭기회로는 그 게이트가 상기 입력단자에 접속되고 그 소오스가 접지된 제 1 트랜지스터, 및 그 게이트 및 소오스가 상기 제 1 트랜지스터의 드레인에 접속되고 그 드레인이 전원에 접속된 제 2 트랜지스터를 구비하고,
    상기 출력레벨 쉬프터는 그 게이트가 상기 제 2 트랜지스터의 게이트 및 소오스에 접속되고 그 드레인이 상기 전원에 접속되며 그 소오스가 상기 제 1 출력단자에 접속된 제 3 트랜지스터, 그 일단이 상기 제 3 트랜지스터의 소오스 및 상기 제 1 출력단자에 접속되고 그 타단이 상기 제 2 출력단자에 접속된 저항, 및 그 게이트 및 소오스가 접지되고 그 드레인이 상기 제 2 출력단자에 접속된 제 4 트랜지스터를 구비하는 것을 특징으로 하는 광수신기.
  13. 제 11 항에 있어서, 상기 전치증폭기는 상기 입력전압을 소정의 레벨로 쉬프트하기 위하여 상기 입력단자 및 상기 증폭기회로 사이에 접속된 입력레벨 쉬프터를 더 구비하고,
    상기 증폭기회로는 상기 쉬프트된 입력전압을 증폭하는 것을 특징으로 하는 광수신기.
  14. 제 13 항에 있어서, 상기 입력레벨 쉬프터는 그 게이트가 상기 입력단자에 접속되고 그 드레인이 상기 전원에 접속되고 그 소오스가 상기 제 1 트랜지스터의 게이트에 접속된 제 5 트랜지스터, 및 그 게이트 및 소오스가 접지되고 그 드레인이 상기 제 5 트랜지스터의 소오스에 접속된 제 6 트랜지스터를 구비하는 것을 특징으로 하는 광수신기.
KR1019980005789A 1997-02-27 1998-02-24 귀환증폭기 및 이를 이용한 광수신기 KR19980071656A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9043911A JPH10242773A (ja) 1997-02-27 1997-02-27 帰還増幅回路
JP97-043911 1997-02-27

Publications (1)

Publication Number Publication Date
KR19980071656A true KR19980071656A (ko) 1998-10-26

Family

ID=12676909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980005789A KR19980071656A (ko) 1997-02-27 1998-02-24 귀환증폭기 및 이를 이용한 광수신기

Country Status (4)

Country Link
US (1) US5952887A (ko)
EP (1) EP0862264A3 (ko)
JP (1) JPH10242773A (ko)
KR (1) KR19980071656A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157977B2 (en) 2003-11-24 2007-01-02 Electronics And Telecommunications Research Institute Automatic gain control feedback amplifier
KR100751920B1 (ko) * 2006-04-11 2007-08-24 고려대학교 산학협력단 광수신 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5496938A (en) * 1990-06-11 1996-03-05 Nexstar Pharmaceuticals, Inc. Nucleic acid ligands to HIV-RT and HIV-1 rev
JPH11340745A (ja) * 1998-05-28 1999-12-10 Nec Corp トランスインピーダンス型増幅回路
JP2000151290A (ja) * 1998-11-05 2000-05-30 Nec Corp 初段増幅回路
JP2001217657A (ja) * 2000-02-01 2001-08-10 Oki Electric Ind Co Ltd 光通信用前置増幅器
JP3854840B2 (ja) 2000-11-27 2006-12-06 シャープ株式会社 電力増幅回路およびそれを用いた通信装置
KR100513970B1 (ko) * 2002-12-16 2005-09-13 학교법인 한국정보통신학원 대역폭 향상을 위한 소오스 폴로워 구조의 전치 증폭기
US6876260B2 (en) * 2003-09-09 2005-04-05 Gennum Corporation Elevated front-end transimpedance amplifier
JP5587558B2 (ja) * 2008-03-21 2014-09-10 株式会社半導体エネルギー研究所 光電変換装置
KR20120061155A (ko) 2010-11-01 2012-06-13 한국전자통신연구원 귀환 증폭기
KR20140089052A (ko) * 2013-01-02 2014-07-14 한국전자통신연구원 귀환 증폭기
KR102163036B1 (ko) 2014-06-03 2020-10-08 한국전자통신연구원 귀환 증폭기
US9397658B2 (en) * 2014-06-25 2016-07-19 Freescale Semiconductor, Inc. Gate drive circuit and a method for controlling a power transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2748647C2 (de) * 1977-10-29 1986-06-19 Ernst Leitz Wetzlar Gmbh, 6330 Wetzlar Verstärker für elektrische Signale
JPH0230202B2 (ja) * 1981-05-27 1990-07-05 Hitachi Cable Ritokukahenzofukukairo
JPH0354905A (ja) * 1989-07-24 1991-03-08 Sumitomo Electric Ind Ltd 増幅装置
JPH05304422A (ja) * 1992-04-24 1993-11-16 Sumitomo Electric Ind Ltd 光通信用前置増幅器
JPH0629755A (ja) * 1992-07-10 1994-02-04 Mitsubishi Electric Corp 前置増幅器
JP2653018B2 (ja) * 1993-11-24 1997-09-10 日本電気株式会社 トランスインピーダンス形増幅回路
US5777517A (en) * 1995-09-13 1998-07-07 Kabushiki Kaisha Toshiba Semiconductor feedback amplifier having improved frequency characteristics
JP3059104B2 (ja) * 1996-06-25 2000-07-04 三菱電機株式会社 負帰還型前置増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157977B2 (en) 2003-11-24 2007-01-02 Electronics And Telecommunications Research Institute Automatic gain control feedback amplifier
KR100751920B1 (ko) * 2006-04-11 2007-08-24 고려대학교 산학협력단 광수신 장치

Also Published As

Publication number Publication date
JPH10242773A (ja) 1998-09-11
EP0862264A3 (en) 2000-01-12
EP0862264A2 (en) 1998-09-02
US5952887A (en) 1999-09-14

Similar Documents

Publication Publication Date Title
US6781449B2 (en) Electronic output stage
KR19980071656A (ko) 귀환증폭기 및 이를 이용한 광수신기
US7319365B2 (en) Signal determining apparatus including amplifier circuit with variable response speed
KR950022053A (ko) 차동 입력 회로(differential input circuit)
JPS6136407B2 (ko)
US7113041B2 (en) Operational amplifier
US7501893B2 (en) Variable gain amplifier circuit
KR100188821B1 (ko) 정전압발생회로
US7245188B2 (en) Light receiving amplification circuit
US7579878B2 (en) High gain, high speed comparator operable at low current
US5874861A (en) Amplifier circuit
US6498517B2 (en) Peak hold circuit
KR987001154A (ko) 증폭기
US6781462B2 (en) Power amplifier
JPS5938773B2 (ja) レベルシフト回路
KR0169987B1 (ko) 증폭기 장치
US6380808B1 (en) Push-pull amplifier circuit with idling current control
US4506176A (en) Comparator circuit
US5162671A (en) Schmitt voltage comparator
EP0611105B1 (en) Current source
KR0180462B1 (ko) 히스테리시스형 비교기
US5717347A (en) Logic circuit of the emitter-coupled type, operating at a low supply voltage
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
JPH11330878A (ja) 光受信装置
KR19980070085A (ko) 안정화 전류 미러 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application