JP2012169905A - 送信ドライバ回路 - Google Patents
送信ドライバ回路 Download PDFInfo
- Publication number
- JP2012169905A JP2012169905A JP2011029732A JP2011029732A JP2012169905A JP 2012169905 A JP2012169905 A JP 2012169905A JP 2011029732 A JP2011029732 A JP 2011029732A JP 2011029732 A JP2011029732 A JP 2011029732A JP 2012169905 A JP2012169905 A JP 2012169905A
- Authority
- JP
- Japan
- Prior art keywords
- reference value
- signal
- level
- voltage
- common mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】レベルホールド回路3は、通信信号出力部2が差動信号の電圧レベルを変化させる際に伝送線路5に発生するコモンモード電圧の変化を検出し、その検出レベルをレベルホールドする。そして、信号処理回路4は、前記検出レベルを上限基準値及び下限基準値と比較し、検出レベルが上限基準値を上回るか又は下限基準値を下回ると、次回の信号送信時に発生するコモンモード電圧を低減するように、通信信号出力部2による電圧の出力状態を調整する。
【選択図】図1
Description
以下、第1実施例について図1ないし図7を参照して説明する。先ず、本発明の概略を、図1ないし図3を参照して説明する。図1は、送信ドライバ回路の構成を概略的に示している。送信ドライバ回路1は、通信信号出力回路2,レベルホールド回路(コモンモード検出手段)3,信号処理回路(制御部)4で構成されている。通信信号出力回路2は、外部より与えられる制御信号に応じて、一対の信号線BP,BMからなる伝送線路5をハイレベル,又はローレベルにドライブすることで、差動信号を出力する。また、通信信号出力回路2は上記のように伝送線路5をドライブする際に、信号線BP,BMに対する電圧の出力状態を調整可能に構成されている。ここでの「電圧の出力状態」とは、ドライブを開始するタイミングや、電圧の立ち上り,立下りの傾きや、ハイレベル,ローレベルのピーク値等を言う。
山型である場合はステップS2に移行して、コモンモード電圧が上限基準値以内か否かを判断する。上限基準値以内であれば(YES)、ノイズとしての影響は無視できる程度であるから処理を終了する(「開始」に戻る)。一方、コモンモード電圧が上限基準値を超えていれば(NO)、次回の信号送信時にコモンモード電圧を低下させる方向に通信信号出力回路2を調整する(ステップS3)。
また、信号処理回路4は、コモンモード電圧の検出レベルが下限基準値を下回ると、信号線の電圧レベルをハイからローに変化させるタイミングをより遅くするか、及び/又は信号線の電圧レベルをローからハイに変化させるタイミングをより速くするように調整することで、コモンモード電圧が谷型の波形となっている場合に当該電圧を低減できる。
図8は第2実施例であり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例の送信ドライバ回路23は、第1実施例ではゲート駆動部13に配置していた抵抗アレイ部RAp,RAnを、駆動素子部24の内部に配置した構成となっている。尚、図8は信号線BP側のみを示しているが、信号線BP側についても同様に構成されている。すなわち、電源VccとPチャネルMOSFET11PP,11MPのソースとの間,NチャネルMOSFET11PN,11MNのソースとグランドとの間に抵抗アレイ部RAp,RAnが挿入されており、信号処理回路4は、それらのスイッチを切り替えて各MOSFET11のソース側の抵抗値を第1実施例と同様に切り替える。
図9は第3実施例であり、第1実施例と異なる部分のみ説明する。図9に示すサンプルホールド回路3Sでは、抵抗素子14a及び14b(オフセット検出手段)の共通接続点がコンデンサ25(オフセット検出手段)を介してグランドに接続されていると共に、信号処理回路4aの入力端子に接続されている。以上が送信ドライバ回路26を構成している。信号処理回路4aは、上記入力端子の電圧をA/D変換して読み込むことで、コモンモード電圧のDCオフセット分を考慮することができる。すなわち、各回路素子の定数ずれ等により、信号線BP,BM間の中間基準電位が必ずしも2.5Vを示さない場合があるので、信号処理回路4aがステップS1においてコモンモード電圧のサンプルホールド値を読み込んだ際に、DCオフセット分を考慮して補正することでコモンモード電圧をより正確に把握できる。
以上のように第3実施例によれば、信号処理回路4aは、サンプルホールド回路3Sによる検出レベルを、抵抗素子14a及び14bの共通接続点に与えられる差動信号電圧のDCオフセットレベルに基づき補正した値を上限基準値及び下限基準値と比較するので、コモンモード電圧の発生状態をより正確に検出することができる。
図10ないし図13は第4実施例を示すものであり、第3実施例と異なる部分を説明する。図10に示す送信ドライバ回路27は、サンプルホールド回路3Sに替えてピーク/ボトムホールド回路3PBが配置されている。そして、ピーク/ボトムホールド回路3PBより出力されるピークホールド値及びボトムホールド値は、信号処理回路4に替わる信号処理回路(制御部)28に入力されている。
図14は第5実施例である。第5実施例はゲート駆動部13に替わるゲート駆動部36の構成を示す。ゲート駆動部36は、直列に接続される2n個(nは2以上の自然数)のNOTゲート(遅延素子)37と、これらのうち初段のNOTゲート37の入力端子と、そこから2個先き毎のNOTゲート37の入力端子と、最後段のNOTゲート37の出力端子とにそれぞれ一端が接続される(n+1)個のスイッチ38とで構成されている。n個のスイッチ38の他端は共通に接続されており、外部からの制御信号が与えられる。そして、スイッチ38のオンオフ制御は信号処理回路4,4A,28等により制御される。
図15は第6実施例を示す図6(b)相当図であり、ステップS3,S5に替えてステップS21,S22が配置されている。第6実施例では、ステップS2で「NO」と判断すると、ステップS21においてサンプルホールド値と上限基準値との差を求める。そして、その差の値から、コモンモード電圧が上限基準値以内となる第1実施例におけるゲート抵抗値や、第2実施例における駆動素子部24の出力抵抗値,若しくは第5実施例における遅延時間を求め、スイッチの切り替えを行う。また、ステップS4で「NO」と判断した場合も、ステップS22においてサンプルホールド値と下限基準値との差を求め、その差の値から、コモンモード電圧が下限基準値以内となるゲート抵抗値等を求め、スイッチの切り替えを行う。尚、上記の抵抗値や遅延時間については、予めシミュレーションや実測などにより求めておくようにする。
図16は第7実施例を示す図6(b)相当図である。第7実施例では、ステップS2,S4で「YES」と判断すると、処理を終了する前に信号処理回路4(又は4a,28)の動作を自身で停止させる(ステップS31,S32)。すなわち、この場合はデフォルトの設定,若しくはフィードバック制御を何回か実行した段階でコモンモード電圧の発生レベルが基準値以内となっているので、以降に信号処理回路4等が調整を行う必要が無い。したがって、信号処理回路4等の動作を停止させて消費電力を低減する。
以上のように第7実施例によれば、信号処理回路4は、検出レベルが上限基準値以内であり、且つ下限基準値以内である場合は、以降に自身の動作を停止させるので、信号処理回路4が調整を行う必要はない場合に、不要な電力消費を低減することができる。
図17及び図18は第8実施例を示すものであり、第4実施例と異なる部分を説明する。第8実施例の送信ドライバ回路37は、第4実施例の送信ドライバ回路27におけるピーク/ボトムホールド回路3PBの内部に、微分回路38を追加した構成となっている。微分回路38は、周知のようにオペアンプ38aと、コンデンサ38bと、抵抗素子38cとで構成されており、微分回路38の入力端子は抵抗素子14a及び14bの共通接続点に接続されており、出力端子はピークホールド回路3P,ボトムホールド回路3Bの入力端子に接続されている。
以上のように第8実施例によれば、ピーク/ボトムホールド回路3PBの内部に微分回路38を配置してコモンモード電圧の微分値を検出し、信号処理回路28は、その微分値の検出レベルを上限基準値及び下限基準値と比較するので、コモンモード電圧の変化率の大きさを検出でき、第3実施例のようにDCオフセットを検出して補正する必要が無くなる。
図19ないし図22は第9実施例を示すものである。第9実施例の送信ドライバ回路41は、レベルホールド回路3に替えて電圧変化時間検出回路42を備えており、図20は、その電圧変化時間検出回路42の詳細構成を示している。電圧変化時間検出回路42は、ハイ側時間検出回路42H(第1計時手段)と、ロー側時間検出回路42L(第2計時手段)とで構成されている。電源とグランドとの間には、電流源43(P,M)と、スイッチ44(P,M)と、コンデンサ45(P,M)との直列回路が接続されている。コンパレータ46Pは、信号線BPの電位と、比較用の電圧であるBP側基準値とを比較し、前者が後者を下回った場合にハイレベルのStart信号をスイッチ44Pに出力する。BP側基準値は、信号線BPのハイレベル電位よりも若干低いレベルに設定されている(図21(b)参照)。
図23及び図24は第10実施例を示すものであり、第9実施例と異なる部分について説明する。第10実施例の送信ドライバ回路51は、上記実施例のように信号線BP,BM間の電位が反転せず、例えばCANのように差動信号が、中間基準電位(差動電圧0V,レセッシブ)と、信号線BP側が高電位方向に,信号線BM側が低電位方向に変化する(ドミナント)との間で変化する場合に対応した構成となっている。通信信号出力回路52は、電源Vccとグランドとの間に接続される、PチャネルMOSFET53P,抵抗素子54a及び54b,NチャネルMOSFET53N(駆動用半導体スイッチング素子)の直列回路で構成されている。
以上のように第10実施例によれば、差動信号の伝送形態が、CANのようにレセッシブ,ドミナント間で変化する場合についても、第9実施例と同様の効果が得られる。
コモンモード電圧に替えて、コモンモード電流を検出しても良い。
第9実施例において、第1,第2計時手段は、コンデンサ45に替えてカウンタを用いることで、Start信号とStop信号とが出力される時間を計測しても良い。
第9,第10実施例について、第6実施例と同様に、BP側,BM側の端子電圧の差に応じて、ステップS3,S5における調整を一回で行うようにしても良い。
第8ないし第10実施例に、第7実施例を組み合わせて実行しても良い。
半導体スイッチング素子はMOSFETに限ることなく、バイポーラトランジスタを用
いても良い。
Claims (15)
- 一対の信号線により差動信号を伝送する伝送線路に接続され、前記伝送線路を介して信号を送信するための送信ドライバ回路において、
前記差動信号の電圧をローレベルとハイレベルとの間で変化させる際に、電圧レベルを変化させるタイミングを調整可能に構成される信号出力部と、
この信号出力部が前記差動信号の電圧レベルを変化させる際に前記伝送線路に発生するコモンモード電圧又は電流の変化を検出し、その検出レベルをレベルホールドするコモンモード検出手段と、
前記検出レベルを上限基準値及び下限基準値と比較し、前記検出レベルが上限基準値を上回るか又は下限基準値を下回ると、次回の信号送信時に発生するコモンモード電圧又は電流を低減するように、前記信号出力部による前記電圧の出力状態を調整する制御部とを備えたことを特徴とする送信ドライバ回路。 - 前記制御部は、前記検出レベルが前記上限基準値を上回ると、前記信号線の一方の電圧レベルをハイからローに変化させるタイミングをより速くするか、及び/又は前記信号線の他方の電圧レベルをローからハイに変化させるタイミングをより遅くするように調整し、
前記検出レベルが前記下限基準値を下回ると、前記信号線の一方の電圧レベルをハイからローに変化させるタイミングをより遅くするか、及び/又は前記信号線の他方の電圧レベルをローからハイに変化させるタイミングをより速くするように調整することを特徴とする請求項1記載の送信ドライバ回路。 - 前記制御部は、前記検出レベルと前記上限基準値との差又は前記検出レベルと前記下限基準値との差に応じて、前記信号出力部による前記電圧の出力状態を調整することを特徴とする請求項1又は2記載の送信ドライバ回路。
- 前記制御部は、前記検出レベルが前記上限基準値以内であり、且つ前記下限基準値以内である場合は、以降に自身の動作を停止させることを特徴とする請求項1ないし3の何れかに記載の送信ドライバ回路。
- 差動信号電圧のDCオフセットレベルを検出するオフセット検出手段を備え、
前記制御部は、前記コモンモード検出手段による検出レベルを、前記DCオフセットレベルに基づき補正した値を、前記上限基準値及び前記下限基準値と比較することを特徴とする請求項1ないし4の何れかに記載の送信ドライバ回路。 - 前記コモンモード検出手段は、前記コモンモード電圧又は電流の微分値を検出し、
前記制御部は、前記微分値の検出レベルを上限基準値及び下限基準値と比較することを特徴とする請求項1ないし4の記載の送信ドライバ回路。 - 前記コモンモード検出手段は、前記コモンモード電圧又は電流について、ピーク値を検出してホールドするピークホールド手段と、ボトム値を検出してホールドするボトムホールド手段とを備え、
前記制御部は、前記ピークホールド手段によって検出されたピーク値を上限基準値と比較すると共に、前記ボトムホールド手段によって検出されたボトム値を下限基準値と比較することを特徴とする請求項1ないし5の何れかに記載の送信ドライバ回路。 - 前記制御部は、前記ピーク値が前記上限基準値を上回ると共に前記ボトム値が前記下限基準値を下回ると、前記ピーク値と前記ボトム値との平均値を求め、
前記平均値が、前記一対の信号線間の中間基準電位よりも高いか或いは低いかに応じて、前記コモンモード電圧又は電流を低減するための調整方向を決定することを特徴とする請求項7記載の送信ドライバ回路。 - 一対の信号線により差動信号を伝送する伝送線路に接続され、前記伝送線路を介して信号を送信するための送信ドライバ回路において、
前記差動信号の電圧をローレベルとハイレベルとの間で変化させる際に、電圧レベルを変化させるタイミングを調整可能に構成される信号出力部と、
この信号出力部が前記差動信号の電圧レベルを変化させる際に、前記伝送線路の一方の電位が低下を開始した時点から計時を開始する第1計時手段と、前記伝送線路の他方の電位が上昇を開始した時点から計時を開始する第2計時手段と、
前記第1及び第2計時手段が、それぞれの伝送線路の電位が互いに等しくなった時点で計時を停止させることで第1時間及び第2時間をそれぞれ計時すると、前記第1時間と前記第2時間との差である第1時間差を求め、前記第1時間差が正である場合は前記第1時間差と第1基準値とを比較し、
前記第1時間差が負である場合は前記第2時間と前記第1時間との差である第2時間差を求め、前記第2時間差と第2基準値とを比較し、
前記第1時間差が前記第1基準値を上回るか又は前記第2時間差が第2基準値を上回ると、次回の信号送信時に発生するコモンモード電圧又は電流を低減するように、前記信号出力部による前記電圧の出力状態を調整する制御部とを備えたことを特徴とする送信ドライバ回路。 - 前記制御部は、前記第1時間差が前記第1基準値を上回ると、前記信号線の一方の電圧レベルをハイからローに変化させるタイミングをより遅くするか、及び/又は前記信号線の他方の電圧レベルをローからハイに変化させるタイミングをより速くするように調整し、前記第2時間差が前記第2基準値を上回ると、前記信号線の一方の電圧レベルをハイからローに変化させるタイミングをより速くするか、及び/又は前記信号線の他方の電圧レベルをローからハイに変化させるタイミングをより遅くするように調整することを特徴とする請求項9記載の送信ドライバ回路。
- 前記制御部は、前記第1時間差と前記第1基準値との差又は前記第2時間差と前記第2基準値との差とに応じて、前記信号出力部による前記電圧の出力状態を調整することを特徴とする請求項9又は10記載の送信ドライバ回路。
- 前記制御部は、前記第1時間差が前記第1基準値以内であり、又は前記第2時間差が前記第2基準値以内である場合は、以降に自身の動作を停止させることを特徴とする請求項9ないし11の何れかに記載の送信ドライバ回路。
- 前記信号出力部は、高電位点又は低電位点と前記信号線との間に接続される駆動用半導体スイッチング素子をスイッチングさせて前記差動信号の電圧レベルを変化させ、
高電位点又は低電位点と前記駆動用半導体スイッチング素子の制御端子との間に接続される制御用半導体スイッチング素子をスイッチングさせて、前記制御端子に出力する制御電圧を変化させ、
前記高電位点又は低電位点と、前記制御用半導体スイッチング素子との間に接続される抵抗素子の抵抗値を調整可能に構成されていることを特徴とする請求項1ないし12の何れかに記載の送信ドライバ回路。 - 前記信号出力部は、高電位点又は低電位点と前記信号線との間に接続される半導体スイッチング素子をスイッチングさせて前記差動信号の電圧レベルを変化させ、
前記高電位点又は低電位点と、前記半導体スイッチング素子との間に接続される抵抗素子の抵抗値を調整可能に構成されていることを特徴とする請求項1ないし12の何れかに記載の送信ドライバ回路。 - 前記信号出力部は、高電位点又は低電位点と前記信号線との間に接続される半導体スイッチング素子をスイッチングさせて前記差動信号の電圧レベルを変化させ、
制御信号の入力端子と、前記半導体スイッチング素子の制御端子との間に接続される複数個の遅延素子を備え、前記複数個の遅延素子の直列接続数を変更可能に構成されていることを特徴とする請求項1ないし12の何れかに記載の送信ドライバ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011029732A JP5421304B2 (ja) | 2011-02-15 | 2011-02-15 | 送信ドライバ回路 |
DE102012202203.1A DE102012202203B4 (de) | 2011-02-15 | 2012-02-14 | Übertragungstreiberschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011029732A JP5421304B2 (ja) | 2011-02-15 | 2011-02-15 | 送信ドライバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012169905A true JP2012169905A (ja) | 2012-09-06 |
JP5421304B2 JP5421304B2 (ja) | 2014-02-19 |
Family
ID=46579839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011029732A Expired - Fee Related JP5421304B2 (ja) | 2011-02-15 | 2011-02-15 | 送信ドライバ回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5421304B2 (ja) |
DE (1) | DE102012202203B4 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016119657A (ja) * | 2014-12-19 | 2016-06-30 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | パルス共振ドライバの最適化のための適応制御実装 |
KR20160083100A (ko) * | 2013-11-08 | 2016-07-11 | 로베르트 보쉬 게엠베하 | 버스 시스템용 가입자국, 그리고 버스 시스템 내의 라인 전도성 방출을 감소시키는 방법 |
JP2020518151A (ja) * | 2017-04-27 | 2020-06-18 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | 適応型コモンモード調光器 |
JP2020528236A (ja) * | 2017-07-21 | 2020-09-17 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh | バスシステム用の送受信機および伝導エミッションを低減する方法 |
JP2021077926A (ja) * | 2019-11-05 | 2021-05-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその動作方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3319274B1 (en) * | 2016-11-02 | 2019-04-17 | NXP USA, Inc. | Can module and method therefor |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126593A (ja) * | 1997-07-07 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置 |
JP2003347860A (ja) * | 2002-05-29 | 2003-12-05 | Nec Corp | 差動出力バッファ、差動入力バッファ、半導体集積回路、及び回路基板 |
JP2005260799A (ja) * | 2004-03-15 | 2005-09-22 | Nec Electronics Corp | 差動伝送回路 |
JP2005268844A (ja) * | 2004-03-16 | 2005-09-29 | Nec Corp | 差動回路 |
JP2008300951A (ja) * | 2007-05-29 | 2008-12-11 | Fujifilm Corp | データ送信装置及びデータ送信方法 |
JP2009038673A (ja) * | 2007-08-02 | 2009-02-19 | Seiko Epson Corp | 増幅回路 |
JP2011114488A (ja) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | 半導体集積回路およびその調整方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7298837B2 (en) * | 2003-06-30 | 2007-11-20 | Intel Corporation | Cross-over voltage lock for differential output drivers |
US7493509B2 (en) * | 2004-12-10 | 2009-02-17 | Ati Technologies Ulc | Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems |
US7650526B2 (en) * | 2005-12-09 | 2010-01-19 | Rambus Inc. | Transmitter with skew reduction |
-
2011
- 2011-02-15 JP JP2011029732A patent/JP5421304B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-14 DE DE102012202203.1A patent/DE102012202203B4/de not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126593A (ja) * | 1997-07-07 | 1999-01-29 | Hitachi Ltd | 半導体集積回路装置 |
JP2003347860A (ja) * | 2002-05-29 | 2003-12-05 | Nec Corp | 差動出力バッファ、差動入力バッファ、半導体集積回路、及び回路基板 |
JP2005260799A (ja) * | 2004-03-15 | 2005-09-22 | Nec Electronics Corp | 差動伝送回路 |
JP2005268844A (ja) * | 2004-03-16 | 2005-09-29 | Nec Corp | 差動回路 |
JP2008300951A (ja) * | 2007-05-29 | 2008-12-11 | Fujifilm Corp | データ送信装置及びデータ送信方法 |
JP2009038673A (ja) * | 2007-08-02 | 2009-02-19 | Seiko Epson Corp | 増幅回路 |
JP2011114488A (ja) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | 半導体集積回路およびその調整方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160083100A (ko) * | 2013-11-08 | 2016-07-11 | 로베르트 보쉬 게엠베하 | 버스 시스템용 가입자국, 그리고 버스 시스템 내의 라인 전도성 방출을 감소시키는 방법 |
JP2016537881A (ja) * | 2013-11-08 | 2016-12-01 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | バスシステムの加入者局、及び、バスシステム内の導線に関係する放射量を低減する方法 |
KR102219127B1 (ko) * | 2013-11-08 | 2021-02-23 | 로베르트 보쉬 게엠베하 | 버스 시스템용 가입자국, 그리고 버스 시스템 내의 라인 전도성 방출을 감소시키는 방법 |
JP2016119657A (ja) * | 2014-12-19 | 2016-06-30 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | パルス共振ドライバの最適化のための適応制御実装 |
JP2020518151A (ja) * | 2017-04-27 | 2020-06-18 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | 適応型コモンモード調光器 |
JP7198219B2 (ja) | 2017-04-27 | 2022-12-28 | マイクロチップ テクノロジー インコーポレイテッド | 適応型コモンモード調光器 |
JP2020528236A (ja) * | 2017-07-21 | 2020-09-17 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh | バスシステム用の送受信機および伝導エミッションを低減する方法 |
US11146419B2 (en) | 2017-07-21 | 2021-10-12 | Robert Bosch Gmbh | Transceiver for a bus system and method for reducing line-associated emissions |
JP2021077926A (ja) * | 2019-11-05 | 2021-05-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5421304B2 (ja) | 2014-02-19 |
DE102012202203A1 (de) | 2012-08-16 |
DE102012202203B4 (de) | 2016-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5421304B2 (ja) | 送信ドライバ回路 | |
JP4572170B2 (ja) | 出力回路及びこれを用いた表示装置 | |
JP5119894B2 (ja) | ドライバ回路 | |
US7893732B2 (en) | Driver circuit | |
JP5089094B2 (ja) | 出力ドライバ | |
TWI527044B (zh) | 移位暫存器 | |
TWI513180B (zh) | Differential amplifier circuit | |
US8604844B2 (en) | Output circuit | |
JP4008459B2 (ja) | 制御信号供給回路及び信号出力回路 | |
US11552626B2 (en) | High speed signal adjustment circuit | |
JP4419965B2 (ja) | レベルシフト回路 | |
CN102342006A (zh) | 半导体集成电路以及具备该半导体集成电路的升压电路 | |
JP2013255339A (ja) | ゲート駆動装置 | |
JP3902598B2 (ja) | 半導体回路装置 | |
WO2021177099A1 (ja) | ゲート駆動装置 | |
CN101383612B (zh) | 电流模式逻辑-互补金属氧化物半导体转换器 | |
CN104935325A (zh) | 接口电路中的输出电路 | |
CN100521500C (zh) | 线圈负载驱动电路以及光盘装置 | |
CN103516318B (zh) | 接收器电路 | |
JP3942583B2 (ja) | ドライバ回路 | |
JP4921329B2 (ja) | A/d変換回路 | |
CN204633746U (zh) | 接口电路中的输出电路 | |
JP2011223554A (ja) | D級増幅器 | |
US8289081B2 (en) | Differential amplifier, method for inverting output polarity of the same, and source driver | |
CN202586932U (zh) | 数据驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5421304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |