CN103516318B - 接收器电路 - Google Patents

接收器电路 Download PDF

Info

Publication number
CN103516318B
CN103516318B CN201310045989.3A CN201310045989A CN103516318B CN 103516318 B CN103516318 B CN 103516318B CN 201310045989 A CN201310045989 A CN 201310045989A CN 103516318 B CN103516318 B CN 103516318B
Authority
CN
China
Prior art keywords
output signal
driver
signal
intermediate output
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310045989.3A
Other languages
English (en)
Other versions
CN103516318A (zh
Inventor
黄泰镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103516318A publication Critical patent/CN103516318A/zh
Application granted granted Critical
Publication of CN103516318B publication Critical patent/CN103516318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种接收器电路，所述接收器电路包括：第一放大单元、第二放大单元、第一均衡单元以及第二均衡单元。第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号。第二放大单元被配置成将第一中间输出信号和第二中间输出信号差分放大，并且产生输出信号。第一均衡单元被配置成响应于输出信号而控制第二中间输出信号的电平。第二均衡单元被配置成响应于输出信号而控制第一中间输出信号的电平。

Description

接收器电路
相关申请的交叉引用
本申请要求2012年6月28日向韩国知识产权局提交的申请号为10-2012-0069992的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明总体而言涉及一种半导体装置，更具体而言涉及一种半导体装置的接收器电路。
背景技术
半导体装置包括接收器电路以接收从外部源输入到内部电路的信号。接收器电路将从外部源输入的信号转换成适用于内部电路的信号，并且将转换的信号供应给半导体装置的内部电路。
接收器包括用于信号转换的缓冲器电路。为了改善缓冲器电路的特性，可以使用应用均衡或去加重方法的二级放大结构。
在现有的均衡或去加重方法中，将诸如锁存器或移位寄存器的电路添加到接收器电路中，或者利用时钟信号的相位。近来，半导体装置已经沿着操作速度提高、操作电压降低、芯片面积减小的轨迹发展。然而，由于现有的均衡或去加重方法与半导体装置的发展轨迹相反，所以将均衡或去加重方法应用于半导体装置的改善的接收器电路时存在限制。
发明内容
本文描述一种包括利用简单电路结构的均衡或去加重功能的接收电路。
在本发明的一个实施例中，一种接收器电路包括：第一放大单元，所述第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号；第二放大单元，所述第二放大单元被配置成将第一中间输出信号和第二中间输出信号差分放大，并且产生输出信号；第一均衡单元，所述第一均衡单元被配置成响应于输出信号而控制第二中间输出信号的电平；以及第二均衡单元，所述第二均衡单元被配置成响应于输出信号而控制第一中间输出信号的电平。
在本发明的另一个实施例中，一种接收器电路包括：第一放大单元，所述第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号；第二放大单元，所述第二放大单元被配置成响应于第一中间输出信号和第二中间输出信号而产生输出信号；以及去加重驱动器，所述去加重驱动器被配置成当输出信号处于低电平时，将第一中间输出信号下降预定的电平，而当输出信号处于高电平时，将第二中间输出信号下降预定的电平。
在本发明的另一个实施例中，一种接收器电路包括：第一放大单元，所述第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号；第二放大单元，所述第二放大单元被配置成响应于第一中间输出信号和第二中间输出信号而产生输出信号；以及去加重驱动器，所述去加重驱动器被配置成响应于输出信号而将第一中间输出信号和第二中间输出信号下降预定的电平。
附图说明
结合附图来描述本发明的特点、方面和实施例，其中：
图1是说明根据本发明的一个实施例的接收器电路的配置的示图；
图2是说明根据本发明的一个实施例的接收器电路的操作的时序图；
图3是说明根据本发明的另一个实施例的接收器电路的配置的示图；以及
图4是说明图3的接收器电路的操作的时序图。
具体实施方式
在下文中，将通过各种实施例，参照附图来描述根据本发明的接收器电路。
图1示意性地示出根据本发明的一个实施例的接收器电路1的配置。参见图1，接收器电路1包括：第一放大单元100、第二放大单元200以及去加重驱动器300。
第一放大单元100被配置成接收输入信号IN和参考信号REF，并且通过将输入信号IN和参考信号REF差分放大来产生第一中间输出信号1ST OUT和第二中间输出信号1STOUTB。第二放大单元200被配置成接收第一中间输出信号1ST OUT和第二中间输出信号1STOUTB，并且响应于第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB来产生输出信号OUT。第二放大单元200可以通过将第一中间输出信号1ST OUT和第二中间输出信号1STOUTB差分放大来产生输出信号OUT。
去加重驱动器300被配置成响应于输出信号OUT来控制第一中间输出信号1STOUT和第二中间输出信号1ST OUTB。去加重驱动器300可以响应于输出信号OUT而将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平。例如，去加重驱动器300可以在输出信号OUT处于高电平时，将第二中间输出信号1ST OUTB下降预定的电平，而在输出信号处于低电平时，将第一中间输出信号1ST OUT下降预定的电平。
在图1中，去加重驱动器300包括第一均衡单元310和第二均衡单元320。第一均衡单元310被配置成当输出信号OUT处于高电平时将第二中间输出信号1ST OUTB下降预定的电平。第一均衡单元310可以接收输出信号OUT和参考信号REF，并且控制第二中间输出信号1ST OUTB的电平。第二均衡单元320被配置成当输出信号的反相信号OUTB处于高电平时，将第一中间信号1ST OUT下降预定的电平。第二均衡单元320可以接收输出信号的反相的信号OUTB和输入信号IN，并且控制第一中间输出信号1STOUT的电平。
在图1中，第一均衡单元310包括第一驱动器311和第一开关312。第一驱动器311被配置成响应于输出信号OUT而将第一节点313朝接地电压驱动。第一开关312被配置成响应于参考信号REF而将第一节点313与第二中间输出信号1ST OUTB连接。第一驱动器311在输出信号OUT处于高电平时，将经由第一开关312（参考信号REF处于高电平）连接的第二中间输出信号1ST OUTB朝接地电压电平驱动。可以提供第一开关312以防止第二中间输出信号1ST OUTB的电平过度地下降，并且提高第一驱动器311的效率。因此，第一均衡单元310可以在输出信号OUT处于高电平时将第二中间输出信号1ST OUTB下降预定的电平。第一驱动器311是如下的一种NMOS晶体管，它的栅极被配置成接收输出信号OUT，源极与电流源和接地电压连接，以及漏极与第一节点313连接。第一开关312是如下的一种NMOS晶体管，它的栅极被配置成接收参考信号REF，源极和漏极中的任何一个与第一节点313连接，另一个与第二中间输出信号1STOUTB连接。
第二均衡单元320包括第二驱动器321和第二开关322。第二驱动器321被配置成响应于输出信号的反相信号OUTB，而将第二节点323朝接地电压驱动。第二开关322被配置成响应于输入信号IN而将第二节点323与第一中间输出信号1ST OUT连接。第二驱动器321在输出信号的反相信号OUTB处于高电平时，将经由第二开关322（输入信号IN处于高电平）连接的第一中间输出信号1ST OUT朝接地电压电平驱动。因此，第二均衡单元320可以在输出信号OUT处于低电平时（当输出信号的反相信号OUTB处于高电平时），将第一中间输出信号1ST OUT下降预定的电平。第二驱动器321是如下的一种NMOS晶体管：它的栅极被配置成接收输出信号的反相信号OUTB，源极与电流源和接地电压连接，以及漏极与第二节点323连接。第二开关322是如下一种NMOS晶体管：它的栅极被配置成接收输入信号IN，源极和漏极中的任何一个与第二节点323连接，而另一个与第一中间输出信号1ST OUT连接。可以提供第二开关322以防止第一中间输出信号1ST OUT的电平过度地下降，并且提高第二驱动器321的效率。
图1示出包括NMOS晶体管的第一开关312和第二开关322以及第一驱动器311和第二驱动器321，但是元件的类型不限制于此。元件可以用PMOS晶体管来替换。当元件用PMOS晶体管来替换时，可以相应地改变输入到驱动器和开关的输出信号（例如输出信号的反相信号、输入信号、参考信号等）的连接。此外，还可以修改在第一均衡单元和第二均衡单元与第一中间输出信号和第二中间输出信号之间的连接关系。
参见图1，接收器电路1还可以包括延迟单元400。延迟单元400可以控制去加重驱动器300的驱动时间。延迟单元400可以控制向去加重驱动300提供输出信号OUT和输出信号的反相信号OUTB的时间，由此改变去加重驱动器300控制第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB的电平的时间。
图2是说明根据本发明的一个实施例的接收器电路1的操作的时序图。在图2中，当施加高电平的输入信号IN时，第一放大单元100输出低电平的第一中间输出信号1STOUT和高电平的第二中间输出信号1ST OUTB。第二放大单元200接收低电平的第一中间输出信号1ST OUT和高电平的第二中间输出信号1ST OUTB，并且输出高电平的输出信号OUT。
当输出高电平的输出信号OUT时，第一均衡单元310的第一驱动器311导通，去加重驱动器300将第二中间输出信号1ST OUTB的电平朝接地电压驱动，并且将第二中间输出信号1ST OUTB下降预定的电平。
当输入信号IN转变成低电平时，第一放大单元100输出高电平的第一中间输出信号1ST OUT和低电平的第二中间输出信号1ST OUTB。第二放大单元200接收高电平的第一中间输出信号1ST OUT和低电平的第二中间输出信号1ST OUTB，并且输出低电平的输出信号OUT。
当输出低电平的输出信号OUT时，第二均衡单元320的第二驱动器321导通，去加重驱动器300将第一中间输出信号1ST OUT的电平朝接地电压驱动，以便将第一中间输出信号1ST OUT下降预定的电平。
根据本发明的一个实施例的去加重驱动器300可以将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平，使得第二放大单元200稳定地产生输出信号OUT。即，尽管提供给第一放大单元100的输入信号IN的斜率减小或者发生抖动，但是经由去加重驱动器300的去加重和/或均衡操作，第二放大单元200可以稳定地并准确地将输出信号OUT输出。
图3是说明根据本发明的另一个实施例的接收器电路2的配置的示图。参见图3，接收器电路2包括第一放大单元100、第二放大单元200以及去加重驱动器500。接收器电路2具有与图1的接收器电路1大体相似的结构，但是去加重电路500的配置有所改变。此外，接收器电路2还可以包括延迟单元400。
去加重驱动器500可以响应于输出信号OUT而将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平。去加重驱动器500包括第一驱动单元510和第二驱动单元520。第一驱动单元510被配置成响应于输出信号OUT而控制第一中间输出信号1STOUT和第二中间输出信号1ST OUTB的电平。第一驱动单元510在接收高电平的输出信号OUT时，将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平。
第二驱动单元520被配置成响应于输出信号的反相信号OUTB而控制第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB的电平。第二驱动单元520在接收高电平的输出信号的反相信号OUTB时，将第一中间输出信号1ST OUT和第二中间输出信号1ST OUT下降预定的电平。
参见图3，第一驱动单元510包括第三驱动器511和第三开关512。第三驱动器511被配置成响应于输出信号OUT而将第三节点513朝接地电压驱动。第三开关512被配置成响应于输入信号IN和参考信号REF而将第一中间输出信号1ST OUT和第二中间输出信号1STOUTB与第三节点513连接。因此，当第三驱动器511响应于输出信号OUT而被驱动时，可以将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB下降预定的电平。
第二驱动单元520包括第四驱动器521和第四开关522。第四驱动器521被配置成响应于输出信号的反相信号OUTB来将第四节点523朝接地电压驱动。第四开关522被配置成响应于输入信号IN和参考信号REF而将第一中间输出信号1ST OUT和第二中间输出信号1STOUTB与第四节点523连接。因此，当第四驱动器521响应于输出信号的反相信号OUTB而被驱动时，第一中间输出信号1ST OUT和第二中间输出信号1STOUTB可以被下降预定的电平。
图4是说明图3的接收器电路2的操作的时序图。当施加高电平的输入信号IN时，第一放大单元100输出低电平的第一中间输出信号1ST OUT和高电平的第二中间输出信号1STOUTB。第二放大单元200接收低电平的第一中间输出信号1ST OUT和高电平的第二中间输出信号1ST OUTB，并且输出高电平的输出信号OUT。当产生高电平的输出信号OUT时，第一驱动单元510的第三驱动器511导通，并且去加重驱动器500将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB朝接地电压驱动（输入信号IN和参考信号REF都处于高电平）。因此，去加重驱动器500可以将第一中间输出信号1STOUT和第二中间输出信号1ST OUTB下降预定的电平。
当施加低电平的输入信号IN时，第一放大单元100输出高电平的第一中间输出信号1ST OUT和低电平的第二中间输出信号1ST OUTB。第二放大单元200接收高电平的第一中间输出信号1ST OUT和低电平的第二中间输出信号1ST OUTB，并且输出低电平的输出信号OUT。当产生低电平的输出信号OUT时，第二驱动单元520的第四驱动器521导通，并且去加重驱动器500将第一中间输出信号1ST OUT和第二中间输出信号1STOUTB朝接地电压驱动（输入信号IN和参考信号REF都处于高电平）。因此，去加重驱动器500可以将第一中间输出信号1ST OUT和第二中间输出信号1ST OUTB都下降预定的电平。
尽管以上已经描述了某些实施例，但是对于本领域的技术人员将理解的是描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文描述的接收器电路。

Claims (13)

1.一种接收器电路，包括：
第一放大单元，所述第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号；
第二放大单元，所述第二放大单元被配置成将所述第一中间输出信号和所述第二中间输出信号差分放大，并且产生输出信号；
第一均衡单元，所述第一均衡单元被配置成响应于所述输出信号而控制所述第二中间输出信号的电平；以及
第二均衡单元，所述第二均衡单元被配置成响应于所述输出信号而控制所述第一中间输出信号的电平，
其中，所述第一均衡单元包括：
第一驱动器，所述第一驱动器被配置成响应于所述输出信号而将第一节点朝接地电压驱动；以及
第一开关，所述第一开关被配置成响应于所述参考信号而将所述第一节点与所述第二中间输出信号连接，
其中，所述第一节点连接在所述第一驱动器与所述第一开关之间。
2.如权利要求1所述的接收器电路，其中，当所述输出信号处于高电平时，所述第一均衡单元将所述第二中间输出信号下降预定的电平。
3.如权利要求1所述的接收器电路，其中，当所述输出信号的反相信号处于高电平时，所述第二均衡单元将所述第一中间输出信号下降预定的电平。
4.如权利要求3所述的接收器电路，其中，所述第二均衡单元包括：
第二驱动器，所述第二驱动器被配置成响应于所述输出信号的反相信号，而将第二节点朝接地电压驱动；以及
第二开关，所述第二开关被配置成响应于所述输入信号而将所述第二节点与所述第一中间输出信号连接，
其中，所述第二节点连接在所述第二驱动器与所述第二开关之间。
5.如权利要求1所述的接收器电路，还包括延迟单元，所述延迟单元被配置成控制向所述第一均衡单元和所述第二均衡单元提供所述输出信号的时间。
6.一种接收器电路，包括：
第一放大单元，所述第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号；
第二放大单元，所述第二放大单元被配置成响应于所述第一中间输出信号和所述第二中间输出信号而产生输出信号；以及
去加重驱动器，所述去加重驱动器被配置成当所述输出信号处于低电平时，将所述第一中间输出信号下降预定的电平，而当所述输出信号处于高电平时，将所述第二中间输出信号下降预定的电平，
其中，所述去加重驱动器包括：
第一均衡单元，所述第一均衡单元被配置成响应于所述输出信号而控制所述第二中间输出信号的电平；以及
第二均衡单元，所述第二均衡单元被配置成响应于所述输出信号的反相信号而控制所述第一中间输出信号的电平，
其中，所述第一均衡单元包括：
第一驱动器，所述第一驱动器被配置成响应于所述输出信号而将第一节点朝接地电压驱动；以及
第一开关，所述第一开关被配置成响应于所述参考信号而将所述第一节点与所述第二中间输出信号连接，
其中，所述第一节点连接在所述第一驱动器与所述第一开关之间。
7.如权利要求6所述的接收器电路，其中，所述第二均衡单元包括：
第二驱动器，所述第二驱动器被配置成响应于所述输出信号的反相信号而将第二节点朝接地电压驱动；以及
第二开关，所述第二开关被配置成响应于所述输入信号而将所述第二节点与所述第一中间输出信号连接，
其中，所述第二节点连接在所述第二驱动器与所述第二开关之间。
8.如权利要求6所述的接收器电路，还包括延迟单元，所述延迟单元被配置成控制向所述去加重驱动器提供所述输出信号的时间。
9.一种接收器电路，包括：
第一放大单元，所述第一放大单元被配置成将输入信号和参考信号差分放大，并且产生第一中间输出信号和第二中间输出信号；
第二放大单元，所述第二放大单元被配置成响应于所述第一中间输出信号和所述第二中间输出信号而产生输出信号；
第一驱动单元，所述第一驱动单元被配置成响应于所述输出信号而控制所述第一中间输出信号和所述第二中间输出信号的电平；以及
第二驱动单元，所述第二驱动单元被配置成响应于所述输出信号的反相信号而控制所述第一中间输出信号和所述第二中间输出信号的电平，
其中，所述第一驱动单元包括：
第三驱动器，所述第三驱动器被配置成响应于所述输出信号而将第三节点朝接地电压驱动；以及
第三开关，所述第三开关被配置成响应于所述输入信号和所述参考信号，而将所述第三节点与所述第一中间输出信号和所述第二中间输出信号连接，
其中，所述第三节点连接在所述第三驱动器与所述第三开关之间。
10.如权利要求9所述的接收器电路，其中，所述第一驱动单元在所述输出信号处于高电平时，将所述第一中间输出信号和所述第二中间输出信号下降预定的电平。
11.如权利要求9所述的接收器电路，其中，所述第二驱动单元在所述输出信号的反相信号处于高电平时，将所述第一中间输出信号和所述第二中间输出信号下降预定的电平。
12.如权利要求9所述的接收器电路，其中，所述第二驱动单元包括：
第四驱动器，所述第四驱动器被配置成响应于所述输出信号的反相信号而将第四节点朝接地电压驱动；以及
第四开关，所述第四开关被配置成响应于所述输入信号和所述参考信号，而将所述第四节点与所述第一中间输出信号和所述第二中间输出信号连接，
其中，所述第四节点连接在所述第四驱动器与所述第四开关之间。
13.如权利要求9所述的接收器电路，还包括延迟单元，所述延迟单元被配置成控制向所述第一驱动单元和所述第二驱动单元提供所述输出信号的时间。
CN201310045989.3A 2012-06-28 2013-02-05 接收器电路 Active CN103516318B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0069992 2012-06-28
KR1020120069992A KR20140002180A (ko) 2012-06-28 2012-06-28 리시버 회로

Publications (2)

Publication Number Publication Date
CN103516318A CN103516318A (zh) 2014-01-15
CN103516318B true CN103516318B (zh) 2017-08-25

Family

ID=49778127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310045989.3A Active CN103516318B (zh) 2012-06-28 2013-02-05 接收器电路

Country Status (3)

Country Link
US (2) US9041447B2 (zh)
KR (1) KR20140002180A (zh)
CN (1) CN103516318B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9531569B2 (en) * 2014-10-08 2016-12-27 Dell Products, Lp Power aware receiver/transmitter adaptation for high speed serial interfaces
KR20200104114A (ko) * 2019-02-26 2020-09-03 에스케이하이닉스 주식회사 수신 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
TWI748231B (zh) 2019-08-21 2021-12-01 崛智科技有限公司 接收電路以及運作方法
WO2021134181A1 (en) 2019-12-30 2021-07-08 Goertek Technology Co., Ltd. Input apparatus and electronic device applying same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666087A (en) * 1995-03-01 1997-09-09 Lattice Semiconductor Corp. Active resistor for stability compensation
US7170319B1 (en) * 2004-10-11 2007-01-30 Cypress Semiconductor Corporation Method and an apparatus to reduce duty cycle distortion
CN101572537A (zh) * 2008-04-30 2009-11-04 海力士半导体有限公司 半导体器件的输出电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451898A (en) * 1993-11-12 1995-09-19 Rambus, Inc. Bias circuit and differential amplifier having stabilized output swing
JP2001274641A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 差動増幅器及びこれを用いたフィルタ回路
US6411145B1 (en) * 2001-06-14 2002-06-25 Lsi Logic Corporation Feedback control of clock duty cycle
US6577170B1 (en) * 2001-11-27 2003-06-10 Vladimir I. Prodanov CMOS transconductor with increased dynamic range
KR100713016B1 (ko) * 2005-10-04 2007-04-30 삼성전자주식회사 디씨 오프셋 제거 장치
KR100748462B1 (ko) * 2006-09-13 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 리시버 회로
US8143947B2 (en) * 2008-03-06 2012-03-27 National Institute Of Advanced Industrial Science And Technology Semiconductor differential amplifier
JP2011113450A (ja) 2009-11-30 2011-06-09 Toshiba Corp メモリインターフェース回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666087A (en) * 1995-03-01 1997-09-09 Lattice Semiconductor Corp. Active resistor for stability compensation
US7170319B1 (en) * 2004-10-11 2007-01-30 Cypress Semiconductor Corporation Method and an apparatus to reduce duty cycle distortion
CN101572537A (zh) * 2008-04-30 2009-11-04 海力士半导体有限公司 半导体器件的输出电路

Also Published As

Publication number Publication date
CN103516318A (zh) 2014-01-15
US9041447B2 (en) 2015-05-26
KR20140002180A (ko) 2014-01-08
US20140003482A1 (en) 2014-01-02
US20150229300A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
CN103516318B (zh) 接收器电路
US7449917B2 (en) Level shifting circuit for semiconductor device
CN106341116A (zh) 电平移位器及其对应方法
US7924056B2 (en) Low voltage differential signalling driver
JP2010283453A (ja) プリエンファシス機能を含む出力回路
JP6021927B2 (ja) 表示パネル駆動装置および表示装置
CN103368555A (zh) 电平转换器电路
JP2011142382A (ja) プリエンファシス機能を含む出力回路と半導体装置
EP1850483A2 (en) Signal converter circuit
JP4324106B2 (ja) データ送受信システム
KR20220011904A (ko) 클럭 분배 네트워크 및 이를 이용하는 반도체 장치 및 반도체 시스템
US20060214717A1 (en) Low amplitude differential output circuit and serial transmission interface using the same
JP2006127731A (ja) 半導体メモリ装置のデータ入出力ドライバ及びその駆動方法
JP4640788B2 (ja) レベル変換回路
US20100321360A1 (en) Differential signal receiving circuit and display apparatus
JP5598462B2 (ja) 信号送信回路
JP7422083B2 (ja) 半導体回路および半導体システム
JP5471272B2 (ja) クロック信号増幅回路、クロック信号増幅回路の制御方法及びクロック信号分配回路
JP2005218095A (ja) デジタル回路
KR101206499B1 (ko) 집적 회로
JP6561842B2 (ja) 信号電位変換回路
US8248103B2 (en) Output circuit of semiconductor device
US20120275246A1 (en) Multi-test apparatus and method for semiconductor chips
KR100500920B1 (ko) 전압레벨 쉬프터
KR101701025B1 (ko) 전력증폭기용 입력 드라이버 및 송신기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant