JP5161252B2 - 増幅回路 - Google Patents

Description

本発明は、利得可変機能を有する利得可変アンプの利得調整を行う自動利得調整回路を用いる増幅回路に関するものである。

従来より、微小な光電流を電圧信号に変換すると同時に増幅するトランスインピーダンス増幅回路の構成要素として、自動利得調整回路（Automatic Gain Control、以下、ＡＧＣと略する）が使用されている（非特許文献１参照）。非特許文献１に開示されたトランスインピーダンス増幅回路の構成を図５に示す。

トランスインピーダンスコア回路１は、図示しないフォトダイオード等の受光素子において得られた電流信号を電圧信号に変換する。利得可変アンプ（Variable Gain Amplifier、以下、ＶＧＡと略する）２は、トランスインピーダンスコア回路１の出力信号を増幅する。ＶＧＡ２の出力信号は、出力バッファ３を介して差動出力端子ＯＴ，ＯＣに出力される。ＡＧＣ４は、ＶＧＡ２の出力信号の振幅が所定の設定出力振幅と一致するように利得制御信号を生成してＶＧＡ２の利得を制御する。

以下、ＡＧＣ４について詳細に説明する。ＡＧＣ４は、ピーク検出回路４０と、平均値検出回路４１と、出力振幅設定回路４２と、オペアンプ４３と、抵抗ｒ１，ｒ２，ｒ３，ｒ４と、容量ｃ１，ｃ２，ｃ３とから構成される。ピーク検出回路４０は、ＶＧＡ２の出力信号のピーク値ＴＨｏを検出する。平均値検出回路４１は、ＶＧＡ２の出力信号の平均値Ａｖｅを検出する。このピーク値ＴＨｏと平均値Ａｖｅとの差分がＶＧＡ２の出力信号の振幅となる。出力振幅設定回路４２には、基準となる設定出力振幅ＡＳｅｔが予め設定されている。出力振幅設定回路４２は、設定出力振幅ＡＳｅｔをオペアンプ４３の非反転入力端子と反転入力端子とに出力する。

ＶＧＡ２の出力振幅と出力振幅設定回路４２から出力される設定出力振幅ＡＳｅｔとを、オペアンプ４３の入力において式（１）に示すように加算する。
Ａｖｅ−ＴＨｏ＋ＡＳｅｔ ・・・（１）
オペアンプ４３の入力は安定動作時においてはオペアンプ自身の高利得性のためにほぼ０であることから、式（１）の値はほぼ０、すなわち式（２）が成り立つ。
ＴＨｏ−Ａｖｅ≒ＡＳｅｔ ・・・（２）

すなわち、オペアンプ４３は、設定出力振幅ＡＳｅｔとＶＧＡ２の出力振幅（ＴＨｏ−Ａｖｅ）との差分を増幅し、この増幅結果に基づいて利得制御信号をＶＧＡ２に出力する。これにより、オペアンプ４３は、ＶＧＡ２の出力振幅（ＴＨｏ−Ａｖｅ）が設定出力振幅ＡＳｅｔで安定するようにＶＧＡ２の利得を制御する。なお、ＶＧＡ２の出力振幅（ＴＨｏ−Ａｖｅ）はオペアンプ４３の入力部で演算されるので、ピーク検出回路４０と平均値検出回路４１とオペアンプ４３とが振幅検出手段を構成していることになる。

また、抵抗ｒ１，ｒ３と容量ｃ２とはローパスフィルタを構成し、同様に抵抗ｒ２，ｒ４と容量ｃ１とはローパスフィルタを構成している。これらのローパスフィルタは、ＶＧＡ２の出力振幅の急激な変動をオペアンプ４３に伝達しないようにするために設けられている。また、容量ｃ３は、オペアンプ４３からＶＧＡ２に出力される利得制御信号の急激な変動を抑えるために設けられている。

ＶＧＡ２としては、例えばギルバートセル型のＶＧＡが使用される（非特許文献２参照）。図６にギルバートセル型のＶＧＡの構成を示す。このＶＧＡは、ベースに入力される利得制御信号ＧＣＴ，ＧＣＣに応じて出力振幅調整を行う上部差動対（振幅調整部）を構成する振幅調整用トランジスタｑ２０，ｑ２１と、同じく上部差動対（振幅調整部）を構成する振幅調整用トランジスタｑ２２，ｑ２３と、ベースにトランスインピーダンスコア回路１から出力される正相入力信号ＤＴ、逆相入力信号ＤＣが入力される下部差動対（増幅部）を構成する増幅用トランジスタｑ２４，ｑ２５と、一端が増幅用トランジスタｑ２４，ｑ２５のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳと、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタｑ２０，ｑ２２のコレクタに接続されたコレクタ抵抗ｒ２０と、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタｑ２１，ｑ２３のコレクタに接続されたコレクタｒ２１とから構成される。増幅用トランジスタｑ２４のコレクタは、振幅調整用トランジスタｑ２０，ｑ２１のエミッタと接続され、増幅用トランジスタｑ２５のコレクタは、振幅調整用トランジスタｑ２２，ｑ２３のエミッタと接続される。

図６に示したＶＧＡにおいては、下部差動対を構成する増幅用トランジスタｑ２４，ｑ２５に正相入力信号ＤＴ、逆相入力信号ＤＣが入力され、上部差動対を構成する振幅調整用トランジスタｑ２０，ｑ２１に利得制御信号ＧＣＴ，ＧＣＣが入力され、同じく上部差動対を構成する振幅調整用トランジスタｑ２３，ｑ２２にも利得制御信号ＧＣＴ，ＧＣＣが入力される。そして、振幅調整用トランジスタｑ２１，ｑ２３のコレクタとコレクタ抵抗ｒ２１との接続点から正相出力信号ＱＴが出力され、振幅調整用トランジスタｑ２０，ｑ２２のコレクタとコレクタ抵抗ｒ２０との接続点から逆相出力信号ＱＣが出力される。

Kimkikazu Sano，et al.，"A Wideband Low-distorted ROSA for Video Distribution Service based on FM Conversion Scheme"，ECOC 2007 Proceedings,Vol.3，pp.167-168，2007 Ｐ．Ｒ．グレイ，Ｐ．Ｊ．フルスト，Ｓ．Ｈ．レビス，Ｒ．Ｇ．メイヤー著，浅田邦博、永田穣 監訳，"システムＬＳＩのためのアナログ集積設計技術（下）"，第四版，培風館，p.263-264，2003

ＡＧＣを用いてギルバートセル型のＶＧＡを制御する際、ＶＧＡを所望の利得に制御できないという問題が生じる。この問題について以下詳述する。
図６に示したＶＧＡにおいて、差動入力信号ＤＴ，ＤＣの振幅（＋Ｖｉ，−Ｖｉ）に応じて増幅用トランジスタｑ２４を流れるコレクタ電流を＋Ｉｃとすると、増幅用トランジスタｑ２５を流れるコレクタ電流は−Ｉｃである。この下部差動対で生成された差動電流（Ｉｃ，−Ｉｃ）を、上部差動対を構成する２つの振幅調整用トランジスタに分配比αで分配する。つまり、増幅用トランジスタｑ２４を流れるコレクタ電流＋Ｉｃのうち振幅調整用トランジスタｑ２０にはαＩｃの電流が分配され、振幅調整用トランジスタｑ２１には（１−α）Ｉｃの電流が分配される。また、増幅用トランジスタｑ２５を流れるコレクタ電流（−Ｉｃ）のうち振幅調整用トランジスタｑ２２には−（１−α）Ｉｃの電流が分配され、振幅調整用トランジスタｑ２３には−αＩｃの電流が分配される。

分配された電流は、互いに逆相の関係となる組合せで合成される。つまり、αＩｃと−（１−α）Ｉｃとが合成され、−αＩｃと（１−α）Ｉｃとが合成される。この結果、コレクタ抵抗ｒ２０には（２α−１）Ｉｃの電流が流れ、コレクタ抵抗ｒ２１には−（２α−１）Ｉｃの電流が流れる。分配比αは、利得制御信号ＧＣＴ，ＧＣＣの電圧値の大小関係で決定される。例えば、ＧＣＴ−ＧＣＣ≫０ならばα＝１、ＧＣＴ−ＧＣＣ＝０ならばα＝０．５、ＧＣＴ−ＧＣＣ≪０ならばα＝０である。なお、αは１，０．５，０のみでなく、ＧＣＴ−ＧＣＣ＞０の領域で１〜０．５の間、ＧＣＴ−ＧＣＣ＜０の領域で０．５〜０の連続値をとることが可能である。

ここで、電位上昇を正、電位降下を負とし、コレクタ抵抗ｒ２０，ｒ２１の抵抗値をＲＬとすれば、ＶＧＡから出力される正相出力信号ＱＴの振幅は（２α−１）ＩｃＲＬ、逆相出力信号ＱＣの振幅は−（２α−１）ＩｃＲＬとなり、差動出力振幅は２（２α−１）ＩｃＲＬと表される。

ギルバートセル型のＶＧＡは、下部差動対で生成された電流を、上部差動対を構成する２つの振幅調整用トランジスタに分配にする。さらに、このような分配機能に加えて、正相信号と逆相信号を合成するという合成機能を備えている。すなわち、振幅調整用トランジスタｑ２３のコレクタから出力される正相信号と振幅調整用トランジスタｑ２１のコレクタから出力される逆相信号との合成結果を正相出力信号ＱＴとして出力し、振幅調整用トランジスタｑ２０のコレクタから出力される逆相信号と振幅調整用トランジスタｑ２２のコレクタから出力される正相信号との合成結果を逆相出力信号ＱＣとして出力する。このように、ギルバートセル型のＶＧＡは、分配機能と合成機能により出力振幅を変化させるものとなっている。

以上の説明から、ギルバートセル型ＶＧＡの差動利得Ｇｄｉｆｆは、次式のように差動出力振幅を差動入力振幅で除した値となる。
Ｇｄｉｆｆ＝（２α−１）ＩｃＲＬ／Ｖｉ ・・・（３）
式（３）式において、ＩｃＲＬ／Ｖｉは定数、αが利得制御信号ＧＣＴ，ＧＣＣにより０〜１の範囲で変動する変数である。よって、ＶＧＡの差動利得の絶対値｜Ｇｄｉｆｆ｜は、変数αの変動に伴い図７のように変化する。なお、図７には変数αに対応する利得制御信号差動電圧ＧＣＴ−ＧＣＣの関係も同時に記した。図７に示されているように、ギルバートセル型のＶＧＡの利得変化は単調な変化ではない。この利得変化の非単調性が、後で述べるように、ＶＧＡを所望の利得に制御できない一因となる。

次に、従来のＡＧＣの過渡動作について図５を用いて説明する。ＡＧＣ４の出力信号レベルは、ＡＧＣ４の出力部に存在するオペアンプ４３の入力差動信号の正負で決定される。すなわち、オペアンプ４３の入力差動信号が正であれば、出力信号はハイレベルとなり、入力差動信号が負であれば出力信号はローレベルとなる。ここで、オペアンプ４３の入力差動信号は式（１）で表される。式（１）を変形すると次式となる。
ＡＳｅｔ−（ＴＨｏ−Ａｖｅ） ・・・（４）

このように、オペアンプ４３の入力差動信号は設定出力振幅ＡＳｅｔとＶＧＡ２の出力振幅（ＴＨｏ−Ａｖｅ）との差分であり、設定出力振幅ＡＳｅｔとＶＧＡ２の出力振幅（ＴＨｏ−Ａｖｅ）の大小関係でオペアンプ４３の入力差動信号の正負、ひいてはＡＧＣ４の出力信号レベルが決定される。ＶＧＡ２の出力振幅（ＴＨｏ−Ａｖｅ）が設定出力振幅ＡＳｅｔより小さい場合、式（４）は正であり、ＡＧＣ４の出力信号レベルはハイレベルとなる。逆に、ＶＧＡ２の出力振幅（ＴＨｏ−Ａｖｅ）が設定出力振幅ＡＳｅｔより大きい場合、式（４）は負であり、ＡＧＣ４の出力信号レベルはローレベルとなる。

以上の議論をまとめて、ＶＧＡ２の出力振幅とＡＧＣ４の出力信号レベルとの関係を定性的に表したグラフを図８に示す。図８から明らかなように、ＶＧＡ２の出力振幅が大きいほど、ＡＧＣ４の出力信号レベルが低くなっている。このような関係の下、ＡＧＣ４は、ＶＧＡ２の出力振幅が設定出力振幅へ収束するように過渡動作をする。

次に、ギルバートセル型のＶＧＡ２とＡＧＣ４を一体化したときの動作について図９を用いて説明する。図９は図７と図８を一体化したものである。ギルバートセル型のＶＧＡ２とＡＧＣ４を一体化した場合、図７の横軸の利得制御信号差動電圧は、図８の縦軸のＡＧＣ出力信号レベルそのものとなる。したがって、図９では、横軸を利得制御信号差動電圧（＝ＡＧＣ出力信号レベル）としている。

図９の１００の箇所で示すようにＶＧＡ２の出力振幅が設定出力振幅よりも十分に大きい場合、ＡＧＣ４の出力信号レベルが小さくなる。この場合、本来ならばＶＧＡ２の利得を低くしてＶＧＡ２の出力振幅を設定出力振幅に近づけたいにも拘らず、図９の１０１の箇所で示すようにギルバートセル型のＶＧＡ２の非単調的な利得変動特性のためにＶＧＡ２の利得が更に大きくなってしまい、ＶＧＡ２の出力振幅が更に増大してしまうという現象が起こり得る。以上のように、ＡＧＣ４を用いてギルバートセル型のＶＧＡ２を制御する場合、ＶＧＡ２の所望の設定出力振幅が得られない可能性があった。

本発明は、上記課題を解決するためになされたもので、利得可変アンプが如何なる初期値の出力振幅であっても設定出力振幅へ収束させることができ、所望の設定出力振幅を得ることができる増幅回路を提供することを目的とする。

本発明の増幅回路は、主信号を増幅するギルバートセル型の利得可変アンプを少なくとも有する主信号系と、前記利得可変アンプの利得を調整する自動利得調整回路とを備え、前記自動利得調整回路は、前記主信号系で増幅された主信号の振幅を検出する振幅検出手段と、この振幅検出手段で検出された振幅が予め設定された設定出力振幅と等しくなるように利得制御信号ＧＣＴ，ＧＣＣを生成して前記利得可変アンプの利得を制御する利得制御信号生成手段とを備え、前記利得制御信号ＧＣＴ，ＧＣＣは、ＧＣＴ−ＧＣＣ≧０を満たし、前記利得可変アンプは、前記主信号が入力される差動構成の第１の増幅用トランジスタを含む増幅部と、前記第１の増幅用トランジスタとカスコード接続された差動構成の振幅調整用トランジスタを含み、この振幅調整用トランジスタに入力される前記利得制御信号ＧＣＴ，ＧＣＣに応じて前記第１の増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、一端に電源電圧が供給され、他端が前記差動構成の振幅調整用トランジスタのコレクタに接続された第１、第２のコレクタ抵抗と、前記増幅部および振幅調整部に定電流を供給する第１の電流源とを備え、前記主信号に応じて前記増幅部の第１の増幅用トランジスタで生成された電流を、前記利得制御信号ＧＣＴ，ＧＣＣの大小関係で決定される分配比で前記差動構成の振幅調整用トランジスタに分配し、この振幅調整用トランジスタの出力を利得可変アンプの出力とし、前記利得可変アンプの増幅部は、ベースに正相の前記主信号が入力され、エミッタが前記第１の電流源に接続された正相入力側の前記第１の増幅用トランジスタと、ベースに逆相の前記主信号が入力され、エミッタが前記第１の電流源に接続された逆相入力側の前記第１の増幅用トランジスタとを備え、前記利得可変アンプの振幅調整部は、ベースに前記利得制御信号ＧＣＴが入力され、エミッタが前記逆相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタに正相出力側の前記第１のコレクタ抵抗を介して電源電圧が供給される正相出力用の第１の前記振幅調整用トランジスタと、ベースに前記利得制御信号ＧＣＴが入力され、エミッタが前記正相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタに逆相出力側の前記第２のコレクタ抵抗を介して電源電圧が供給される逆相出力用の第１の前記振幅調整用トランジスタと、ベースに前記利得制御信号ＧＣＣが入力され、エミッタが前記逆相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタが前記逆相出力用の第１の振幅調整用トランジスタのコレクタに接続された正相出力用の第２の前記振幅調整用トランジスタと、ベースに前記利得制御信号ＧＣＣが入力され、エミッタが前記正相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタが前記正相出力用の第１の振幅調整用トランジスタのコレクタに接続された逆相出力用の第２の前記振幅調整用トランジスタとを備え、前記正相出力用の第１の振幅調整用トランジスタのコレクタおよび前記逆相出力用の第２の振幅調整用トランジスタのコレクタと前記正相出力側のコレクタ抵抗との接続点から正相出力信号を出力し、前記逆相出力用の第１の振幅調整用トランジスタのコレクタおよび前記正相出力用の第２の振幅調整用トランジスタのコレクタと前記逆相出力側のコレクタ抵抗との接続点から逆相出力信号を出力し、前記利得制御信号生成手段は、オペアンプからなり、このオペアンプは、前記設定出力振幅と前記振幅検出手段で検出された振幅との差分を増幅するアンプと、このアンプから出力される差動出力信号に応じて前記利得制御信号ＧＣＴ，ＧＣＣを出力する出力回路とを備え、前記出力回路は、ベースに前記差動出力信号が入力される差動構成の第２の増幅用トランジスタと、前記第２の増幅用トランジスタに定電流を供給する第２の電流源と、一端に電源電圧が供給され、他端が正相入力側の前記第２の増幅用トランジスタのコレクタに接続された第３のコレクタ抵抗と、一端に電源電圧が供給される第４のコレクタ抵抗と、一端が前記第４のコレクタ抵抗の他端に接続され、他端が逆相入力側の前記第２の増幅用トランジスタのコレクタに接続された第５のコレクタ抵抗とを備え、前記第４、第５のコレクタ抵抗の接続点から前記利得制御信号ＧＣＴを出力し、正相入力側の前記第２の増幅用トランジスタのコレクタと前記第３のコレクタ抵抗との接続点から前記利得制御信号ＧＣＣを出力することを特徴とするものである。

本発明によれば、自動利得調整回路に、主信号系で増幅された主信号の振幅を検出する振幅検出手段と、振幅検出手段で検出された振幅が予め設定された設定出力振幅と等しくなるように利得制御信号ＧＣＴ，ＧＣＣを生成して利得可変アンプの利得を制御する利得制御信号生成手段とを設け、利得制御信号ＧＣＴ，ＧＣＣが、ＧＣＴ−ＧＣＣ≧０を満たすようにすることにより、利得可変アンプが如何なる初期値の出力振幅であっても設定出力振幅へ収束させることができ、所望の設定出力振幅を得ることができる。

また、本発明では、利得制御信号生成手段をオペアンプで構成し、オペアンプの出力回路を、ベースに差動出力信号が入力される差動構成の第２の増幅用トランジスタと、第２の増幅用トランジスタに定電流を供給する第２の電流源と、一端に電源電圧が供給され、他端が正相入力側の第２の増幅用トランジスタのコレクタに接続された第３のコレクタ抵抗と、一端に電源電圧が供給され、他端が逆相入力側の第２の増幅用トランジスタのコレクタに接続された第４のコレクタ抵抗とから構成し、第３、第４のコレクタ抵抗の接続点から利得制御信号ＧＣＴを出力し、正相入力側の第２の増幅用トランジスタのコレクタと第３のコレクタ抵抗との接続点から利得制御信号ＧＣＣを出力することにより、ＧＣＴ−ＧＣＣ≧０を実現することができる。

また、本発明では、利得制御信号生成手段をオペアンプで構成し、オペアンプの出力回路を、ベースに差動出力信号が入力される差動構成の第２の増幅用トランジスタと、第２の増幅用トランジスタに定電流を供給する第２の電流源と、一端に電源電圧が供給され、他端が正相入力側の第２の増幅用トランジスタのコレクタに接続された第３のコレクタ抵抗と、一端に電源電圧が供給される第４のコレクタ抵抗と、一端が第４のコレクタ抵抗の他端に接続され、他端が逆相入力側の第２の増幅用トランジスタのコレクタに接続された第５のコレクタ抵抗とから構成し、第４、第５のコレクタ抵抗の接続点から利得制御信号ＧＣＴを出力し、正相入力側の第２の増幅用トランジスタのコレクタと第３のコレクタ抵抗との接続点から利得制御信号ＧＣＣを出力することにより、ＧＣＴ−ＧＣＣ≧０を実現することができる。

本発明の第１の実施の形態に係る自動利得調整回路の動作を説明する図である。 本発明の第２の実施の形態に係る自動利得調整回路内のオペアンプの最終出力回路の構成を示す回路図である。 本発明の第３の実施の形態に係る自動利得調整回路内のオペアンプの最終出力回路の構成を示す回路図である。 本発明の第３の実施の形態における、利得制御信号差動電圧、利得制御信号および利得可変アンプの出力信号の過渡応答特性のシミュレーション結果を示す図である。 従来のトランスインピーダンス増幅回路の構成を示すブロック図である。 ギルバートセル型の利得可変アンプの構成を示す回路図である。 ギルバートセル型の利得可変アンプの差動利得の変化を示す図である。 利得可変アンプの出力振幅と自動利得調整回路の出力信号レベルとの関係を示す図である。 ギルバートセル型の利得可変アンプを用いた場合に発生する問題点を説明する図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るＡＧＣの動作を説明する図である。本実施の形態においても、ＡＧＣおよびギルバートセル型のＶＧＡを用いるトランスインピーダンス増幅回路の構成は従来と同様であるので、図５、図６の符号を用いて説明する。本実施の形態では、ＡＧＣ４から出力される利得制御信号ＧＣＴ，ＧＣＣがＧＣＴ−ＧＣＣ≧０を満たすように限定することで、従来の課題を解決している。図１は、図９と同様に横軸をＡＧＣ４の出力信号レベルとし、ＶＧＡ２の差動利得の絶対値｜Ｇｄｉｆｆ｜とＶＧＡ２の出力振幅とを縦軸にとっているが、ＶＧＡ２の利得および出力振幅はＧＣＴ−ＧＣＣ≧０の範囲を満たす利得制御信号ＧＣＴ，ＧＣＣに応じて変化する。

本実施の形態のＡＧＣ４の動作を簡単に説明する。図１に示すように、ＡＧＣ４は、ＶＧＡ２の出力振幅が設定出力振幅よりも十分に大きい場合、ＧＣＴ−ＧＣＣ＝０付近の利得制御信号ＧＣＴ，ＧＣＣを出力する。この利得制御信号ＧＣＴ，ＧＣＣにより、ＶＧＡ２の利得は、ＧＣＴ−ＧＣＣ＝０付近に対応した低い利得（場合によっては損失）に設定される。したがって、ＶＧＡ２の大きな出力振幅は徐々に減じられ、設定出力振幅へ収束していく。

反対に、ＶＧＡ２の出力振幅が設定出力振幅よりも十分に小さい場合、ＡＧＣ４は、ＧＣＴ−ＧＣＣ≫０を満たす利得制御信号ＧＣＴ，ＧＣＣを出力する。この利得制御信号ＧＣＴ，ＧＣＣにより、ＶＧＡ２の利得は、ＧＣＴ−ＧＣＣ≫０に対応した高い利得に設定される。したがって、ＶＧＡ２の小さな出力振幅は徐々に増大し、設定出力振幅へ収束していく。

また、ＶＧＡ２の出力振幅が小さい値から大きい値へと増大して設定出力振幅を超えたとしても、その増大した出力振幅に対応した低い利得となるようにＶＧＡ２が制御されるので、ＶＧＡ２の出力振幅は最終的には設定出力振幅へと収束する。
以上のように、本実施の形態によれば、ＶＧＡ２の所望の設定出力振幅が得られないという問題を解消することができ、如何なる初期値の出力振幅であっても設定出力振幅へ収束させることが可能となる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図２は本発明の第２の実施の形態に係るＡＧＣ内のオペアンプの最終出力回路の構成を示す回路図である。この図２は、図５に示したオペアンプ４３の最終出力回路の構成を示している。その他の構成は、図５、図６に示した従来例と同一である。

オペアンプ４３の最終出力回路は、ベースに差動入力信号ＩＴ，ＩＣが入力される差動対を構成する増幅用トランジスタｑａ４１，ｑａ４２と、ベースに一定のバイアス電圧ＶＣＳが供給され、コレクタが増幅用トランジスタｑａ４１のエミッタに接続された電流源トランジスタｑｓ４１と、ベースにバイアス電圧ＶＣＳが供給され、コレクタが増幅用トランジスタｑａ４２のエミッタに接続された電流源トランジスタｑｓ４２と、一端が増幅用トランジスタｑａ４１のエミッタに接続され、他端が増幅用トランジスタｑａ４２のエミッタに接続された抵抗ｒａ４０と、一端に電源電圧ＶＣＣが供給される抵抗ｒａ４９と、一端が抵抗ｒａ４９の他端に接続され、他端が増幅用トランジスタｑａ４１のコレクタに接続されたコレクタ抵抗ｒａ４１と、一端が抵抗ｒａ４９の他端に接続され、他端が増幅用トランジスタｑａ４２のコレクタに接続されたコレクタ抵抗ｒａ４２と、一端が電流源トランジスタｑｓ４１のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｓ４１と、一端が電流源トランジスタｑｓ４２のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｓ４２とから構成される。

コレクタ抵抗ｒａ４１とｒａ４２の値は同一である（ｒａ４１＝ｒａ４２）。図２に示した最終出力回路には、オペアンプ４３内の前段のアンプ（不図示）から、設定出力振幅ＡＳｅｔとＶＧＡ２の出力振幅（ＴＨｏ−Ａｖｅ）との差分を増幅した結果である差動入力信号ＩＴ，ＩＣが入力される。なお、オペアンプ４３の入力段を形成するアンプの構成は周知であるので、詳細な説明は省略する。

本実施の形態の特徴は、増幅用トランジスタｑａ４１のコレクタとコレクタ抵抗ｒａ４１との接続点から利得制御信号ＧＣＣを取り出しているのに対し、コレクタ抵抗ｒａ４１とコレクタｒａ４２との接続点から利得制御信号ＧＣＴを取り出している点にある。
この特徴的な回路構成により、利得制御信号ＧＣＴはＧＣＣよりも決して低い電位とはならず、ギルバートセル型のＶＧＡ２を安定的に制御可能な利得制御信号範囲ＧＣＴ−ＧＣＣ≧０を満たす利得制御信号ＧＣＴ，ＧＣＣをＡＧＣ４からＶＧＡ２に供給することが可能となる。

ＧＣＴ−ＧＣＣ≧０となる理由について図２を用いて説明する。図２の回路は、電流源トランジスタｑｓ４１，ｑｓ４２および抵抗ｒｓ４１，ｒｓ４２で構成される電流源を、増幅用トランジスタｑａ４１，ｑａ４２によって切り替える電流切替型の差動アンプである。電流源に流れる総電流量をＩｓとすると、電流源トランジスタｑｓ４１と抵抗ｒｓ４１に流れる電流量がＩｓ／２となり、電流源トランジスタｑｓ４２と抵抗ｒｓ４２に流れる電流量もＩｓ／２となる。

よって、増幅用トランジスタｑａ４１にはコレクタからエミッタの方向へ０〜Ｉｓの範囲の電流が流れ、増幅用トランジスタｑａ４１のコレクタに一端が接続されたコレクタ抵抗ｒａ４１にも同じく０〜Ｉｓの範囲の電流が流れる。ここで、利得制御信号ＧＣＴはコレクタ抵抗ｒａ４１の２つの端子のうち、電流の上流側に位置する端子から取り出され、利得制御信号ＧＣＣは電流の下流側に位置する端子から取り出される。故に、利得制御信号ＧＣＴの電位は、利得制御信号ＧＣＣと等しいか、あるいは高くなる。

なお、利得制御信号ＧＣＴの電位が利得制御信号ＧＣＣの電位と等しい、すなわちＧＣＴ−ＧＣＣ＝０となるのは、電流源の電流Ｉｓの全てが増幅用トランジスタｑａ４２およびコレクタ抵抗ｒａ４２を流れる場合である。
以上のようにして、本実施の形態では、ＧＣＴ−ＧＣＣ≧０の範囲を満たす利得制御信号ＧＣＴ，ＧＣＣを生成することができる。

なお、本実施の形態では、コレクタ抵抗ｒａ４１，ｒａ４２と電源電圧ＶＣＣとの間に抵抗ｒａ４９を設けているが、この抵抗ｒａ４９は必須の構成要素ではない。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図３は本発明の第３の実施の形態に係るＡＧＣ内のオペアンプの最終出力回路の構成を示す回路図であり、図２と同様の構成には同一の符号を付してある。本実施の形態においても、当該最終出力回路以外の構成は、図５、図６に示した従来例と同一である。

本実施の形態では、抵抗ｒａ４９と増幅用トランジスタｑａ４２のコレクタとの間にコレクタ抵抗ｒａ４３，ｒａ４４を設け、コレクタ抵抗ｒａ４３とコレクタ抵抗ｒａ４４との接続点から利得制御信号ＧＣＴを取り出している。この構成は、図２に示したコレクタ抵抗ｒａ４２を分割し、分割した抵抗同士の共通ノードから利得制御信号ＧＣＴを取り出していることに相当する。このとき、コレクタ抵抗ｒａ４３とｒａ４４の抵抗値の和と、コレクタ抵抗Ｒａ４１の抵抗値とは等しい（ｒａ４３＋ｒａ４４＝ｒａ４１）。

本実施の形態は、利得制御信号ＧＣＴ，ＧＣＣを出力するオペアンプ４３の出力端子から、電流Ｉｂが流れ出す場合を考慮したものであり、電流Ｉｂが存在してもギルバートセル型のＶＧＡ２が安定的に利得制御される条件ＧＣＴ−ＧＣＣ≧０、特にＧＣＴ−ＧＣＣ＝０を満たすことを可能とする。

本実施の形態の動作について以下に説明する。電流Ｉｂが存在する場合、増幅用トランジスタｑａ４１に流れる電流を０としても、コレクタ抵抗ｒａ４１には電流Ｉｂが流れてしまう。よって、コレクタ抵抗ｒａ４１によってＩｂ×ｒａ４１の電圧降下が生じてしまい、第２の実施の形態のようにコレクタ抵抗ｒａ４１の電流の上流側に位置する端子から利得制御信号ＧＣＴを取り出したとしても、ＧＣＴ−ＧＣＣ＝０を実現することができない。

そこで、本実施の形態では、図３のようにコレクタ抵抗ｒａ４３とコレクタ抵抗ｒａ４４との接続点から利得制御信号ＧＣＴを取り出し、コレクタ抵抗ｒａ４３の電位降下を利用してＧＣＴ−ＧＣＣ＝０を実現する。ここで、コレクタ抵抗ｒａ４３の値は、コレクタ抵抗ｒａ４３における電位降下（Ｉｓ＋Ｉｂ）×ｒａ４３が抵抗ｒａ４１における電位降下Ｉｂ×ｒａ４１と等しいという以下の条件から算出される。
（Ｉｓ＋Ｉｂ）×ｒａ４３＝Ｉｂ×ｒａ４１ ・・・（５）
式（５）より、抵抗ｒａ４３の値は次式のようになる。
ｒａ４３＝｛Ｉｂ／（Ｉｓ＋Ｉｂ）｝×ｒａ４１ ・・・（６）

本実施の形態における、利得制御信号差動電圧ＧＣＴ−ＧＣＣ、利得制御信号ＧＣＴ，ＧＣＣ、およびギルバートセル型のＶＧＡ２の出力信号ＱＴ，ＱＣの過渡応答特性のシミュレーション結果を図４に示す。図４の横軸は時間、縦軸は電圧である。図４によれば、本実施の形態のＡＧＣ４のオペアンプ４３の回路構成により、ＧＣＴ−ＧＣＣ≧０の条件が初期状態、利得変動中、利得安定状態のいずれの状態でも担保されており、ギルバートセル型のＶＧＡ２を安定して利得調整せしめていることが分かる。また、ギルバートセル型のＶＧＡ２の出力信号ＱＴ，ＱＣの振幅についても、７５ｎｓ以降の利得安定状態ではほぼ一定値を保っており、ギルバートセル型のＶＧＡ２の安定した利得調整機能が得られていることが確認できる。なお、第１の実施の形態と同様に、抵抗ｒａ４９は必須の構成要素ではない。

本発明は、利得可変機能を有する増幅器の利得調整を行う技術に適用することができる。

１…トランスインピーダンスコア回路、２…利得可変アンプ、３…出力バッファ、４…自動利得調整回路、ｑ２０，ｑ２１，ｑ２２，ｑ２３，ｑ２４，ｑ２５，ｑａ４１，ｑａ４２，ｑｓ４１，ｑｓ４２…トランジスタ、ＩＳ…電流源、ｒ２０，ｒ２１，ｒａ４０，ｒａ４１，ｒａ４２，ｒａ４３，ｒａ４４，ｒａ４９，ｒｓ４１，ｒｓ４２…抵抗。

Claims (1)

1. 主信号を増幅するギルバートセル型の利得可変アンプを少なくとも有する主信号系と、
   前記利得可変アンプの利得を調整する自動利得調整回路とを備え、
   前記自動利得調整回路は、
   前記主信号系で増幅された主信号の振幅を検出する振幅検出手段と、
   この振幅検出手段で検出された振幅が予め設定された設定出力振幅と等しくなるように利得制御信号ＧＣＴ，ＧＣＣを生成して前記利得可変アンプの利得を制御する利得制御信号生成手段とを備え、
   前記利得制御信号ＧＣＴ，ＧＣＣは、ＧＣＴ−ＧＣＣ≧０を満たし、
   前記利得可変アンプは、
   前記主信号が入力される差動構成の第１の増幅用トランジスタを含む増幅部と、
   前記第１の増幅用トランジスタとカスコード接続された差動構成の振幅調整用トランジスタを含み、この振幅調整用トランジスタに入力される前記利得制御信号ＧＣＴ，ＧＣＣに応じて前記第１の増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、
   一端に電源電圧が供給され、他端が前記差動構成の振幅調整用トランジスタのコレクタに接続された第１、第２のコレクタ抵抗と、
   前記増幅部および振幅調整部に定電流を供給する第１の電流源とを備え、
   前記主信号に応じて前記増幅部の第１の増幅用トランジスタで生成された電流を、前記利得制御信号ＧＣＴ，ＧＣＣの大小関係で決定される分配比で前記差動構成の振幅調整用トランジスタに分配し、この振幅調整用トランジスタの出力を利得可変アンプの出力とし、
   前記利得可変アンプの増幅部は、
   ベースに正相の前記主信号が入力され、エミッタが前記第１の電流源に接続された正相入力側の前記第１の増幅用トランジスタと、ベースに逆相の前記主信号が入力され、エミッタが前記第１の電流源に接続された逆相入力側の前記第１の増幅用トランジスタとを備え、
   前記利得可変アンプの振幅調整部は、
   ベースに前記利得制御信号ＧＣＴが入力され、エミッタが前記逆相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタに正相出力側の前記第１のコレクタ抵抗を介して電源電圧が供給される正相出力用の第１の前記振幅調整用トランジスタと、
   ベースに前記利得制御信号ＧＣＴが入力され、エミッタが前記正相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタに逆相出力側の前記第２のコレクタ抵抗を介して電源電圧が供給される逆相出力用の第１の前記振幅調整用トランジスタと、
   ベースに前記利得制御信号ＧＣＣが入力され、エミッタが前記逆相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタが前記逆相出力用の第１の振幅調整用トランジスタのコレクタに接続された正相出力用の第２の前記振幅調整用トランジスタと、
   ベースに前記利得制御信号ＧＣＣが入力され、エミッタが前記正相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタが前記正相出力用の第１の振幅調整用トランジスタのコレクタに接続された逆相出力用の第２の前記振幅調整用トランジスタとを備え、
   前記正相出力用の第１の振幅調整用トランジスタのコレクタおよび前記逆相出力用の第２の振幅調整用トランジスタのコレクタと前記正相出力側のコレクタ抵抗との接続点から正相出力信号を出力し、前記逆相出力用の第１の振幅調整用トランジスタのコレクタおよび前記正相出力用の第２の振幅調整用トランジスタのコレクタと前記逆相出力側のコレクタ抵抗との接続点から逆相出力信号を出力し、
   前記利得制御信号生成手段は、オペアンプからなり、
   このオペアンプは、
   前記設定出力振幅と前記振幅検出手段で検出された振幅との差分を増幅するアンプと、
   このアンプから出力される差動出力信号に応じて前記利得制御信号ＧＣＴ，ＧＣＣを出力する出力回路とを備え、
   前記出力回路は、
   ベースに前記差動出力信号が入力される差動構成の第２の増幅用トランジスタと、
   前記第２の増幅用トランジスタに定電流を供給する第２の電流源と、
   一端に電源電圧が供給され、他端が正相入力側の前記第２の増幅用トランジスタのコレクタに接続された第３のコレクタ抵抗と、
   一端に電源電圧が供給される第４のコレクタ抵抗と、
   一端が前記第４のコレクタ抵抗の他端に接続され、他端が逆相入力側の前記第２の増幅用トランジスタのコレクタに接続された第５のコレクタ抵抗とを備え、
   前記第４、第５のコレクタ抵抗の接続点から前記利得制御信号ＧＣＴを出力し、正相入力側の前記第２の増幅用トランジスタのコレクタと前記第３のコレクタ抵抗との接続点から前記利得制御信号ＧＣＣを出力することを特徴とする増幅回路。

Images