JP2017147696A - 読み出し回路 - Google Patents

Abstract

【課題】高いＳＮＲを有する読み出し回路を提供する。【解決手段】一実施形態に係る読み出し回路は、第１，第２トランジスタと、第１，第２可変抵抗と、第１，第２抵抗と、を備える。第１，第２トランジスタは、第１端子と、第２端子と、バイアス電圧を印加された制御端子と、を備える。第１可変抵抗は、第１基準電圧線に接続された第１端子と、第１トランジスタの第１端子に接続された第２端子と、を備える。第１抵抗は、第１基準電圧線に接続された第１端子と、第２トランジスタの第１端子に接続された第２端子と、を備える。第２抵抗は、第１トランジスタの第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える。第２可変抵抗は、第２トランジスタの第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える。【選択図】図１

Description

本発明の実施形態は、読み出し回路に関する。

可変抵抗センサでは、光などの検出対象の変化は、抵抗値の変化として検出され、抵抗値の変化は、読み出し回路により読み出される。読み出し回路は、読み出した抵抗値の変化に応じた検出信号を出力する。

従来、読み出し回路として、ホイートストンブリッジが利用されている。ＭＥＭＳ（Micro Electro Mechanical Systems）センサに多く採用される、２つの順方向の可変抵抗を備えたセンサでは、２つの可変抵抗が、ホイートストンブリッジの対角に配置される。

従来のホイートストンブリッジでは、抵抗値が変化すると、抵抗を流れる電流の電流値や、抵抗に印加された同相電圧が変化する。このため、抵抗値の変化を電圧値の変化に変換する効率が低かった。結果として、出力される検出信号のＳＮＲ（Signal to Noise Ratio）が低いという問題があった。

特開２００６−１７４１２２号公報 特開２００８−１９９５６３号公報 特開２０１５−１１９４７３号公報

高いＳＮＲを有する読み出し回路を提供する。

一実施形態に係る読み出し回路は、第１トランジスタと、第２トランジスタと、第１可変抵抗と、第１抵抗と、第２抵抗と、第２可変抵抗と、を備える。第１トランジスタは、第１端子と、第２端子と、バイアス電圧を印加された制御端子と、を備える。第２トランジスタは、第１端子と、第２端子と、前記バイアス電圧を印加された制御端子と、を備える。第１可変抵抗は、第１基準電圧線に接続された第１端子と、第１トランジスタの第１端子に接続された第２端子と、を備える。第１抵抗は、第１基準電圧線に接続された第１端子と、第２トランジスタの第１端子に接続された第２端子と、を備える。第２抵抗は、第１トランジスタの第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える。第２可変抵抗は、第２トランジスタの第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える。

第１実施形態に係る読み出し回路の一例を示す図。 従来の読み出し回路の一例を示す図。 図１の増幅回路の一例を示す図。 図１の増幅回路Ａの他の例を示す図。 第２実施形態に係る読み出し回路の一例を示す図。 第３実施形態に係る読み出し回路の一例を示す図。 第４実施形態に係る読み出し回路の一例を示す図。 図７のフィルタ回路の一例を示す図。 第５実施形態に係る読み出し回路の一例を示す図。 第５実施形態に係る読み出し回路の他の例を示す図。

以下、本発明の実施形態について図面を参照して説明する。

（第１実施形態）
第１実施形態に係る読み出し回路について、図１〜図４を参照して説明する。本実施形態に係る読み出し回路は、可変抵抗センサの抵抗値の変化を読み出す。すなわち、読み出し回路は、可変抵抗センサの抵抗値の変化に応じた検出信号を出力する。

まず、読み出し回路の構成について説明する。図１は、本実施形態に係る読み出し回路の一例を示す図である。図１の読み出し回路は、トランジスタＭ_１と、トランジスタＭ_２と、可変抵抗ＶＲ_１と、抵抗Ｒ_１と、抵抗Ｒ_２と、可変抵抗ＶＲ_２と、出力端子Ｔ_１と、出力端子Ｔ_２と、増幅回路Ａと、を備える。

トランジスタＭ_１（第１トランジスタ）は、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（以下、「ＮＭＯＳ」という）であって、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、可変抵抗ＶＲ_１の第２端子に接続される。ドレイン端子は、抵抗Ｒ_２の第１端子と、出力端子Ｔ_１と、に接続される。ゲート端子は、所定のバイアス電圧Ｖ_ｂを印加される。

トランジスタＭ_２（第２トランジスタ）は、ＮＭＯＳであって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、抵抗Ｒ_１の第２端子に接続される。ドレイン端子は、可変抵抗ＶＲ_２の第１端子と、出力端子Ｔ_２と、に接続される。ゲート端子は、所定のバイアス電圧Ｖ_ｂを印加される。

可変抵抗ＶＲ_１（第１可変抵抗）は、可変抵抗センサが備える可変抵抗である。可変抵抗ＶＲ_１は、光などの検出対象の変化に応じて、抵抗値が変化する。可変抵抗ＶＲ_１は、第１端子と、第２端子と、を備える。第１端子は、接地線（第１基準電圧線）に接続される。すなわち、第１端子は、接地される。第２端子は、トランジスタＭ_１のソース端子に接続される。

抵抗Ｒ_１は、（第１抵抗）抵抗値が一定の固定抵抗である。抵抗Ｒ_１は、第１端子と、第２端子と、を備える。第１端子は、接地線に接続される。すなわち、第１端子は、接地される。第２端子は、トランジスタＭ_２のソース端子に接続される。

抵抗Ｒ_２は、（第２抵抗）抵抗値が一定の固定抵抗である。抵抗Ｒ_２は、第１端子と、第２端子と、を備える。第１端子は、トランジスタＭ_１のドレイン端子と、出力端子Ｔ_１と、に接続される。第２端子は、電源線（第２基準電圧線）に接続される。

可変抵抗ＶＲ_２（第２可変抵抗）は、可変抵抗センサが備える可変抵抗である。可変抵抗ＶＲ_２は、光などの検出対象の変化に応じて、抵抗値が変化する。可変抵抗ＶＲ_２は、第１端子と、第２端子と、を備える。第１端子は、トランジスタＭ_２のドレイン端子と、出力端子Ｔ_２と、に接続される。第２端子は、電源線に接続される。

出力端子Ｔ_１は、トランジスタＭ_１のドレイン端子と、抵抗Ｒ_２の第１端子と、増幅回路Ａの第１入力端子Ｔ_３と、に接続される。出力端子Ｔ_１の電圧が、可変抵抗ＶＲ_１による検出信号として、増幅回路Ａに入力される。

出力端子Ｔ_２は、トランジスタＭ_２のドレイン端子と、可変抵抗ＶＲ_２の第１端子と、増幅回路Ａの第２入力端子Ｔ_４と、に接続される。出力端子Ｔ_２の電圧が、可変抵抗ＶＲ_２による検出信号として、増幅回路Ａに入力される。

増幅回路Ａは、電圧を増幅する差動入力の電圧増幅回路であり、高い入力インピーダンスを有する。入力端子Ｔ_３，Ｔ_４と、出力端子Ｔ_５，Ｔ_６と、を備える。入力端子Ｔ_３は、出力端子Ｔ_１に接続される。入力端子Ｔ_４は、出力端子Ｔ_２に接続される。増幅回路Ａは、入力端子Ｔ_３，Ｔ_４から差動入力された検出信号（電圧信号）を増幅し、増幅した検出信号を差動出力する。増幅回路Ａの構成について、詳しくは後述する。

次に、図１の読み出し回路の動作について説明する。

トランジスタＭ_１は、ソース端子と接地線との間に、可変抵抗ＶＲ_１が接続されている。このため、トランジスタＭ_１のドレイン電流Ｉ_１は、Ｉ_１＝Ｉ_ｂ１（１−ε_１）となる。Ｉ_ｂ１は、無信号時のドレイン電流、すなわち、バイアス電流の電流値である。ε_１は、可変抵抗ＶＲ_１の抵抗値の変化率である。

また、増幅回路Ａの入力インピーダンスは、抵抗Ｒ_２の抵抗値より十分に大きい。したがって、出力端子Ｔ_１の電圧Ｖ_１は、Ｖ_１＝Ｖ_ＤＤ−Ｒ_２Ｉ_ｂ１（１−ε_１）となる。Ｖ_ＤＤは、電源電圧値である。Ｒ_２は、抵抗Ｒ_２の抵抗値である。

同様に、トランジスタＭ_２は、ソース端子と接地線との間に、抵抗Ｒ_１が接続されている。このため、トランジスタＭ_２のドレイン電流Ｉ_２は、Ｉ_２＝Ｉ_ｂ２となる。Ｉ_ｂ２は、バイアス電流の電流値である。

また、増幅回路Ａの入力インピーダンスは、可変抵抗ＶＲ_２の抵抗値より十分に大きい。したがって、出力端子Ｔ_２の電圧Ｖ_２は、Ｖ_２＝Ｖ_ＤＤ−Ｉ_ｂ２ＶＲ_２（１＋ε_２）となる。ＶＲ_２は、可変抵抗ＶＲ_２の無信号時の抵抗値である。ε_２は、可変抵抗ＶＲ_２の抵抗値の変化率である。

ここで、可変抵抗ＶＲ_１の抵抗値ＶＲ_１と、抵抗Ｒ_１の抵抗値Ｒ_１と、が等しく（ＶＲ_１＝Ｒ_１＝ｒ_１）、可変抵抗ＶＲ_２の抵抗値ＶＲ_２と、抵抗Ｒ_２の抵抗値Ｒ_２と、が等しい（ＶＲ_２＝Ｒ_２＝ｒ_２）場合について考える。

この場合、トランジスタＭ_１のバイアス電流の電流値Ｉ_ｂ１と、トランジスタＭ_２のバイアス電流の電流値Ｉ_ｂ２と、は等しくなる（Ｉ_ｂ１＝Ｉ_ｂ２＝Ｉ_ｂ）。したがって、Ｖ_１＝Ｖ_ＤＤ−ｒ_２Ｉ_ｂ（１−ε_１）、Ｖ_２＝Ｖ_ＤＤ−ｒ_２Ｉ_ｂ（１＋ε_２）となる。

上記の式からわかるように、検出信号Ｖ_１，Ｖ_２は、出力端子Ｔ_１，Ｔ_２から差動出力されることがわかる。すなわち、検出信号Ｖ_１，Ｖ_２において、電源電圧Ｖ_ＤＤ、接地電圧、及びバイアス電圧Ｖ_ｂの変化は同相化される。

さらに、可変抵抗ＶＲ_１の抵抗値の変化の特性と、可変抵抗ＶＲ_２の抵抗値の変化の特性と、が等しい場合について考える。このとき、可変抵抗ＶＲ_１の抵抗値の変化率ε_１と、可変抵抗ＶＲ_２の抵抗値の変化率ε_２と、は等しくなる（ε_１＝ε_２＝ε）。したがって、Ｖ_１＝Ｖ_ＤＤ−ｒ_２Ｉ_ｂ（１−ε）、Ｖ_２＝Ｖ_ＤＤ−ｒ_２Ｉ_ｂ（１＋ε）となる。すなわち、検出信号Ｖ_１，Ｖ_２は、変化率εに応じた信号成分をそれぞれ含む差動信号となる。

ここで、図１の読み出し回路のＳＮＲについて説明する。

図２は、ホイートストンブリッジを利用した従来の読み出し回路の一例を示す図である。図２の読み出し回路は、図１の読み出し回路における、トランジスタＭ_１のソース端子及びドレイン端子を短絡し、トランジスタＭ_２のソース端子及びドレイン端子を短絡したものに相当する。

まず、図１及び図２の読み出し回路の検出信号に含まれる信号成分について考える。

図２の読み出し回路では、ＶＲ_１＝ＶＲ_２＝Ｒ_１＝Ｒ_２＝５［ｋΩ］、ε_１＝ε_２＝１［％］、各抵抗（可変抵抗ＶＲ_１，ＶＲ_２、抵抗Ｒ_１，Ｒ_２）での電圧降下を５［Ｖ］とした場合、Ｖ_１＝５．０２５［Ｖ］、Ｖ_２＝４．９７５［Ｖ］となる。すなわち、図２の読み出し回路の検出信号Ｖ_１，Ｖ_２には、０．０２５［Ｖ］の信号成分が含まれる。

これに対して、図１の読み出し回路では、同様の条件の場合、トランジスタＭ_１，Ｍ_２のドレイン−ソース間電圧を１［Ｖ］とすると、Ｖ_１＝６．０５［Ｖ］、Ｖ_２＝５．９５［Ｖ］となる。すなわち、図１の読み出し回路の検出信号Ｖ_１，Ｖ_２には、０．０５［Ｖ］の信号成分が含まれる。

以上より、図１の読み出し回路の検出信号には、図２の読み出し回路の検出信号の２倍の信号成分が含まれることがわかる。これは、図１の読み出し回路の変換効率が、図２の読み出し回路の変換効率の２倍であることに相当する。

次に、図１及び図２の読み出し回路の検出信号に含まれるノイズ成分について考える。

検出信号に含まれるノイズ成分は、出力端子Ｔ_１，Ｔ_２の出力インピーダンスで決まり、（４ｋＴＢＲ）^１／２に比例する。ｋはボルツマン定数、Ｔは絶対温度、Ｂは帯域幅、Ｒは出力インピーダンスの抵抗成分である。

ここで、ＶＲ_１＝ＶＲ_２＝Ｒ_１＝Ｒ_２＝５［ｋΩ］とすると、図２の読み出し回路の出力端子Ｔ_２の出力インピーダンスは、Ｋ｛Ｒ_１ＶＲ_２／（Ｒ_１＋ＶＲ_２）｝^１／２＝１．５８Ｋとなる。Ｋは、ｋ，Ｔ，Ｂに依存する比例定数である。したがって、検出信号Ｖ_２に含まれるノイズ成分は、１．５８Ｋ′で表される。Ｋ′は、Ｋに依存する比例定数である。これは、検出信号Ｖ_１についても同様である。

これに対して、ＶＲ_１＝ＶＲ_２＝Ｒ_１＝Ｒ_２＝５［ｋΩ］とすると、図１の読み出し回路の出力端子Ｔ_２の出力インピーダンスは、トランジスタＭ_１のドレイン端子の出力インピーダンスがＶＲ_２よりも十分に大きいため、ＫＶＲ_２ ^１／２＝２．２４Ｋとなる。したがって、検出信号Ｖ_２に含まれるノイズ成分は、２．２４Ｋ′で表される。これは、検出信号Ｖ_１についても同様である。

以上まとめると、図１の読み出し回路は、信号成分が図２の読み出し回路の２倍大きく、ノイズ成分が図２の読み出し回路の２^１／２倍大きい。したがって、図１の読み出し回路のＳＮＲは、図２の読み出し回路のＳＮＲより２^１／２倍（３ｄＢ）高い。

なお、以上の説明では、トランジスタＭ_１，Ｍ_２で発生するノイズ成分について省略して説明した。これは、トランジスタＭ_１で発生するノイズ成分は、トランジスタＭ_１のソース端子と接地線との間に可変抵抗ＶＲ_１が接続されたことにより、無視できる程度に小さくなるためである。トランジスタＭ_２で発生するノイズ成分についても同様である。

具体的には、可変抵抗ＶＲ_１を接続したことにより、トランジスタＭ_１で発生するノイズ成分の伝達関数は、１／（１＋ｇ_ｍ１ＶＲ_１）となる。ｇ_ｍ１は、トランジスタＭ_１のトランスコンダクタンスである。ｇ_ｍ１ＶＲ_１は、１より十分に大きいため、トランジスタＭ_１で発生したノイズ成分は、検出信号Ｖ_１に含まれるノイズ成分に対して十分に小さくなる。

同様に、抵抗Ｒ_１を接続したことにより、トランジスタＭ_２で発生するノイズ成分の伝達関数は、１／（１＋ｇ_ｍ２Ｒ_１）となる。ｇ_ｍ２は、トランジスタＭ_２のトランスコンダクタンスである。ｇ_ｍ２Ｒ_１は、１より十分に大きいため、トランジスタＭ_２で発生したノイズ成分は、検出信号Ｖ_２に含まれるノイズ成分に対して十分に小さくなる。

以上説明した通り、本実施形態に係る読み出し回路は、ホイートストンブリッジを利用した従来の読み出し回路より高いＳＮＲを有する。すなわち、本実施形態により、ＳＮＲが高い読み出し回路を実現できる。

また、本実施形態に係る読み出し回路は、検出信号を差動出力するため、その後段に、差動増幅回路を容易に接続することができる。これにより、検出信号の出力振幅を拡大することができる。

また、本実施形態に係る読み出し回路は、検出信号Ｖ_１，Ｖ_２において、電源電圧Ｖ_ＤＤ、接地電圧、及びバイアス電圧Ｖ_ｂの変化が同相化される。したがって、本実施形態に係る読み出し回路は、電源電圧Ｖ_ＤＤ、接地電圧、及びバイアス電圧Ｖ_ｂのばらつきに対する高いロバスト性を有する。

また、本実施形態に係る読み出し回路は、検出信号として電圧信号を出力するため、後段にトランスインピーダンスアンプを接続する必要がない。これにより、本実施形態によれば、回路面積を小型化し、消費電力を低減することができる。

図３は、増幅回路Ａの一例を示す図である。図３の増幅回路Ａは、オペアンプＡ_１，Ａ_２と、入力抵抗Ｒ_ｉ１，Ｒ_ｉ２と、帰還抵抗Ｒ_ｆ１，Ｒ_ｆ２と、入力端子Ｔ_３，Ｔ_４と、出力端子Ｔ_５，Ｔ_６と、を備える。

オペアンプＡ_１は、反転入力端子と、非反転入力端子と、出力端子と、を備える。反転入力端子は、ノードＮ_１に接続される。非反転入力端子は、入力端子Ｔ_３に接続される。出力端子は、出力端子Ｔ_５に接続される。

オペアンプＡ_２は、反転入力端子と、非反転入力端子と、出力端子と、を備える。反転入力端子は、ノードＮ_２に接続される。非反転入力端子は、入力端子Ｔ_４に接続される。出力端子は、出力端子Ｔ_６に接続される。

入力抵抗Ｒ_ｉ１は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｒ_ｉ２の第１端子に接続される。第２端子は、ノードＮ_１に接続される。

入力抵抗Ｒ_ｉ２は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｒ_ｉ１の第１端子に接続される。第２端子は、ノードＮ_２に接続される。

帰還抵抗Ｒ_ｆ１は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ_１に接続される。第２端子は、出力端子Ｔ_５に接続される。

帰還抵抗Ｒ_ｆ２は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ_２に接続される。第２端子は、出力端子Ｔ_６に接続される。

オペアンプＡ_１は、入力抵抗Ｒ_ｉ１及び帰還抵抗Ｒ_ｆ１と共に、非反転増幅回路を構成している。この非反転増幅回路の増幅率Ａ_１は、Ａ_１＝１＋Ｒ_ｆ１／Ｒ_ｉ１となる。したがって、入力端子Ｔ_３から入力された検出信号Ｖ_１の信号成分は、Ａ_１倍に増幅され、出力端子Ｔ_５から出力される。なお、検出信号Ｖ_１の同相成分は、１倍に増幅される。

同様に、オペアンプＡ_２は、入力抵抗Ｒ_ｉ２及び帰還抵抗Ｒ_ｆ２と共に、非反転増幅回路を構成している。この非反転増幅回路の増幅率Ａ_２は、Ａ_２＝１＋Ｒ_ｆ２／Ｒ_ｉ２となる。入力端子Ｔ_４から入力された検出信号Ｖ_２の信号成分は、Ａ_２倍に増幅され、出力端子Ｔ_６から出力される。なお、検出信号Ｖ_２の同相成分は、１倍に増幅される。

以上まとめると、増幅回路Ａは、入力端子Ｔ_３，Ｔ_４から検出信号Ｖ_１，Ｖ_２を差動入力され、信号成分を所定の増幅率で増幅し、増幅した検出信号を出力端子Ｔ_５，Ｔ_６から差動出力する。

このような構成により、増幅回路Ａは、高い出力インピーダンスを有する読み取り回路からの検出信号を、減衰させることなく受け取り、低い出力インピーダンスで出力することができる。

図４は、増幅回路Ａの他の例を示す図である。図４の増幅回路Ａは、トランジスタＭ_Ａ１，Ｍ_Ａ２と、電流源Ｉ_ｂ１〜Ｉ_ｂ３と、入力抵抗Ｒ_ｉ１，Ｒ_ｉ２と、帰還抵抗Ｒ_ｆ１，Ｒ_ｆ２と、全差動オペアンプＡ_３と、入力端子Ｔ_３，Ｔ_４と、出力端子Ｔ_５，Ｔ_６と、を備える。

トランジスタＭ_Ａ１は、ＰチャネルＭＯＳＦＥＴ（以下、「ＰＭＯＳ」という）であって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、ノードＮ_３に接続される。ドレイン端子は、ノードＮ_４に接続される。ゲート端子は、入力端子Ｔ_３に接続される。すなわち、トランジスタＭ_Ａ１は、ゲート端子に検出信号Ｖ_１を印加される。

トランジスタＭ_Ａ２は、ＰＭＯＳであって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、ノードＮ_５に接続される。ドレイン端子は、ノードＮ_６に接続される。ゲート端子は、入力端子Ｔ_４に接続される。すなわち、トランジスタＭ_Ａ２は、ゲート端子に検出信号Ｖ_２を印加される。

電流源Ｉ_ｂ１は、電源線とノードＮ_７との間に接続され、トランジスタＭ_Ａ１，Ｍ_Ａ２に所定の電流を供給する。電流源Ｉ_ｂ１が供給する電流の電流値は２Ｉ_ｂである。

電流源Ｉ_ｂ２は、ノードＮ_４と接地線との間に接続され、トランジスタＭ_Ａ１に所定の電流を供給する。電流源Ｉ_ｂ２が供給する電流の電流値はＩ_ｂである。

電流源Ｉ_ｂ３は、ノードＮ_６と接地線との間に接続され、トランジスタＭ_Ａ２に所定の電流を供給する。電流源Ｉ_ｂ３が供給する電流の電流値はＩ_ｂである。

入力抵抗Ｒ_ｉ１は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ_３に接続される。第２端子は、ノードＮ_７に接続される。

入力抵抗Ｒ_ｉ２は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ_５に接続される。第２端子は、ノードＮ_７に接続される。

帰還抵抗Ｒ_ｆ１は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ_３に接続される。第２端子は、出力端子Ｔ_５に接続される。

帰還抵抗Ｒ_ｆ２は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ_５に接続される。第２端子は、出力端子Ｔ_６に接続される。

全差動オペアンプＡ_３は、反転入力端子と、非反転入力端子と、非反転出力端子と、反転出力端子と、を備える。反転入力端子は、ノードＮ_６に接続される。非反転入力端子は、ノードＮ_４に接続される。非反転出力端子は、出力端子Ｔ_５に接続される。反転出力端子は、出力端子Ｔ_６に接続される。

図４のトランジスタＭ_Ａ１，Ｍ_Ａ２のゲート端子は、図３のオペアンプＡ_１，Ａ_２の非反転入力端子に相当する。また、図４のトランジスタＭ_Ａ１，Ｍ_Ａ２のソース端子は、図３のオペアンプＡ_１，Ａ_２の反転入力端子に相当する。

このような構成により、増幅回路Ａを実現することができる。これにより、増幅回路Ａで発生するノイズを図３の構成よりも低減することができる。

なお、以上の説明では、増幅回路Ａは、差動出力の増幅回路であったが、シングルエンド出力の増幅回路であってもよい。このような増幅回路Ａとして、インスツルメンテーションアンプを用いることができる。インスツルメンテーションアンプは、例えば、図３の回路の後段に、オペアンプを接続することにより構成できる。

（第２実施形態）
第２実施形態に係る読み出し回路について、図５を参照して説明する。

まず、本実施形態に係る読み出し回路の構成について説明する。図５は、本実施形態に係る読み出し回路の一例を示す図である。図５の読み出し回路は、抵抗Ｒ_１の代わりに可変抵抗ＶＲ_３を備え、抵抗Ｒ_２の代わりに可変抵抗ＶＲ_４を備える。他の構成は、図１と同様である。

可変抵抗ＶＲ_３は、可変抵抗センサが備える可変抵抗である。可変抵抗ＶＲ_３は、光などの検出対象の変化に応じて、抵抗値が変化する。可変抵抗ＶＲ_３は、第１端子と、第２端子と、を備える。第１端子は、接地線に接続される。第２端子は、トランジスタＭ_２のソース端子に接続される。可変抵抗ＶＲ_３は、抵抗Ｒ_１を可変抵抗としたものに相当する。

可変抵抗ＶＲ_４は、可変抵抗センサが備える可変抵抗である。可変抵抗ＶＲ_４は、光などの検出対象の変化に応じて、抵抗値が変化する。可変抵抗ＶＲ_４は、第１端子と、第２端子と、を備える。第１端子は、トランジスタＭ_１のドレイン端子に接続される。第２端子は、電源線に接続される。可変抵抗ＶＲ_４は、抵抗Ｒ_２を可変抵抗としたものに相当する。

次に、図５の読み出し回路の動作について説明する。

トランジスタＭ_１は、ソース端子と接地線との間に、可変抵抗ＶＲ_１が接続されている。このため、トランジスタＭ_１のドレイン電流Ｉ_１は、Ｉ_１＝Ｉ_ｂ１（１−ε_１）となる。これは、第１実施形態と同様である。

また、増幅回路Ａの入力インピーダンスは、可変抵抗ＶＲ_４の抵抗値より十分に大きい。したがって、出力端子Ｔ_１の電圧Ｖ_１は、Ｖ_１＝Ｖ_ＤＤ−ＶＲ_４（１＋ε_４）Ｉ_ｂ１（１−ε_１）となる。ＶＲ_４は、可変抵抗ＶＲ_４の無信号時の抵抗値である。ε_４は、可変抵抗ＶＲ_４の抵抗値の変化率である。

同様に、トランジスタＭ_２は、ソース端子と接地線との間に、抵抗ＶＲ_３が接続されている。このため、トランジスタＭ_２のドレイン電流Ｉ_２は、Ｉ_２＝Ｉ_ｂ２（１−ε_３）となる。ε_３は、可変抵抗ＶＲ_３の抵抗値の変化率である。

また、増幅回路Ａの入力インピーダンスは、可変抵抗ＶＲ_２の抵抗値より十分に大きい。したがって、出力端子Ｔ_２の電圧Ｖ_２は、Ｖ_２＝Ｖ_ＤＤ−ＶＲ_２（１＋ε_２）Ｉ_ｂ２（１−ε_３）となる。ＶＲ_２は、可変抵抗ＶＲ_２の無信号時の抵抗値である。ε_２は、可変抵抗ＶＲ_２の抵抗値の変化率である。

ここで、可変抵抗ＶＲ_１の抵抗値ＶＲ_１と、抵抗Ｒ_１の抵抗値Ｒ_１と、が等しく（ＶＲ_１＝Ｒ_１＝ｒ_１）、可変抵抗ＶＲ_２の抵抗値ＶＲ_２と、抵抗Ｒ_２の抵抗値Ｒ_２と、が等しく（ＶＲ_２＝Ｒ_２＝ｒ_２）、可変抵抗ＶＲ_１の抵抗値の変化の特性と、可変抵抗ＶＲ_２の抵抗値の変化の特性と、が等しい場合（ε_１＝ε_２＝ε）について考える。

この場合、トランジスタＭ_１のバイアス電流の電流値Ｉ_ｂ１と、トランジスタＭ_２のバイアス電流の電流値Ｉ_ｂ２と、は等しくなる（Ｉ_ｂ１＝Ｉ_ｂ２＝Ｉ_ｂ）。したがって、Ｖ_１＝Ｖ_ＤＤ−ｒ_２（１＋ε_４）Ｉ_ｂ（１−ε）、Ｖ_２＝Ｖ_ＤＤ−ｒ_２（１＋ε）Ｉ_ｂ（１−ε_３）となる。

さらに、可変抵抗ＶＲ_３の抵抗値の変化の特性と、可変抵抗ＶＲ_２の抵抗値の変化の特性と、が逆極性であり、可変抵抗ＶＲ_４の抵抗値の変化の特性と、可変抵抗ＶＲ_１の抵抗値の変化の特性と、が逆極性である場合について考える。このとき、可変抵抗ＶＲ_３の抵抗値の変化率ε_３と、可変抵抗ＶＲ_２の抵抗値の変化率ε_２と、は逆符号となる（ε_３＝−ε_２＝−ε）。また、可変抵抗ＶＲ_４の抵抗値の変化率ε_４と、可変抵抗ＶＲ_１の抵抗値の変化率ε_１と、は逆符号となる（ε_４＝−ε_１＝−ε）。したがって、Ｖ_１＝Ｖ_ＤＤ−ｒ_２Ｉ_ｂ（１−ε）^２、Ｖ_２＝Ｖ_ＤＤ−ｒ_２Ｉ_ｂ（１＋ε）^２となる。さらにεが微小である場合、Ｖ_１＝Ｖ_ＤＤ−ｒ_２Ｉ_ｂ（１−２ε）、Ｖ_２＝Ｖ_ＤＤ−ｒ_２Ｉ_ｂ（１＋２ε）となる。

以上説明した通り、本実施形態では、検出信号Ｖ_１，Ｖ_２は、第１実施形態に対して２倍の信号成分をそれぞれ含む差動信号となる。したがって、本実施形態により、第１実施形態よりさらに変換効率を向上させ、読み出し回路のＳＮＲを高めることができる。

（第３実施形態）
第３実施形態に係る読み出し回路について、図６を参照して説明する。図６は、本実施形態に係る読み出し回路の一例を示す図である。図６の読み出し回路は、トランジスタＭ_１に対して、トランジスタＭ_３がカスコード接続され、トランジスタＭ_２に対して、トランジスタＭ_４がカスコード接続されている。このため、本実施形態において、トランジスタＭ_１，Ｍ_２は、ドレイン端子がトランジスタＭ_３，Ｍ_４のソース端子にそれぞれ接続される。他の構成は、図１と同様である。

トランジスタＭ_３（第３トランジスタ）は、ＮＭＯＳであって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、トランジスタＭ_１のドレイン端子に接続される。ドレイン端子は、抵抗Ｒ_２の第１端子と、出力端子Ｔ_１と、に接続される。ゲート端子は、所定のバイアス電圧Ｖ_ｂ１を印加される。トランジスタＭ_３は、トランジスタＭ_１に対してカスコード接続されている。

トランジスタＭ_４（第４トランジスタ）は、ＮＭＯＳであって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、トランジスタＭ_２のドレイン端子に接続される。ドレイン端子は、可変抵抗ＶＲ_２の第１端子と、出力端子Ｔ_２と、に接続される。ゲート端子は、所定のバイアス電圧Ｖ_ｂ１を印加される。トランジスタＭ_４は、トランジスタＭ_２に対してカスコード接続されている。

ここで、本実施形態に係る読み出し回路の効果について説明する。

一般に、飽和領域におけるＭＯＳＦＥＴのドレイン電流ＩＤは、ＩＤ＝ａ（Ｖ_ＧＳ−Ｖ_ＴＨ）^２（１＋λＶ_ＤＳ）で近似される。ａはトランジスタの構造によって決まる比例係数、Ｖ_ＧＳはゲート−ソース間電圧、Ｖ_ＴＨは閾値電圧、λはチャネル変調効果係数、Ｖ_ＤＳはドレインソース間電圧である。

図１の読み出し回路では、トランジスタＭ_１，Ｍ_２のドレイン−ソース間電圧Ｖ_ＤＳは、可変抵抗ＶＲ_１，ＶＲ_２の抵抗値の変化に応じて変化する。このため、上記の式からわかるように、トランジスタＭ_１，Ｍ_２のドレイン電流Ｉ_１，Ｉ_２は、可変抵抗ＶＲ_１，ＶＲ_２の抵抗値の変化に応じて変化する。結果として、図１の読み出し回路の出力端子Ｔ_１，Ｔ_２には、ドレイン電流Ｉ_１，Ｉ_２の変化に応じた高調波が発生する恐れがある。

これに対して、本実施形態に係る読み出し回路では、トランジスタＭ_１に対してトランジスタＭ_３がカスコード接続されているため、トランジスタＭ_１のドレインソース間電圧の変動が抑制される。また、トランジスタＭ_２に対してトランジスタＭ_４がカスコード接続されているため、トランジスタＭ_２のドレインソース間電圧の変動が抑制される。

したがって、本実施形態によれば、トランジスタＭ_１，Ｍ_２のドレイン電流Ｉ_１，Ｉ_２の変化に起因した高調波の発生を抑制することができる。

（第４実施形態）
第４実施形態に係る読み出し回路について、図７及び図８を参照して説明する。図７は、本実施形態に係る読み出し回路の一例を示す図である。図７の読み出し回路は、フィルタ回路Ｆを備える。本実施形態では、増幅回路Ａは、フィルタ回路の後段に接続される。他の構成は、図１と同様である。

フィルタ回路Ｆは、出力端子Ｔ_１，Ｔ_２と、入力端子Ｔ_３，Ｔ_４と、の間に接続される。フィルタ回路Ｆは、出力端子Ｔ_１から出力された検出信号Ｖ_１のうち、所定の周波数帯域を通過させ、入力端子Ｔ_３から増幅回路Ａに入力する。また、フィルタ回路Ｆは、出力端子Ｔ_２から出力された検出信号Ｖ_２のうち、所定の周波数成分を通過させ、入力端子Ｔ_４から増幅回路Ａに入力する。フィルタ回路Ｆは、ローパスフィルタ、ハイパスフィルタ、又は帯域通過フィルタである。

図８は、フィルタ回路Ｆの一例を示す図である。図８のフィルタ回路Ｆは、帯域通過フィルタであり、ローパスフィルタかつハイパスフィルタとして機能する。図８のフィルタ回路Ｆは、入力端子Ｔ_７，Ｔ_８と、出力端子Ｔ_９，Ｔ_１０と、容量Ｃ_１〜Ｃ_４と、抵抗Ｒ_３，Ｒ_４と、を備える。

入力端子Ｔ_７（第１入力端子）は、出力端子Ｔ_１に接続される。入力端子Ｔ_８（第２入力端子）は、出力端子Ｔ_２に接続される。出力端子Ｔ_９は、入力端子Ｔ_３に接続される。出力端子Ｔ_１０は、入力端子Ｔ_４に接続される。

容量Ｃ_１は、第１端子と、第２端子と、を備える。第１端子は、容量Ｃ_２の第２端子に接続される。第２端子は、入力端子Ｔ_７に接続される。容量Ｃ_１は、検出信号Ｖ_１の低周波成分を通過させるローパスフィルタを構成する。このローパスフィルタの時定数は、容量Ｃ_１の容量値と、可変抵抗ＶＲ_１の抵抗値と、によって決まる。

容量Ｃ_２は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｔ_８に接続される。第２端子は、容量Ｃ_１の第１端子に接続される。容量Ｃ_２は、検出信号Ｖ_２の低周波成分を通過させるローパスフィルタを構成する。このローパスフィルタの時定数は、容量Ｃ_２の容量値と、抵抗Ｒ_１の抵抗値と、によって決まる。

容量Ｃ_３は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｔ_７に接続される。第２端子は、出力端子Ｔ_９に接続される。

容量Ｃ_４は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｔ_８に接続される。第２端子は、出力端子Ｔ_１０に接続される。

抵抗Ｒ_３は、第１端子と、第２端子と、を備える。第１端子は、抵抗Ｒ_４の第２端子に接続され、所定の電圧Ｖ_Ｃを印加される。第２端子は、出力端子Ｔ_９に接続される。

抵抗Ｒ_４は、第１端子と、第２端子と、を備える。第１端子は、出力端子Ｔ_１０に接続される。第２端子は、抵抗Ｒ_３の第１端子に接続され、所定の電圧Ｖ_Ｃを印加される。

容量Ｃ_３及び抵抗Ｒ_３は、検出信号Ｖ_１の高周波成分を通過させるハイパスフィルタを構成する。このハイパスフィルタの時定数は、容量Ｃ_３の容量値と、抵抗Ｒ_３の抵抗値と、によって決まる。

また、容量Ｃ_４及び抵抗Ｒ_４は、検出信号Ｖ_２の高周波成分を通過させるハイパスフィルタを構成する。このハイパスフィルタの時定数は、容量Ｃ_４の容量値と、抵抗Ｒ_４の抵抗値と、によって決まる。

可変抵抗ＶＲ_１の抵抗値と抵抗Ｒ_１の抵抗値との間に誤差がある場合、及び可変抵抗ＶＲ_２の抵抗値と抵抗Ｒ_２の抵抗値との間に誤差がある場合、検出信号Ｖ_１，Ｖ_２の間に直流オフセットが生じる。本実施形態のように、出力端子Ｔ_１，Ｔ_２の後段に、ハイパスフィルタを接続することにより、この直流オフセットを除去することができる。結果として、フィルタ回路Ｆを通過させることで、読み出し回路のＳＮＲを向上させることができる。

また、出力端子Ｔ_９，Ｔ_１０から出力されるフィルタ後の検出信号Ｖ_１，Ｖ_２の同相電圧は、電圧Ｖ_Ｃとなる。すなわち、検出信号Ｖ_１，Ｖ_２の同相電圧を、電圧Ｖ_Ｃにより任意に設定することができる。これにより、出力端子Ｔ_１，Ｔ_２から出力された検出信号Ｖ_１，Ｖ_２を、増幅回路Ａの入力電圧範囲に応じて遷移させることができる。

（第５実施形態）
第５実施形態に係る読み出し回路について、図９及び図１０を参照して説明する。本実施形態に係る読み出し回路は、チョッパ回路を備える。図９は、本実施形態に係る読み出し回路の一例を示す図である。図９の読み出し回路は、経路切替スイッチＳ_１と、経路切替スイッチＳ_２と、出力端子Ｔ_１１，Ｔ_１２と、を備える。本実施形態において、増幅回路Ａは、差動出力の増幅回路である。他の構成は、図１と同様である。

経路切替スイッチＳ_１（第１経路切替スイッチ）（以下、「スイッチＳ_１」という）は、増幅回路Ａの前段に接続される。具体的には、スイッチＳ_１は、出力端子Ｔ_１，Ｔ_２と、入力端子Ｔ_３，Ｔ_４と、の間に接続される。スイッチＳ_１は、第１経路と第２経路とを切り替える。第１経路は、出力端子Ｔ_１と入力端子Ｔ_４とを接続し、出力端子Ｔ_２と入力端子Ｔ_３とを接続する経路である。第２経路は、出力端子Ｔ_１と入力端子Ｔ_３とを接続し、出力端子Ｔ_２と入力端子Ｔ_４とを接続する経路である。

経路切替スイッチＳ_２（第２経路切替スイッチ）（以下、「スイッチＳ_２」という）は、増幅回路Ａの後段に接続される。具体的には、スイッチＳ_２は、出力端子Ｔ_５，Ｔ_６と、出力端子Ｔ_１１，Ｔ_１２と、の間に接続される。スイッチＳ_２は、第１経路と第２経路とを切り替える経路切替スイッチである。第１経路は、出力端子Ｔ_５と出力端子Ｔ_１２とを接続し、出力端子Ｔ_６と出力端子Ｔ_１１とを接続する経路である。第２経路は、出力端子Ｔ_５と出力端子Ｔ_１１とを接続し、出力端子Ｔ_６と出力端子Ｔ_１２とを接続する経路である。

スイッチＳ_１及びスイッチＳ_２は、チョッパ回路を構成しており、経路の切替タイミングが同期している。具体的には、スイッチＳ_１が第１経路を形成している間、スイッチＳ_２も第１経路を形成する。また、スイッチＳ_１が第２経路を形成している間、スイッチＳ_２も第２経路を形成する。スイッチＳ_１及びスイッチＳ_２が経路を切り替える周波数を、スイッチング周波数という。

このような構成により、検出信号Ｖ_１，Ｖ_２の周波数を、スイッチＳ_１及びスイッチＳ_２のスイッチング周波数に応じて遷移させることができる。これにより、検出信号Ｖ_１，Ｖ_２の信号成分の周波数と、増幅回路Ａで発生するフリッカーノイズの周波数と、を異なる周波数にすることができる。すなわち、検出信号Ｖ_１，Ｖ_２の信号成分に対するフリッカーノイズの重畳を防ぐことができる。出力端子Ｔ_１１，Ｔ_１２の後段にフィルタ回路を接続し、検出信号Ｖ_１，Ｖ_２からフリッカーノイズを除去することにより、読み出し回路のＳＮＲを向上させることができる。

図１０は、本実施形態に係る読み出し回路の他の例を示す図である。図１０の読み出し回路は、第４実施形態で説明したフィルタ回路Ｆを備え、その後段に、スイッチＳ_１が接続されている。他の構成は、図９と同様である。このような構成により、検出信号Ｖ_１，Ｖ_２から直流オフセット及びフリッカーノイズを除去することができる。結果として、読み出し回路のＳＮＲをさらに向上させることができる。

なお、以上の各実施形態では、読み出し回路をＭＯＳＦＥＴにより構成する場合を例に説明した。しかしながら、各実施形態に係る読み出し回路は、バイポーラトランジスタによっても構成可能である。この場合、以上の説明における、ＮＭＯＳ、ＰＭＯＳ、ソース端子、ドレイン端子、及びゲート端子を、それぞれ、ＮＰＮ型バイポーラトランジスタ、ＰＮＰ型バイポーラトランジスタ、エミッタ端子、コレクタ端子、及びベース端子に読み替えればよい。

なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。

Ｒ：抵抗、ＶＲ：可変抵抗、Ｍ：トランジスタ、Ｉ_ｂ：電流源、Ａ_１，Ａ_２：オペアンプ、Ａ_３：全差動オペアンプ、Ｃ：容量、Ａ：増幅回路、Ｆ：フィルタ回路、Ｓ：経路切替スイッチ

Claims (12)

1. 第１端子と、第２端子と、バイアス電圧を印加された制御端子と、を備える第１トランジスタと、
   第１端子と、第２端子と、前記バイアス電圧を印加された制御端子と、を備える第２トランジスタと、
   第１基準電圧線に接続された第１端子と、前記第１トランジスタの前記第１端子に接続された第２端子と、を備える第１可変抵抗と、
   前記第１基準電圧線に接続された第１端子と、前記第２トランジスタの前記第１端子に接続された第２端子と、を備える第１抵抗と、
   前記第１トランジスタの前記第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える第２抵抗と、
   前記第２トランジスタの前記第２端子に接続された第１端子と、前記第２基準電圧線に接続された第２端子と、を備える第２可変抵抗と、
   を備える読み出し回路。
2. 前記第１可変抵抗の無信号時の抵抗値と、前記第１抵抗の抵抗値と、は等しい
   請求項１に記載の読み出し回路。
3. 前記第２可変抵抗の無信号時の抵抗値と、前記第２抵抗の抵抗値と、は等しい
   請求項１又は請求項２に記載の読み出し回路。
4. 前記第１可変抵抗の抵抗値の変化率と、前記第２可変抵抗の抵抗値の変化率と、は等しい
   請求項１乃至請求項３のいずれか１項に記載の読み出し回路。
5. 前記第１抵抗は、第３可変抵抗であり、
   前記第２抵抗は、第４可変抵抗である
   請求項１乃至請求項４のいずれか１項に記載の読み出し回路。
6. 前記第１可変抵抗の抵抗値の変化率と、前記第４可変抵抗の抵抗値の変化率と、は逆符号であり、
   前記第２可変抵抗の抵抗値の変化率と、前記第３可変抵抗の抵抗値の変化率と、は逆符号である
   請求項５に記載の読み出し回路。
7. 前記第１トランジスタにカスコード接続された第３トランジスタと、
   前記第２トランジスタにカスコード接続された第４トランジスタと、
   を備える請求項１乃至請求項６のいずれか１項に記載の読み出し回路。
8. 前記第２抵抗の前記第１端子に接続された第１入力端子と、前記第２可変抵抗の前記第１端子に接続された第２入力端子と、を備えるフィルタ回路を備える
   請求項１乃至請求項７のいずれか１項に記載の読み出し回路。
9. 前記フィルタ回路の後段に接続された増幅回路を備える
   請求項８に記載の読み出し回路。
10. 前記フィルタ回路の後段に接続された第１経路切替スイッチと、
    前記第１経路切替スイッチの後段に接続された増幅回路と、
    前記増幅回路の後段に接続された第２経路切替スイッチと、
    を備える請求項８に記載の読み出し回路。
11. 前記第２抵抗の前記第１端子に接続された第１入力端子と、前記第２可変抵抗の前記第１端子に接続された第２入力端子と、を備える増幅回路を備える
    請求項１乃至請求項７のいずれか１項に記載の読み出し回路。
12. 前記第２抵抗の前記第１端子に接続された第１入力端子と、前記第２可変抵抗の前記第１端子に接続された第２入力端子と、を備える第１経路切替スイッチと、
    前記第１経路切替スイッチの後段に接続された増幅回路と、
    前記増幅回路の後段に接続された第２経路切替スイッチと、
    を備える請求項１乃至請求項７のいずれか１項に記載の読み出し回路。

Images