JP2009049488A - 前置増幅回路 - Google Patents

Abstract

【課題】高感度、広ダイナミックレンジで動作可能なバースト伝送に対応した高速動作可能な光受信用前置増幅回路を提供する。
【解決手段】利得切替え機能を備えた第一の増幅回路２と、この第一の増幅回路２の出力端子に接続された利得切替え判断回路４とを備え、この利得切替え判断回路４の出力信号により、第一の前置増幅回路２の利得切替えを行う光受信用前置増幅回路において、利得切替え判断回路４にヒステリシスコンパレータを用い、第一の増幅回路２の入力端子に接続されたオフセット電流制御回路（ＡＯＣ）３を備え、このオフセット電流制御回路３を利得切替え判断回路４の出力信号で制御する構成とする。
【選択図】図１

Description

本発明は前置増幅回路に関し、光通信方式におけるディジタル信号伝送を行う光受信回路において、フォトディテクタ（ＰＤ）により光信号を電気信号（電流信号）に変換した後、電流信号を電圧信号に変換し整形増幅する受信回路に適用して有用なものであり、特にバーストデータに高速に応答し微小信号から大信号まで受信可能とする高感度・広ダイナミックレンジな受信回路に適用して有用なものである。
具体的には、本発明の前置増幅回路は光加入者伝送システムにおいて局用光終端装置（ＯＬＴ）、光パケットルータ等の構成回路である光受信回路として適用されるものである。

光受信用前置増幅回路は、図１７（ａ）の基本構成に示すように、受光素子（ＰＤ）１０１が受信した光信号を光電気変換した電流信号Ｉ_inを受信し、この受信した電流信号Ｉ_inを、増幅回路１０２でインピーダンス変換利得Ｚ_t（〜Ｒ_f）によって、電圧信号Ｖ_outに変換し出力するものである。しかしながら、図１７（ｂ）の前置増幅回路の入出力特性に示すように、電流信号Ｉ_inが大きくなると出力振幅が飽和し波形歪が生じる。従来の光受信用前置増幅回路では、高感度、広ダイナミックレンジ特性を両立するために回路への電流入力が大きくなった場合に、帰還抵抗を小さくし、インピーダンス変換利得を下げることで、大電流入力時も歪の少ない電圧信号を出力するようにしている。

従来の光受信用前置増幅回路の基本構成（従来回路例１）を図１８に示す。図１８に示す従来の回路は、受光素子１０１と、帰還抵抗切替部１０３と、増幅回路１０２とを有する。帰還抵抗切替部１０３は、帰還抵抗Ｒ_fと並列にダイオード１０４を接続する構成としたものである。もしくは、図１９に示すように帰還抵抗切替部１０３を、抵抗Ｒ_fL，Ｒ_fHを並列に接続しスイッチＳＷで切替えて抵抗値を可変とする構成（従来回路例２）としたものである。

前者の従来回路例１の構成は、受信した電流信号Ｉ_inが大きくなった場合、増幅回路１０２の入力端子と出力端子の電圧差が大きくなり、帰還抵抗Ｒ_fと並列に挿入したダイオード１０４がＯＮすることで、等価的に帰還抵抗値を下げることにより、トランスインピーダンス利得Ｚ_tを下げて大電流時に電圧信号Ｖ_outが飽和しないようにした構成である。後者の従来回路例２の構成は、受信した電流信号Ｉ_inが大きくなった場合、出力電圧信号Ｖ_outが大きくなったことを検出し、スイッチＳＷをＯＮすることで、等価的な帰還抵抗値を下げることにより、インピーダンス変換利得Ｚ_tを下げて大電流時に電圧信号Ｖ_outが飽和しないようにした構成である。

従来回路例１の帰還抵抗Ｒ_fにダイオード１０４を並列接続する構成の場合、ダイオード１０４の非線形性から入力電流Ｉ_inが大きくなった場合、出力特性に大きな歪みが生じてしまい、出力波形が劣化するという問題があった。従来回路例２の帰還抵抗を複数の並列接続した抵抗Ｒ_fL，Ｒ_fHとスイッチＳＷから構成した場合は、波形歪みの問題は解決できるが帰還抵抗の切替え判断が必要であり、通常レベル検出は誤動作を防止し高精度なレベル検出を行うために時定数の大きな切替え判断回路が用いられる。このため、帰還抵抗の切替えの時間応答性に劣るという問題があった。

特に、データパケットの時間多重を行うＰＯＮ（Passive Optical Network)方式のような光加入者伝送システムにおいては、加入者ごとに伝送距離が異なるため局用終端装置においては受信レベルの異なる光信号を受信する必要がある。このため光受信回路においては、この受信レベルの大きく異なる信号に対して、回路動作状態を高速に安定化させる必要がある。即ち、前述の前置増幅回路においては、利得切替えを高速に行う必要がある。

上記、利得切替えを高速に行うためには、受信レベルの検出を高速に行う必要がある。従来のバースト伝送対応の前置増幅回路は、前述の帰還抵抗切替え部１０３の抵抗Ｒ_fL，Ｒ_fHを並列に接続しスイッチＳＷで等価的な利得を切替える構成において、スイッチＳＷのＯＮ／ＯＦＦを判断する受信レベル検出回路をヒステリシスコンパレータで行う構成がある。図２０（ａ）に、従来のバースト伝送対応の前置増幅回路（従来回路例３）の構成例を、図２０（ｂ）に、ヒステリシスコンパレータによるレベル検出の動作概要を示す。利得切替判断を行うレベル検出回路（利得切替え判断回路）１０５にヒステリシス特性をもったコンパレータを用いることにより、増幅回路１０２の出力振幅の検出をコンパレータのヒステリシス幅で検出レベルを設定しこの幅を超えることによりコンパレータが瞬時に利得切替判断を行うことができる。

従来のバースト伝送対応の前置増幅回路では、ダイナミックレンジを拡大するために、帰還抵抗値を切替えて利得可変としているが、広い入力ダイナミックレンジを実現するためには、この帰還抵抗の切替えを多段化する必要がある。しかしながら、利得切替えを行うためには抵抗を並列に接続するため前置増幅回路の入力端子からみた時に、寄生容量が余分についてしまい周波数帯域の劣化を引き起こすという問題がある。また、利得切替えを多段に行うために切替え制御が複雑になるという問題も生じる。特に、高速動作では少しの寄生容量が周波数特性に大きな影響を与えるため、帰還抵抗を並列に接続することによる寄生容量の影響が相対的に大きくなるという問題がある。図２１に従来の利得切替構成の具体的な問題点を示した。図２１（ａ）は、切替回路を備えた帰還抵抗部の構成で、利得切替を行うためには抵抗Ｒ_f1，Ｒ_f2，・・・，Ｒ_fnを並列接続しスイッチ（例えばＦＥＴ ＳＷ）により抵抗値を切替える。しかしながら、半導体集積回路（ＩＣ）上抵抗体は図２１（ｂ）のように寄生容量を持つため、帯域劣化が生じる。更に、スイッチにトランジスタ（ＦＥＴ）を用いた場合も同様に、図２１（ｃ）のようにＦＥＴにも寄生容量があるため帯域劣化が生じる。

即ち、従来、高感度、広ダイナミックレンジ化には前置増幅回路の利得を切り替える必要があるが、動作速度の高速化に伴い利得切替え部の寄生容量の影響のため周波数帯域劣化を引き起こし、このため波形劣化が生じ伝送特性が劣化するという問題があった。

ＡＧＣ付きバーストモード光受信回路、特許３２５９７０７号公報：第１図 トランスインピーダンスアンプ、特開２００６−０５０１４５号公報：第１図 １５６Ｍpsバースト信号対応光受信器、猿渡、菅原、井辺、電子情報通信学会総合大会、予稿集、１９９７年、Ｂ−１０−１２８ "1.25 Gb/s Burst-Mode Receiver ICs with Quick Response for PON Systems ", M. Nakamura, Y. Imai, Y. Umeda, J. Endo, and Y. Akatsu, ISSCC2005, Tech. Dig., 12.4, pp.226-227, Feb.2005. Fig..12.4.1

上記のように、従来の（バースト伝送対応の）光受信用前置増幅回路では、入力信号のダイナミックレンジを広くしようとした場合、帰還抵抗の切替えを多段化してプリアンプの利得を切り替えることが行われるが、高速動作時に帰還抵抗切替え部の寄生容量の影響により帯域劣化を引き起こしてしまい、受信特性が劣化してしまうという問題を有する。

従って、本発明の目的は以上の問題を解決し、高感度、広ダイナミックレンジで動作可能なバースト伝送に対応した高速動作可能な光受信用前置増幅回路を提供することにある。

上記課題を解決する第一発明の前置増幅回路は、利得切替え機能を備えた第一の増幅回路と、この第一の増幅回路の出力端子に接続された利得切替え判断回路とを備え、この利得切替え判断回路の出力信号により、前記第一の増幅回路の利得切替えを行う前置増幅回路において、
前記利得切替え判断回路にヒステリシスコンパレータを用い、前記第一の増幅回路の入力端子に接続されたオフセット電流制御回路を備え、このオフセット電流制御回路を前記利得切替判断回路の出力信号で制御することを特徴とする。

また、第二発明の前置増幅回路は、第一発明の前置増幅回路において、
前記第一の増幅回路と同一構成の第二の増幅回路と、前記第一の増幅回路の出力端子と前記第二の増幅回路の出力端子が入力端子に接続された差動回路とを備え、この差動回路の出力端子が前記利得切替え判断回路の入力端子に接続されており、前記第二の増幅回路の入力端子に前記第一の増幅回路の入力端子に接続された前記オフセット電流制御回路と同一構成の第二のオフセット電流制御回路が接続され、この第二のオフセット電流制御回路を前記利得切替え判断回路の出力信号で制御することを特徴とする。

また、第三発明の前置増幅回路は、第一発明、もしくは第二発明の前置増幅回路において、
前記第一の増幅回路の出力端子、もしくは前記差動回路の出力端子に入力オフセット電圧を補償するオフセット電圧補償回路を備えた第三の増幅回路が接続されたことを特徴とする。

また、第四発明の前置増幅回路は、第三発明の前置増幅回路において、
前記オフセット電圧補償回路が前記第三の増幅回路の入力信号からオフセット電圧を検出し、前記第三の増幅回路のオフセット電圧を補償するフィードフォワード構成であることを特徴とする。

また、第五発明の前置増幅回路は、第三発明、もしくは第四発明の前置増幅回路において、
前記利得切替え判断回路の切替え判断信号と外部リセット信号とを入力とし前記第三の増幅回路の前記オフセット電圧補償回路を初期化するリセット信号を生成するリセット回路を備えたことを特徴とする。

また、第六発明の前置増幅回路は、第五発明の前置増幅回路において、
前記リセット回路を、前記切替え判断信号を入力とするパルス生成回路と、このパルス生成回路の出力信号と外部リセット信号とを入力とする論理和（ＯＲ）回路とから構成し、この論理和回路の出力を前記リセット回路の出力としたことを特徴とする。

また、第七発明の前置増幅回路は、第１〜第六発明何れかの前置増幅回路において、
前記入力オフセット電流制御回路を、前記第一の増幅回路の入力端子にコレクタ端子が接続されエミッタ端子が接地されたトランジスタと、このトランジスタのベース端子と第一の電位を発生する定電圧源を接続しＯＮ／ＯＦＦする第一のスイッチと、前記トランジスタのベース端子と前記トランジスタをオフする電位に設定された第二の定電圧源とを接続しＯＮ／ＯＦＦする第二のスイッチとを備えた構成とし、前記第一のスイッチの制御端子が前記利得切替え判断回路の出力端子に接続され、前記第二のスイッチの制御端子が論理反転回路を介して前記利得切替え判断回路の出力端子に接続されたことを特徴とする。

本発明の前置増幅回路によれば、利得切替え判断回路にヒステリシスコンパレータを用い、第一の増幅回路の入力端子に接続されたオフセット電流制御回路を備え、このオフセット電流制御回路を利得切替判断回路の出力信号で制御することにより、高感度、広ダイナミックレンジで動作可能な前置増幅回路を実現することができ、ディジタル伝送システムの受信回路に適用した場合、大きな入力信号に対して正常な信号を出力が可能で、高速なオフセット補償が可能となる。
これによりディジタル伝送を行う受信器において、高感度、広ダイナミックレンジ且つバーストデータに対応した高速応答が可能となり、システムの効率化、低コスト化に資する。特に、バーストデータに対応することができるため、光アクセスシステムにおいて有効である。

以下、本発明の実施の形態例及び実施例を図面に基づき詳細に説明する。

図１は本発明の実施の形態例に係る光受信用前置増幅回路の構成図である。図１に示すように、本実施の形態例の光受信用前置増幅回路は、利得切替え機能を備えた第一の増幅回路２と、この第一の増幅回路２の出力端子に接続された利得切替え判断回路４とを備え、この利得切替え判断回路４の出力信号により、第一の前置増幅回路２の利得切替えを行う光受信用前置増幅回路において、利得切替え判断回路４にヒステリシスコンパレータを用い、第一の増幅回路２の入力端子に接続されたオフセット電流制御回路（ＡＯＣ）３を備え、このオフセット電流制御回路３を利得切替え判断回路４の出力信号で制御することを特徴とする。

本構成の光受信用前置増幅回路によれば、利得切替えと入力オフセット電流制御を併用することにより、入力信号のダイナミックレンジを改善することができる。更に、この利得切替えと入力オフセット電流制御を、ヒステリシスコンパレータを用いた高速利得切替え判断回路４により制御することにより、バースト伝送に対応した高速応答が可能である。

図２に本実施の形態例の光受信用前置増幅回路の動作概要を示す。ＰＯＮシステムでは、受信信号はパケットごとに受信強度が異なる。受信信号の信号強度が設定レベルより大きいか小さいかを検出して切替え判断を行い、この切替え判断信号により帰還抵抗制御信号（Ｒ_f切替制御信号）ならびに入力オフセット電流制御信号（ＡＯＣ制御信号）を生成し、これらの制御信号により帰還抵抗の切替え制御ならびにＡＯＣの制御を行う。

ここで、受信信号の信号強度の判定を行う利得切替判断回路４は、図２０（ｂ）に示すようなヒステリシス特性を持つもので、受信信号が設定信号強度を超えると瞬時に応答するものである。また、利得切替判断回路４はヒステリシス特性をもつため、受信パケット毎に初期化する必要があるが、この初期化はパケット間に外部から初期化信号（リセット信号）を利得切替判断回路４に与えることによって行う。

入力オフセット電流の制御は、オフセット電流Ｉ_sinkをあらかじめ設定し、このオフセット電流Ｉ_sinkのＯＮ／ＯＦＦを、利得切替判断回路４の出力信号であるＡＯＣ制御信号により切替えて行う。図３に入力電流引き抜きによるＡＯＣの動作概要を示す。オフセット電流Ｉ_sinkを引き抜くことにより、動作点を移動させて第一の増幅回路２の線形動作の範囲内で、光信号をフォトダイオード１で光電気変換した入力電流信号Ｉ_inから出力電圧Ｖ_outへの変換を行えるため、出力電圧Ｖ_outの波形歪みを抑えることができる。オフセット電流Ｉ_sinkは、以下の式（１）のように想定する入力電流信号Ｉ_inのピーク値Ｉ_peakの半分の値に設定すると図３に示すように最も有効に歪み発生を抑えることができる。
Ｉ_sink＝Ｉ_peak／２ （１）

また、オフセット電流引き抜きの電流源は、寄生容量による帯域劣化の感度の高い前置増幅回路の入力に接続されるため、寄生容量の小さなバイポーラトランジスタを用いると有効である。

上記、帰還抵抗Ｒ_fの切替えならびに、ＡＯＣのＯＮ／ＯＦＦはヒステリシスコンパレータを用いた高速レベル検出信号によって制御する。このため、バーストデータに対応した高速な利得、ＡＯＣの制御が可能である。

従って本実施の形態例の光受信用前置増幅回路によれば、高速レベル検出回路と利得切り替え機能を有する前置増幅回路において、利得切替えと入力オフセット電流制御を複雑な制御回路なしに実現でき、寄生容量による帯域劣化がないため、バースト伝送に対応した高感度、広ダイナミックレンジな前置増幅回路を提供することができる。

次に本発明の実施例１〜７について説明する。

［実施例１］
図４は本発明の実施例１に係る光受信用前置増幅回路の構成図である。この実施例１は請求項１に係る発明の実施例である。図４中、１はフォトダイオード（ＰＤ）、２は第一の増幅回路、３はオフセット電流制御回路（ＡＯＣ）、４は利得切替え判断回路、５はＴＩＡコア回路である。本実施例１の光受信用前置増幅回路は、抵抗値を切替え可能な帰還抵抗Ｒ_fと第一の増幅回路２とからなるＴＩＡコア回路５と、帰還抵抗Ｒ_fの切替え制御を行うＲ_f切替制御回路６と、ＴＩＡコア回路５（即ち第一の増幅回路２）の出力振幅から切替えを行うかどうか判断する利得切替判断回路４と、入力オフセット電流制御回路（ＡＯＣ）３とを有する構成となっており、このオフセット電流制御回路３は、スイッチＳＷを介してＴＩＡコア回路５（即ち第一の増幅回路２）の入力端子に接続された電流源７と、利得切替え判断回路４の出力信号（切替え判断信号）により、スイッチＳＷをＯＮ／ＯＦＦする制御回路８とを有する構成となっている。

利得切替え判断回路４は、ヒステリシスコンパレータから構成し、ヒステリシス幅により切替え判断の振幅を設定し、ＴＩＡコア回路５（第一の増幅回路２）の出力電圧信号が、この設定振幅を超えるとコンパレータとして働き、瞬時にレベル判定を行う。この機能を利得切替え判断回路４に適用している。また、本利得切替え判断回路４は、一度振幅判定を行いコンパレータがオンするとヒステリシス特性により通常の受信データでは初期状態に復帰しないため、外部リセット信号により初期化される機能を有する。

図５に、入力オフセット電流補償の動作例を示した。あらかじめ設定された信号電流よりも大きな電流信号入力されると切替え信号がHighになり、入力オフセット電流制御回路（ＡＯＣ）３がＯＮになる。これに応じて設定されたオフセット補償電流Ｉ_sinkが流れる。このとき、利得切替判断回路４の切替信号は高速に切替り、これに応じて入力オフセット電流制御回路３のオフセット補償電流Ｉ_sinkも高速に電流値が切替る。あらかじめオフセット補償電流値を設定しておき、ＯＮ／ＯＦＦで制御するため高速な入力電流のオフセット補償が可能である。

上記光受信用前置増幅回路のように、高速な利得切替え判断回路４によって帰還抵抗Ｒ_fを高速に切り替えるとともに、同時に入力オフセット電流補償を行うことにより、切り替え時間を増加することなく高速な利得切り替えと、オフセット補償を行えるという効果が得られる。一方、従来の別々の制御回路を用いた場合、特にフィードバック回路による制御回路の場合には、応答時間がかかるとともに、回路出力の変化を逐次フィードバックするため、二つのフィードバックループがあると、それぞれのループで安定化が行われるため時間が倍かかる。この二つのフィードバックループの応答時間を短縮しようとすると、最悪動作安定に至らないという問題がある。

更に、本実施例１の光受信用前置増幅回路の構成によれば、図２１（従来回路の問題点）に示すような帰還抵抗の切り替え回数を増やさず（即ち抵抗値切替えが可能な帰還抵抗Ｒ_fの構成を図２１のような多段化とせずに例えば図２０（ａ）のような２つの抵抗Ｒ_fL，Ｒ_fHを並列に接続しスイッチＳＷで切替えて抵抗値を可変とする構成としても）、入力オフセット補償によりダイナミックレンジ（信号受信範囲）を広げられるため、利得切り替え抵抗やスイッチに用いるトランジスタ（ＦＥＴ）の寄生容量を減らせるため帯域劣化を防げ、帯域化・高速動作化に効果がある。

本実施例１の光受信用前置増幅回路について、回路シミュレータ（HSPICE、Synopsys社製）により、１０Ｇbit/s のバースト信号入力について回路シミュレーションを行ったところ、帰還抵抗ならびに入力オフセット補償の良好な高速切り替え特性が得られた。

［実施例２］
図６は本発明の実施例２に係る光受信用前置増幅回路の構成図である。この実施例２は請求項２に係る発明の実施例である。図６中、１はフォトダイオード、２は第一の増幅回路、３はオフセット電流制御回路（ＡＯＣ）、４は利得切替え判断回路、５はＴＩＡコア回路、１１は第二の増幅回路、１２は第二のＴＩＡコア回路、１３はシングル／差動変換回路である。

本実施例２の光受信用前置増幅回路は上記実施例１に示す光受信用前置増幅回路を差動構成としたものであり、第一のＴＩＡコア回路５（即ち利得切替え機能を備えた第一の増幅回路２）と同じ構成の第二のＴＩＡコア回路１２（即ち利得切替え機能を備えた第二の増幅回路１１）を有している。第二のＴＩＡコア回路１２（第二の増幅回路１１）の入力端子には、第一のＴＩＡコア回路５（第一の増幅回路２）と同一のオフセット電流制御回路３を備えており、第一のＯＮ／ＯＦＦ制御回路８によりオフセット電流補償のＯＮ／ＯＦＦを制御する。

また、第二のＴＩＡコア回路１２の帰還抵抗Ｒ_fの抵抗値切り替えは、第一のＴＩＡコア回路５と同一のＲ_f切替制御信号（利得切替え判断回路４の出力信号）によって制御される。本実施例２の光受信用前置増幅回路では、差動構成とすることにより、同相雑音耐性が向上することによって電源雑音の影響を受けにくくなる効果を有するとともに、利得切替え判断回路４の入力を差動信号で動作させることにより、同様に製造歩留り等による同相成分によるばらつきを除去でき、信号振幅のみの高精度な振幅検出ができるという効果がある。

以上から、本実施例２に示す光受信用前置増幅回路のように、前置増幅回路を差動構成とすることにより、高速でも雑音や製造ばらつきの影響を受けにくく安定した信号伝送が可能である。

本実施例２に示す光受信用前置増幅回路について、上記実施例１と同様の回路シミュレーションを行った結果、帰還抵抗ならびに入力オフセット補償の良好な高速切り替え特性が得られた。

［実施例３］
図７は本発明の実施例３に係る光受信用前置増幅回路の構成図である。この実施例３は請求項３に係る発明の実施例である。図７中、１はフォトダイオード、２は第一の増幅回路、３はオフセット電流制御回路（ＡＯＣ１）、４は利得切替え判断回路、５はＴＩＡコア回路、２１は第三の増幅回路、２２はオフセット電圧補償回路（ＡＣＯ２）である。

本実施例３の光受信用前置増幅回路は上記実施例１もしくは、実施例２に示した光受信用前置増幅回路の出力端子にオフセット電圧を補償するオフセット電圧補償回路（ＡＯＣ２）２２が付いた第三の増幅回路２１を接続した構成である。このオフセット電圧補償回路（ＡＯＣ２）２２は、第三の増幅回路２１の出力信号をモニタし、この第三の増幅回路２１の入力オフセット電圧を補償し、入力信号に対し最適なバイアス条件で第三の増幅回路２１を機能させ波形歪みの少ない良好な波形を出力させるものである。ここで、第三の増幅回路２１は振幅制限機能を有しても、線形増幅回路でも良い。

本実施例３の光受信用前置増幅回路の動作例を、図８に示す。なお、図８は差動構成（図６参照）とした場合の差動信号の動作例を示している。図８（ａ）はシングル／差動変換された出力の差動信号ＯＵＴＰ、ＯＵＴＮであり、ＴＩＡコア回路５の入力オフセット電流制御（ＡＯＣ１）により、おおまかなオフセット補償が瞬時に行われる（図８（ｂ））。続いて、シングル／差動変換回路１３（図６参照）の出力に接続された第三の増幅器２１の電圧オフセット補償（ＡＯＣ２）により高精度のオフセット補償がなされる（図８（ｃ））。ＡＯＣ１とＡＯＣ２の二段のＡＯＣ構成により、高速に且つ高精度にオフセット補償ができるため広い範囲の入力振幅に対して歪みなく波形増幅が可能となる。

本実施例３に示す光受信用前置増幅回路について、上記実施例１と同様の回路シミュレーションを行った結果、帰還抵抗ならびに入力オフセット補償の良好な高速切り替え特性が得られた。

［実施例４］
図９は本発明の実施例４に係る光受信用前置増幅回路の構成図である。この実施例４は請求項４に係る発明の実施例である。図９中、１はフォトダイオード、２は第一の増幅回路、３はオフセット電流制御回路（ＡＯＣ１）、４は利得切替え判断回路、５はＴＩＡコア回路、２１は第三の増幅回路、２２はオフセット電圧補償回路（ＡＣＯ２）である。

本実施例４の光受信用前置増幅回路は上記実施例３に示した構成において、第三の増幅回路２１の電圧オフセット補償回路（ＡＯＣ２）２２を、フィードフォワード構成としたことを特徴とする。本ＡＯＣ２では、第三の増幅回路２１の入力信号からオフセット電圧を検出し、第三の増幅回路２１のオフセット電圧を補償するものであり、上記実施例３に示すようなフィードバック経路がないため、応答時間を大幅に短縮できる。従って、高速応答可能なＴＩＡコア回路５の入力オフセット電流制御（ＡＯＣ１）と、高速応答可能なフィードフォワード構成の電圧オフセット補償（ＡＯＣ２）の組み合わせにより、特にバースト的に入力されるデータ・パケットに対して高速応答が可能である。

本実施例４に示す光受信用前置増幅回路について、上記実施例１と同様の回路シミュレーションを行った結果、帰還抵抗ならびに入力オフセット補償の良好な高速切り替え特性が得られた。

［実施例５］
図１０は本発明の実施例５に係る光受信用前置増幅回路の構成図である。この実施例５は請求項５に係る発明の実施例である。図１０中、１はフォトダイオード、２は第一の増幅回路、３はオフセット電流制御回路（ＡＯＣ１）、４は利得切替え判断回路、５はＴＩＡコア回路、２１は第三の増幅回路、２２はオフセット電圧補償回路（ＡＣＯ２）、３１はリセット回路である。

上記実施例４に示すようなフィードフォワード型のＡＯＣ回路では、通常ピーク値ホールドなどの放電時定数の高い回路が用いられるが、信号強度の異なるデータパケットに応答するためには、パケット毎に初期化が必要になる。本構成は、外部リセット信号と切替え判断信号とから、リセット回路３１において、第三の増幅回路２１の電圧オフセットを制御するフィードフォワード型ＡＯＣ（ＡＯＣ２）２２のリセット信号を生成するものである。

本実施例５に示す光受信用前置増幅回路の具体的な動作概要を図１１に示す。また、リセット回路３１がない場合の動作概要を図１２に示す。第一のデータパケット（Packet＃１）と信号強度の異なる第二のデータパケット（Packet＃２）が入力され、パケット毎に前置増幅回路の動作設定を初期化するために、外部からリセット信号（Ext．Reset）が与えられる。ＡＯＣ２回路では、入力信号のピーク電圧を検出し最適なオフセット電圧値を検出する。データパケット毎にリセット信号によりこの検出レベルが初期化されるため、異なる入力強度の信号に対して動作可能である。しかしながら、図１２に示すように外部リセット信号により直接ＡＯＣ２回路を初期化する場合、切替え判断信号により利得が切り替わると、信号振幅が低下するため再度初期化が必要になる。利得が切り替わった後に再リセットがない場合は、図１２に示すように最適なオフセット電圧を検出できないため、出力において波形歪みなどの劣化が生じる、あるいは出力信号が出力できないなどの問題が生じる。本実施例５の光受信用前置増幅回路のように、切替え判断信号により内部リセット信号を生成し、利得切替え後に再リセットを行うようにすれば、図１１に示すように正常な出力信号を得ることができる。

本実施例５に示す光受信用前置増幅回路について、上記実施例１と同様の回路シミュレータを行った結果、ＡＯＣ２に対して再リセット動作が行われ良好な高速切り替え特性が得られた。

［実施例６］
図１３及び図１４は本発明の実施例６に係る光受信用前置増幅回路のリセット回路の構成図である、この実施例６は請求項６に係る発明の実施例である。図１３はリセット回路に論理和を使った場合の構成で、図１４はリセット回路に論理積を使った場合の構成である。なお、図示は省略しているが、本実施例６の光受信用前置増幅回路の全体的な構成については上記実施例５（図１０参照）と同様である。

図１３（ａ）のリセット回路３１は、利得切替え判断回路４の切替え判断信号からパルス生成回路４１でパルス生成を行い、論理和回路４２で、このパルスと外部リセット信号との論理和（ＯＲ）をとることにより、内部リセット信号（Int．Reset）を生成する構成である。図１３（ｂ）にリセット回路３１の動作例を示す。

図１４（ａ）のリセット回路３１は、利得切替え判断回路４の切替え判断信号からパルス生成回路５１でパルス生成を行い、このパルスを反転回路５２で反転した反転信号と、外部リセット信号を反転回路５３で反転した反転信号とから、ＮＡＮＤ回路５４でＮＡＮＤをとることにより、内部リセット信号（Int．Reset）を生成する構成である。図１４（ｂ）にリセット回路３１の動作例を示す。

図１５に、上記リセット回路３１で用いられるパルス生成回路４１，５１の実施例を示す。図１５（ａ）に示すようにパルス生成回路４１，５１は、利得切替え信号と、この利得切替え信号を遅延回路６１及び反転回路６２で遅延・反転した信号との論理積（ＡＮＤ）をとることにより、利得切替え時にパルスを生成することができる。図１５（ｂ）にパルス生成回路４１，５１の動作例を示す。

本実施例６に示す光受信用前置増幅回路について、上記実施例１と同様の回路シミュレーションを行った結果、帰還抵抗ならびに入力オフセット補償の良好な高速切り替え特性が得られた。

［実施例７］
図１６は本発明の実施例７に係る光受信用前置増幅回路のオフセット電流制御回路の構成図である、この実施例７は請求項７に係る発明の実施例である。なお、図示は省略している、本実施例６の光受信用前置増幅回路の全体的な構成については上記実施例１〜６の何れか（図４，図６，図７，図９，図１０，図１３，図１４参照）と同様である。

図１６に示すように第一の増幅回路２の入力端子、もしくは第一の増幅回路２及び第二の増幅回路１１（図６参照）の入力端子のそれぞれに直列接続されたトランジスタ７１と抵抗７２から構成された電流源が接続され、このトランジスタ７１のベース電位によって電流源のオフセット補償電流Ｉ_sinkの電流値が決定される。この電流値を制御するために、利得切替え判断回路４（図１等参照）の切替え判断信号により制御するＦＥＴスイッチＳＷ２と、前記切替え判断信号を反転回路７４で反転した反転信号により制御するＦＥＴスイッチＳＷ２によって、ＯＮ時の電流値とＯＦＦ時の電流値が切替えられる。なお、図１６中の７３は参照電圧源Ｖ_refとＦＥＴスイッチＳＷ２との間に一端が接続されて他端が接地されたコンデンサである。

このオフセット電流制御回路３において、ＯＦＦ時（利得切替え判断回路４から切替え判断信号を入力しないとき）は、トランジスタ７１のベース端子を、例えばグランドのようにトランジスタ７１に電流が流れないように十分低く設定した電位にＦＥＴスイッチＳＷ１を介して接続する。一方、ＯＮ時（利得切替え判断回路４から切替え判断信号を入力したとき）は、設定電流値が流れるベース電位に設定された参照電圧源Ｖ_refにＦＥＴスイッチＳＷ２を介し接続する。

更に、電流値の動作安定化のために上記トランジスタ７１のエミッタとグランド間に負帰還抵抗を接続する場合もある。また、スイッチの過渡応答によるノイズの影響をなくすために各接続点に、フィルタ容量を接続する場合もある。尚、電流源に使われるトランジスタは、実施例としてパイポーラ・トランジスタを示しているが、ＭＯＳトランジスタを用いても構成可能である。

本実施例７に示す光受信用前置増幅回路について、上記実施例１と同様の回路シミュレータを行った結果、切り替え判断信号によりオフセット電流制御回路がＯＮ／ＯＦＦし、良好な高速オフセット補償特性が得られた。

以上のとおり、本発明の前置増幅回路によれば、バーストデータに対応し高感度かつ広い入力ダイナミックレンジの高速動作可能な前置増幅回路を容易に実現できる。

本発明の実施の形態例に係る光受信用前置増幅回路の構成図である。 本発明の実施の形態例に係る光受信用前置増幅回路の動作概要を示す図である。 入力電流引き抜きによるＡＯＣの動作概要を示す図である。 本発明の実施例１に係る光受信用前置増幅回路の構成図である。 前記実施例１に示す光受信用前置増幅回路の入力オフセット電流補償の動作例を示す図である。 本発明の実施例２に係る光受信用前置増幅回路の構成図である。 本発明の実施例３に係る光受信用前置増幅回路の構成図である。 前記実施例３に示す光受信用前置増幅回路の動作例を示す図である。 本発明の実施例４に係る光受信用前置増幅回路の構成図である。 本発明の実施例５に係る光受信用前置増幅回路の構成図である。 前記実施例５に示す光受信用前置増幅回路の具体的な動作概要を示す図である。 リセット回路がない場合の動作概要を示す図である。 （ａ）は本発明の実施例６に係る光受信用前置増幅回路のリセット回路の構成図、（ｂ）は前記リセット回路の動作例を示す図である。 （ａ）は本発明の実施例６に係る光受信用前置増幅回路のリセット回路の他の構成図、（ｂ）は前記リセット回路の動作例を示す図である。 （ａ）は前記リセット回路で用いられるパルス生成回路の実施例を示す図、（ｂ）は前記パルス生成回路の動作例を示す図である。 本発明の実施例７に係る光受信用前置増幅回路のオフセット電流制御回路の構成図である。 （ａ）は従来の光受信用前置増幅回路の基本構成を示す図、（ｂ）は前記光受信用前置増幅回路の入出力特性に示す図である。 （ａ）は従来の光受信用前置増幅回路の基本構成（従来回路例１）を示す図、（ｂ）は前記光受信用前置増幅回路の入出力特性に示す図である。 （ａ）は従来の光受信用前置増幅回路の基本構成（従来回路例２）を示す図、（ｂ）は前記光受信用前置増幅回路の入出力特性に示す図である。 （ａ）は従来のバースト伝送対応の前置増幅回路（従来回路例３）の構成例を示す図、（ｂ）はヒステリシスコンパレータによるレベル検出の動作概要を示す図である。 （ａ）は切替回路を備えた帰還抵抗部の構成を示す図、（ｂ）は抵抗体の寄生容量を示す図、（ｃ）はＦＥＴの寄生容量を示す図である。

符号の説明

１ フォトダイオード
２ 第一の増幅回路
３ オフセット電流制御回路（ＡＯＣ１）
４ 利得切替え判断回路
５ 第一のＴＩＡコア回路
６ Ｒ_f切替制御回路
７ 電流源
８ ＯＮ／ＯＦＦ制御回路
１１ 第二の増幅回路
１２ 第二のＴＩＡコア回路
１３ シングル／差動変換回路
２１ 第三の増幅回路
２２ オフセット電圧補償回路（ＡＯＣ２）
３１ リセット回路
４１ パルス生成回路
４２ 論理和回路
５１ パルス生成回路
５２，５３ 反転回路
５４ ＮＡＮＤ回路
６１ 遅延回路
６２ 反転回路
６３ 論理積回路
７１ トランジスタ
７２ 抵抗
７３ コンデンサ
７４ 反転回路
ＳＷ スイッチ
ＳＷ１，ＳＷ２ ＦＥＴスイッチ
Ｒ_f 帰還抵抗（抵抗値切替え可能）
Ｖ_ref 参照電圧源

Claims (7)

1. 利得切替え機能を備えた第一の増幅回路と、この第一の増幅回路の出力端子に接続された利得切替え判断回路とを備え、この利得切替え判断回路の出力信号により、前記第一の増幅回路の利得切替えを行う前置増幅回路において、
   前記利得切替え判断回路にヒステリシスコンパレータを用い、前記第一の増幅回路の入力端子に接続されたオフセット電流制御回路を備え、このオフセット電流制御回路を前記利得切替判断回路の出力信号で制御することを特徴とする前置増幅回路。
2. 請求項１に記載の前置増幅回路において、
   前記第一の増幅回路と同一構成の第二の増幅回路と、前記第一の増幅回路の出力端子と前記第二の増幅回路の出力端子が入力端子に接続された差動回路とを備え、この差動回路の出力端子が前記利得切替え判断回路の入力端子に接続されており、前記第二の増幅回路の入力端子に前記第一の増幅回路の入力端子に接続された前記オフセット電流制御回路と同一構成の第二のオフセット電流制御回路が接続され、この第二のオフセット電流制御回路を前記利得切替え判断回路の出力信号で制御することを特徴とする前置増幅回路。
3. 請求項１、もしくは請求項２に記載の前置増幅回路において、
   前記第一の増幅回路の出力端子、もしくは前記差動回路の出力端子に入力オフセット電圧を補償するオフセット電圧補償回路を備えた第三の増幅回路が接続されたことを特徴とする前置増幅回路。
4. 請求項３に記載の前置増幅回路において、
   前記オフセット電圧補償回路が前記第三の増幅回路の入力信号からオフセット電圧を検出し、前記第三の増幅回路のオフセット電圧を補償するフィードフォワード構成であることを特徴とする前置増幅回路。
5. 請求項３、もしくは請求項４に記載の前置増幅回路において、
   前記利得切替え判断回路の切替え判断信号と外部リセット信号とを入力とし前記第三の増幅回路の前記オフセット電圧補償回路を初期化するリセット信号を生成するリセット回路を備えたことを特徴とする前置増幅回路。
6. 請求項５に記載の前置増幅回路において
   前記リセット回路を、前記切替え判断信号を入力とするパルス生成回路と、このパルス生成回路の出力信号と外部リセット信号とを入力とする論理和（ＯＲ）回路とから構成し、この論理和回路の出力を前記リセット回路の出力としたことを特徴とする前置増幅回路。
7. 請求項１〜６の何れか１項に記載の前置増幅回路において、
   前記入力オフセット電流制御回路を、前記第一の増幅回路の入力端子にコレクタ端子が接続されエミッタ端子が接地されたトランジスタと、このトランジスタのベース端子と第一の電位を発生する定電圧源を接続しＯＮ／ＯＦＦする第一のスイッチと、前記トランジスタのベース端子と前記トランジスタをオフする電位に設定された第二の定電圧源とを接続しＯＮ／ＯＦＦする第二のスイッチとを備えた構成とし、前記第一のスイッチの制御端子が前記利得切替え判断回路の出力端子に接続され、前記第二のスイッチの制御端子が論理反転回路を介して前記利得切替え判断回路の出力端子に接続されたことを特徴とする前置増幅回路。

Images