JP2021022900A

JP2021022900A - トランスインピーダンス増幅回路

Info

Publication number: JP2021022900A
Application number: JP2019140077A
Authority: JP
Inventors: 啓二田中; Keiji Tanaka
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2019-07-30
Filing date: 2019-07-30
Publication date: 2021-02-18
Anticipated expiration: 2039-07-30
Also published as: JP7259625B2

Abstract

【課題】信号品質を改善すること。【解決手段】トランスインピーダンス増幅回路１０Ｂでは、制御回路５１は、制御電流Ｉｃｎｔに基づく制御電流Ｉａｇｃｃｎｔを生成し、可変抵抗回路５３Ｂの電界効果トランジスタ５６，５７のソース及び基板端子には基準電圧信号Ｖｒｅｆが供給され、電界効果トランジスタ５６のドレイン及びゲートは制御電流Ｉａｇｃｃｎｔを受けるとともに、抵抗素子５８を介して電界効果トランジスタ５７のゲートに電気的に接続され、電界効果トランジスタ５７は、ゲートとドレインとの間の第１容量と、ゲートとソースとの間の第２容量と、が互いに等しくなるように構成されており、抵抗素子５８の抵抗値は、第１容量によるインピーダンスよりも大きく、可変抵抗回路５３Ｂは、制御電流Ｉａｇｃｃｎｔに応じて交流バイパス電流Ｉａｇｃを電界効果トランジスタ５７のドレインからソースに流す。【選択図】図１

Description

本開示は、トランスインピーダンス増幅回路に関する。

従来、光通信用の光信号を電気信号に変換するトランスインピーダンス増幅回路がある（例えば、特許文献１及び特許文献２参照）。特許文献１には、フォトダイオードのカソード及びアノードにそれぞれ設けられた、直流電流を引き抜くためのトランジスタと、交流電流を引き抜くためのトランジスタと、反転増幅回路及び帰還抵抗素子で構成されるＴＩＡ部と、を備えるトランスインピーダンス増幅回路が記載されている。このトランスインピーダンス増幅回路では、交流電流を引き抜くためのトランジスタのソース電位は、ＴＩＡ部の入力電位に一致するようにバッファによって与えられ、当該トランジスタのゲートは制御回路に接続され、当該トランジスタのドレインはＴＩＡ部の入力端子に接続されている。差動出力信号の振幅が一定となるように、ゲート電圧が調整され、ＴＩＡ部の出力において、フォトダイオードからの入力電流が歪まないように振幅制御が行われる。

米国特許第９７７４３０５号明細書特開２０１２−１０１０７号公報

特許文献１に記載のトランスインピーダンス増幅回路では、交流電流を引き抜くためのトランジスタのソースは、バッファによって接地されており、直流から高周波に亘ってソース電位は一定である。また、当該トランジスタのゲートには、信号振幅と目標電位との誤差が積分された信号が制御回路から供給されるので、高周波では一定の電圧が供給される。これに対して、ＴＩＡ部の入力インピーダンスは、通常１０〜１００Ω程度であり、フォトダイオードからの入力電流に対して電位変動が発生し得るので、トランジスタのドレイン電位は僅かに変動し得る。交流電流を引き抜くためのトランジスタは、ソース電圧とドレイン電圧とがほぼ一致しているので、抵抗素子として動作する。しかしながら、ドレイン電位が僅かながら変動しているので、トランジスタのドレイン−ソース間のオン抵抗の値（抵抗素子の抵抗値）は変化し得る。その結果、ドレイン電位が高い場合と低い場合とで抵抗値が変化し、これによって引き抜かれる交流電流の電流量に差が生じることがある。この差が歪みとなり、信号品質に影響を与えるおそれがある。

本開示は、信号品質を改善可能なトランスインピーダンス増幅回路を説明する。

本開示の一側面に係るトランスインピーダンス増幅回路は、受光素子によって生成された入力電流信号に応じて差動電圧信号を生成する回路である。このトランスインピーダンス増幅回路は、入力電流信号を受ける入力端子と、電流信号を電圧信号に変換するシングルエンド型増幅回路と、電圧信号と基準電圧信号との差分に応じて差動電圧信号を生成する差動増幅回路と、差分の積分値に基づいて制御電流を生成する制御電流生成回路と、制御電流に応じて直流バイパス電流及び交流バイパス電流を生成するバイパス回路と、を備える。電流信号は、入力電流信号から直流バイパス電流及び交流バイパス電流が引き抜かれることによって生成される。バイパス回路は、制御電流が入力される制御回路と、制御電流に応じて交流バイパス電流を生成する可変抵抗回路と、を備える。制御回路は、所定のオフセット電流値を有するオフセット電流を生成し、制御電流を増幅することで生成した電流とオフセット電流との差分を第１増幅率で増幅することで第１制御電流を生成する。可変抵抗回路は、第１制御電流を受ける第１ドレインと、第１ドレインに電気的に接続される第１ゲートと、基準電圧信号が供給される第１ソースと、基準電圧信号が供給される第１基板端子と、を有する第１電界効果トランジスタと、第１抵抗素子と、入力端子に電気的に接続される第２ドレインと、第１ドレイン及び第１ゲートに第１抵抗素子を介して電気的に接続される第２ゲートと、基準電圧信号が供給される第２ソースと、基準電圧信号が供給される第２基板端子と、を有する第２電界効果トランジスタと、を備える。第２電界効果トランジスタは、第２ゲートと第２ドレインとの間の第１容量と、第２ゲートと第２ソースとの間の第２容量と、が互いに等しくなるように構成されている。第１抵抗素子の抵抗値は、第１容量によるインピーダンスよりも大きい。可変抵抗回路は、第１制御電流に応じて交流バイパス電流を第２ドレインから第２ソースに流す。

本開示によれば、信号品質を改善することができる。

図１は、一実施形態に係るトランスインピーダンス増幅回路を備える光受信装置の構成を概略的に示す図である。図２は、図１に示される積分回路の回路構成例を示す図である。図３は、図１に示される制御回路に供給される制御電流と、制御回路によって生成される電流との関係を示す図である。図４は、図１に示される制御回路の回路構成例を示す図である。図５は、図１に示される電界効果トランジスタの端子間容量を説明するための図である。図６は、図５に示される端子間容量の容量値の例を示す図である。図７の（ａ）は、図１に示されるトランスインピーダンス増幅回路における入力光平均パワーに対する全高調波歪率の変化を示す図である。図７の（ｂ）は、図１に示されるトランスインピーダンス増幅回路における入力光平均パワーに対するＴＩＡ部の出力振幅の変化を示す図である。図７の（ｃ）は、図１に示されるトランスインピーダンス増幅回路における入力光平均パワーに対する電界効果トランジスタの各端子における振幅の変化を示す図である。図８の（ａ）は、比較例のトランスインピーダンス増幅回路における入力光平均パワーに対する全高調波歪率の変化を示す図である。図８の（ｂ）は、比較例のトランスインピーダンス増幅回路における入力光平均パワーに対するＴＩＡ部の出力振幅の変化を示す図である。図８の（ｃ）は、比較例のトランスインピーダンス増幅回路における入力光平均パワーに対する電界効果トランジスタの各端子における振幅の変化を示す図である。

［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。

このトランスインピーダンス増幅回路では、第２電界効果トランジスタの第２ゲートは、第１抵抗素子を介して第１電界効果トランジスタの第１ゲートに電気的に接続されており、第１電界効果トランジスタがダイオード接続されている。このため、第２ゲートは、第１抵抗素子及び第１電界効果トランジスタの微分抵抗を介して基準電圧信号に接続される。しかし、第１抵抗素子の抵抗値が第２ゲートと第２ドレインとの間の第１容量によるインピーダンスよりも大きいので、第１抵抗素子によって第２ゲートと第１ゲートとは高周波的に分離（アイソレート）され得る。したがって、第２ゲートと第２ドレインとの間の第１容量と、第２ゲートと第２ソースとの間の第２容量と、によって第２ドレインと第２ソースとの間の電圧が分圧された電圧が第２ゲートに印加される。第２電界効果トランジスタは、第１容量と第２容量とが互いに等しくなるように構成されているので、第２ドレインと第２ソースとの間の電圧の半分程度の電圧が第２ゲートに印加される。これにより、第２電界効果トランジスタの微分抵抗値が、第２ドレインと第２ソースとの間の電圧によって変動することが抑えられる。その結果、歪みの発生が抑制されるので、信号品質を改善することが可能となる。

可変抵抗回路は、第２抵抗素子をさらに備えてもよい。第２基板端子には、第２抵抗素子を介して基準電圧信号が供給されてもよい。第２電界効果トランジスタは、第２基板端子と第２ドレインとの間の第３容量と、第２基板端子と第２ソースとの間の第４容量と、が互いに等しくなるように構成されてもよい。第２抵抗素子の抵抗値は、第３容量によるインピーダンスよりも大きくてもよい。第２基板端子は、端子間容量を介して第２ゲートと電気的に接続されるので、第２基板端子の電位は当該端子間容量を介して第２ゲート電位に影響を与え得る。これに対し、第２基板端子には、第２抵抗素子を介して基準電圧信号が供給され、第２抵抗素子の抵抗値は、第３容量によるインピーダンスよりも大きい。このため、第２抵抗素子によって第２基板端子は第２電界効果トランジスタの外部から高周波的に分離（アイソレート）され得る。第２電界効果トランジスタは、第２基板端子と第２ドレインとの間の第３容量と、第２基板端子と第２ソースとの間の第４容量と、が互いに等しくなるように構成されているので、第２ドレインと第２ソースとの間の電圧の半分程度の電圧が第２基板端子に印加される。これにより、第２基板端子の電位が第２ゲート電位と同程度となるので、第２基板端子の電位が第２ゲート電位に与える影響を軽減することが可能となる。その結果、歪みの発生がさらに抑制されるので、信号品質をさらに改善することが可能となる。

バイパス回路は、制御電流に応じて直流バイパス電流を生成する帰還電流源をさらに備えてもよい。制御回路は、制御電流が大きくなるにつれて直流バイパス電流が大きくなるように帰還電流源を制御してもよい。この場合、単一の制御ループで、直流成分を除去する制御とトランスインピーダンス増幅回路の利得制御とを実現することができるので、回路規模が大きくなることを抑制することが可能となる。

制御回路は、制御電流を第２増幅率で増幅することで第２制御電流を生成してもよい。帰還電流源は、第２制御電流を受ける第３ドレインと、第３ドレインに電気的に接続される第３ゲートと、接地電位に電気的に接続される第３ソースと、を有する第３電界効果トランジスタと、入力端子に電気的に接続される第４ドレインと、第３ドレイン及び第３ゲートに電気的に接続される第４ゲートと、第３ソースに電気的に接続される第４ソースと、を有する第４電界効果トランジスタと、を備えてもよい。帰還電流源は、第２制御電流に応じて直流バイパス電流を第４ドレインから第４ソースに流してもよい。この場合、第３電界効果トランジスタがダイオード接続されているので、第３電界効果トランジスタの第３ドレインが第２制御電流を受けると、第３ゲートと第３ソースとの間にゲート・ソース間電圧が生成される。第３ゲートと第４ゲートとは互いに電気的に接続されており、第３ソースと第４ソースとは互いに電気的に接続されているので、第４電界効果トランジスタのゲート・ソース間電圧は第３電界効果トランジスタのゲート・ソース間電圧と等しくなる。第４電界効果トランジスタでは、第４ソースが第３ソース、つまり接地電位に電気的に接続され、第４ドレインが入力端子に電気的に接続されているので、第４ソースと第４ドレインとの電位差が大きくなる。これにより、第４電界効果トランジスタは飽和領域で動作する。このため、第４電界効果トランジスタは電流源として機能し、第４ドレインの出力インピーダンスが大きくなるので、入力電流信号の交流成分はほとんど第４電界効果トランジスタに流れ込まないものの、入力電流信号の直流成分は直流バイパス電流として第４電界効果トランジスタに流れ込み得る。そして、制御電流が大きくなるにつれて、第３電界効果トランジスタのゲート・ソース間電圧が大きくなるので、入力電流信号の直流成分が直流バイパス電流として入力電流信号から引き抜かれ、入力電流信号から直流成分の除去が適切に行われる。

上記トランスインピーダンス増幅回路は、基準電圧信号を生成する基準電圧生成回路をさらに備えてもよい。基準電圧生成回路は、増幅器と、増幅器の入出力間に電気的に接続された帰還抵抗素子と、を備えてもよい。この場合、基準電圧生成回路の出力インピーダンスが広い周波数範囲において低くなる。つまり、シングルエンド型増幅回路の入力端子から見た可変抵抗回路のインピーダンスが、広い周波数範囲において低くなる。このため、入力電流信号から交流バイパス電流を引き抜きやすくすることができる。

［本開示の実施形態の詳細］
本開示の実施形態に係るトランスインピーダンス増幅回路の具体例を、図面を参照しつつ以下に説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

図１は、一実施形態に係るトランスインピーダンス増幅回路を備える光受信装置の構成を概略的に示す図である。図２は、図１に示される積分回路の回路構成例を示す図である。図３は、図１に示される制御回路に供給される制御電流と、制御回路によって生成される電流との関係を示す図である。図４は、図１に示される制御回路の回路構成例を示す図である。図５は、図１に示される電界効果トランジスタの端子間容量を説明するための図である。図６は、図５に示される端子間容量の容量値の例を示す図である。

図１に示される光受信装置１Ｂは、不図示の光送信装置から送信された光信号Ｐｉｎを受信する。光受信装置１Ｂは、受光素子ＰＤと、トランスインピーダンス増幅回路１０Ｂと、を備える。受光素子ＰＤは、光信号Ｐｉｎを受信し、光信号Ｐｉｎに応じた光電流Ｉｐｄ（入力電流信号）を生成する。光電流Ｉｐｄは、直流成分を含み得る。受光素子ＰＤの例としては、フォトダイオード及びアバランシェ・フォトダイオードが挙げられる。受光素子ＰＤの一方の端子は、所定のバイアス電圧ＶＰＤに電気的に接続され、受光素子ＰＤの他方の端子は、光電流Ｉｐｄを出力する。

トランスインピーダンス増幅回路１０Ｂは、受光素子ＰＤによって生成された光電流Ｉｐｄを受け、光電流Ｉｐｄに応じて電圧信号である差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂを生成する。差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂは、一対の相補信号である。トランスインピーダンス増幅回路１０Ｂは、入力端子１０ａを備える。入力端子１０ａには光電流Ｉｐｄが入力される。

トランスインピーダンス増幅回路１０Ｂは、ＴＩＡ（TransImpedance Amplifier）部１１（シングルエンド型増幅回路）と、基準電圧発生回路１２と、差動増幅回路１３と、制御電流生成回路１４と、バイパス回路１５Ｂと、を備える。

ＴＩＡ部１１は、電流信号Ｉｉｎを電圧信号Ｖｔｉａに変換する回路である。具体的には、ＴＩＡ部１１は、電圧アンプ１１ａと、帰還抵抗素子１１ｂとを備える。電圧アンプ１１ａの入力端子と出力端子とは、帰還抵抗素子１１ｂを介して電気的に接続されている。つまり、帰還抵抗素子１１ｂは、電圧アンプ１１ａの入出力間に電気的に接続されている。電流信号Ｉｉｎは、光電流Ｉｐｄから直流バイパス電流Ｉａｏｃ及び交流バイパス電流Ｉａｇｃが引き抜かれることによって生成される。直流バイパス電流Ｉａｏｃ及び交流バイパス電流Ｉａｇｃはバイパス回路１５Ｂによって制御されるが、詳細については後述する。電圧信号Ｖｔｉａの増減は、電流信号Ｉｉｎの増減に対して反転している。電圧アンプ１１ａは、例えば反転増幅回路である。ＴＩＡ部１１は、電圧信号Ｖｔｉａを差動増幅回路１３及び制御電流生成回路１４に出力する。ＴＩＡ部１１の利得（電流信号Ｉｉｎの大きさに対する電圧信号Ｖｔｉａの大きさの比）は、帰還抵抗素子１１ｂの抵抗値（トランスインピーダンス）によって決まる。

基準電圧発生回路１２は、直流の電圧信号である基準電圧信号Ｖｒｅｆを生成する回路である。基準電圧発生回路１２は、基準電圧信号Ｖｒｅｆを差動増幅回路１３、制御電流生成回路１４、及びバイパス回路１５Ｂに出力する。基準電圧信号Ｖｒｅｆは、所定の電圧値（固定値）を有する。基準電圧発生回路１２は、出力インピーダンスが広帯域にわたって低インピーダンスとなるように構成されてもよい。本実施形態では、基準電圧発生回路１２は、ＴＩＡ部１１と同様に、電圧アンプ１２ａ（増幅器）と帰還抵抗素子１２ｂとを備える。電圧アンプ１２ａの入力端子と出力端子とは、帰還抵抗素子１２ｂを介して電気的に接続されている。つまり、帰還抵抗素子１２ｂは、電圧アンプ１２ａの入出力間に電気的に接続されている。基準電圧発生回路１２がＴＩＡ部１１と同様の回路構成を有することで、電圧アンプ１１ａの電源電圧及び温度の変化による電圧信号Ｖｔｉａの変化を補償（相殺）するように基準電圧信号Ｖｒｅｆが生成され得る。

差動増幅回路１３は、電圧信号Ｖｔｉａと基準電圧信号Ｖｒｅｆとの差分ΔＶｔｉａ（誤差）に応じて差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂを生成する回路である。言い換えると、差動増幅回路１３は、基準電圧信号Ｖｒｅｆを用いて、単一（単相）の電圧信号Ｖｔｉａを差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂに変換する。差動増幅回路１３は、差分ΔＶｔｉａを増幅することで、差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂを生成する。差動増幅回路１３は、差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂを後段の回路（不図示）に出力する。

制御電流生成回路１４は、電圧信号Ｖｔｉａと基準電圧信号Ｖｒｅｆとの差分ΔＶｔｉａの積分値に基づいて制御電流Ｉｃｎｔを生成する回路である。制御電流生成回路１４は、積分回路４１と、ＯＴＡ（Operational Transconductance Amplifier）４２と、を備える。

積分回路４１は、差分ΔＶｔｉａを積分する回路である。図２に示されるように、積分回路４１は、入力端子４１ａ，４１ｂと、出力端子４１ｃ，４１ｄと、を有する。入力端子４１ａは、基準電圧発生回路１２（電圧アンプ１２ａ）の出力端子に電気的に接続されており、入力端子４１ａには、基準電圧信号Ｖｒｅｆが入力される。入力端子４１ｂは、ＴＩＡ部１１（電圧アンプ１１ａ）の出力端子に電気的に接続されており、入力端子４１ｂには、電圧信号Ｖｔｉａが入力される。出力端子４１ｃは、ＯＴＡ４２の反転入力端子に電気的に接続されており、ＯＴＡ４２に電圧信号Ｖｉｎｎを出力する。出力端子４１ｄは、ＯＴＡ４２の非反転入力端子に電気的に接続されており、ＯＴＡ４２に電圧信号Ｖｉｎｐを出力する。

積分回路４１は、オペアンプ４３と、抵抗素子４４，４５と、コンデンサ４６，４７と、を備える。オペアンプ４３は、非反転入力端子４３ａと、反転入力端子４３ｂと、反転出力端子４３ｃと、非反転出力端子４３ｄと、を有する。非反転入力端子４３ａは、抵抗素子４４を介して入力端子４１ａに電気的に接続されている。反転入力端子４３ｂは、抵抗素子４５を介して入力端子４１ｂに電気的に接続されている。反転出力端子４３ｃは、出力端子４１ｃに電気的に接続されるとともに、コンデンサ４６を介して非反転入力端子４３ａに電気的に接続されている。つまり、コンデンサ４６は、反転出力端子４３ｃと非反転入力端子４３ａとの間を負帰還で接続する。非反転出力端子４３ｄは、出力端子４１ｄに電気的に接続されるとともに、コンデンサ４７を介して反転入力端子４３ｂに電気的に接続されている。つまり、コンデンサ４７は、非反転出力端子４３ｄと反転入力端子４３ｂとの間を負帰還で接続する。

ここで、オペアンプ４３の利得が無限大であり、抵抗素子４４の抵抗値Ｒ１と抵抗素子４５の抵抗値Ｒ２とが互いに等しく、コンデンサ４６の容量値Ｃ１とコンデンサ４７の容量値Ｃ２とが互いに等しいと仮定すると、積分回路４１は、時定数Ｒ１×Ｃ１を有する積分器として動作する。

ＯＴＡ４２は、差動電圧信号（電圧信号Ｖｉｎｐ及び電圧信号Ｖｉｎｎ）をシングル電流信号（誤差電流）である制御電流Ｉｃｎｔに変換する回路である。ＯＴＡ４２は、公知の回路構成を有し、例えば、差動増幅回路にカレントミラー回路が付加された構成を有する。ＯＴＡ４２は、トランスコンダクタンスを有しており、ＯＴＡ４２の入出力インピーダンスは例えば無限大である。制御電流Ｉｃｎｔは、ＯＴＡ４２に入力される電圧信号Ｖｉｎｐと電圧信号Ｖｉｎｎとの差である入力差動電圧にトランスコンダクタンスを乗算することによって求められる。電圧信号Ｖｉｎｐと電圧信号Ｖｉｎｎとの差は、差分ΔＶｔｉａの積分値に応じて変化する。ＯＴＡ４２は、制御電流Ｉｃｎｔをバイパス回路１５Ｂに出力する。

バイパス回路１５Ｂは、制御電流Ｉｃｎｔに応じて、直流バイパス電流Ｉａｏｃ及び交流バイパス電流Ｉａｇｃを生成する回路である。バイパス回路１５Ｂは、制御回路５１と、帰還電流源５２と、可変抵抗回路５３Ｂと、を備える。

制御回路５１には、制御電流Ｉｃｎｔが入力される。制御回路５１は、制御電流Ｉｃｎｔが大きくなるにつれて直流バイパス電流Ｉａｏｃが大きくなるように帰還電流源５２を制御する。制御回路５１は、制御電流Ｉｃｎｔがオフセット電流Ｉｏｆｓの電流値を越えた場合に、制御電流Ｉｃｎｔが大きくなるにつれて交流バイパス電流Ｉａｇｃが大きくなるように可変抵抗回路５３Ｂを制御する。オフセット電流Ｉｏｆｓの電流値は、所定の電流値（固定値）である。具体的には、制御回路５１は、制御電流生成回路１４（ＯＴＡ４２）から制御電流Ｉｃｎｔを受け、制御電流Ｉｃｎｔに応じて制御電流Ｉａｏｃｃｎｔ（第２制御電流）及び制御電流Ｉａｇｃｃｎｔ（第１制御電流）を生成する。制御回路５１は、制御電流Ｉａｏｃｃｎｔを帰還電流源５２に出力し、制御電流Ｉａｏｃｃｎｔによって帰還電流源５２を制御する。制御回路５１は、制御電流Ｉａｇｃｃｎｔを可変抵抗回路５３Ｂに出力し、制御電流Ｉａｇｃｃｎｔによって可変抵抗回路５３Ｂを制御する。

図３に示されるように、制御電流Ｉａｏｃｃｎｔの電流値は、制御電流Ｉｃｎｔの電流値に比例している。制御電流Ｉａｏｃｃｎｔの電流値は、制御電流Ｉｃｎｔの電流値のα倍である（Ｉａｏｃｃｎｔ＝α×Ｉｃｎｔ）。制御回路５１は、例えば、制御電流Ｉｃｎｔを増幅率αで増幅することで制御電流Ｉａｏｃｃｎｔを生成する。制御電流Ｉａｇｃｃｎｔの電流値は、制御電流Ｉｃｎｔの電流値がオフセット電流Ｉｏｆｓの電流値よりも大きい場合に、制御電流Ｉｃｎｔの電流値に比例する。言い換えると、制御電流Ｉａｇｃｃｎｔの電流値は、制御電流Ｉｃｎｔからオフセット電流Ｉｏｆｓの電流値を減算した電流値のγ倍である（Ｉａｇｃｃｎｔ＝γ×（Ｉｃｎｔ−Ｉｏｆｓ））。制御回路５１は、例えば、所定の電流値（オフセット電流値）を有するオフセット電流Ｉｏｆｓを生成し、制御電流Ｉｃｎｔを増幅することで生成した電流（ここでは、制御電流Ｉｃｎｔ）とオフセット電流Ｉｏｆｓとの差分を増幅率γで増幅することで制御電流Ｉａｇｃｃｎｔを生成する。このように、制御電流Ｉａｏｃｃｎｔでは、増幅率αが調整され、制御電流Ｉａｇｃｃｎｔでは、自動利得制御（automatic gain control；ＡＧＣ）を開始する電流を決定するためのオフセット電流値と、ＡＧＣの制御感度を決定する増幅率γとが調整される。

図４に示される制御回路５１は、図３に示される制御電流Ｉａｏｃｃｎｔ及び制御電流Ｉａｇｃｃｎｔを実現するための回路構成を有する。図４に示されるように、制御回路５１は、入力端子５１ａと、出力端子５１ｂ，５１ｃと、電源端子５１ｄと、を有する。入力端子５１ａは、制御電流生成回路１４（ＯＴＡ４２）の出力端子に電気的に接続されており、入力端子５１ａには、制御電流Ｉｃｎｔが入力される。出力端子５１ｂは、帰還電流源５２の入力端子５２ａに電気的に接続されており、帰還電流源５２に制御電流Ｉａｏｃｃｎｔを出力する。出力端子５１ｃは、可変抵抗回路５３Ｂの制御端子５３ａに電気的に接続されており、可変抵抗回路５３Ｂに制御電流Ｉａｇｃｃｎｔを出力する。電源端子５１ｄは、電源電圧ＶＣＣを供給する電源配線に電気的に接続されており、電源端子５１ｄには電源電圧ＶＣＣが供給される。

制御回路５１は、トランジスタ６１〜６９と、電流源７０と、を備える。トランジスタ６１〜６９は、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）構造を有する電界効果トランジスタ（ＭＯＳＦＥＴ）である。図４に示される例では、トランジスタ６１〜６３は、ＮチャネルＭＯＳトランジスタであり、トランジスタ６４〜６９は、ＰチャネルＭＯＳトランジスタである。

トランジスタ６１〜６３は、カレントミラー回路を構成している。トランジスタ６１は、入力トランジスタとして機能し、トランジスタ６２，６３は、出力トランジスタとして機能する。トランジスタ６１〜６３のソースは、接地電位ＧＮＤに電気的に接続されている。トランジスタ６１のゲートとドレインとは互いに電気的に接続され、さらに入力端子５１ａに電気的に接続されている。トランジスタ６２，６３のそれぞれのゲートは、トランジスタ６１のゲート及びドレインに電気的に接続されている。トランジスタ６２のドレインは、トランジスタ６４のドレイン及びゲートに電気的に接続されている。トランジスタ６３のドレインは、ノードＮを介してトランジスタ６８のドレイン及びゲートに電気的に接続されている。

トランジスタ６１，６２、及びトランジスタ６１，６３は、それぞれカレントミラー回路を構成するので、例えば、トランジスタ６１のドレイン電流（制御電流Ｉｃｎｔ）の大きさに比例した大きさの出力電流（ドレイン電流）がトランジスタ６２，６３のドレインからそれぞれ出力される。ここでは説明の便宜上、カレントミラー比は、１：１：１とする。このため、入力端子５１ａに入力された制御電流Ｉｃｎｔはトランジスタ６１〜６３によってコピーされ、トランジスタ６２，６３のドレインからそれぞれ制御電流Ｉｃｎｔが出力される。なお、制御電流Ｉｃｎｔは、トランジスタ６２，６３のドレインに向かって流れる。

トランジスタ６４，６５は、カレントミラー回路を構成している。トランジスタ６４は、入力トランジスタとして機能し、トランジスタ６５は、出力トランジスタとして機能する。トランジスタ６４，６５のソースは、電源端子５１ｄに電気的に接続されている。トランジスタ６４のゲートとドレインとは互いに電気的に接続され、さらにトランジスタ６２のドレインに電気的に接続されている。トランジスタ６５のゲートは、トランジスタ６４のゲート及びドレインに電気的に接続されている。トランジスタ６５のドレインは、出力端子５１ｂに電気的に接続されている。

トランジスタ６２のドレインから出力された制御電流Ｉｃｎｔは、トランジスタ６４のドレインに入力され、トランジスタ６４のドレイン電流（制御電流Ｉｃｎｔ）の大きさに比例した大きさの出力電流（ドレイン電流）が、トランジスタ６５のドレインから制御電流Ｉａｏｃｃｎｔとして出力される。ここでは、トランジスタ６４，６５によって構成されるカレントミラー回路のカレントミラー比は１：αに設定されている。つまり、制御電流Ｉａｏｃｃｎｔは、制御電流Ｉｃｎｔをα倍に増幅することで得られる大きさの電流（α×Ｉｃｎｔ）である。なお、制御電流Ｉａｏｃｃｎｔは、トランジスタ６５のドレインから出力端子５１ｂに向かって流れる。

トランジスタ６６，６７は、カレントミラー回路を構成している。トランジスタ６６は、入力トランジスタとして機能し、トランジスタ６７は、出力トランジスタとして機能する。トランジスタ６６，６７のソースは、電源端子５１ｄに電気的に接続されている。トランジスタ６６のゲートとドレインとは互いに電気的に接続され、さらに電流源７０に電気的に接続されている。トランジスタ６７のゲートは、トランジスタ６６のゲート及びドレインに電気的に接続されている。トランジスタ６７のドレインは、ノードＮを介してトランジスタ６８のドレイン及びゲートに電気的に接続されている。

電流源７０から供給される基準電流Ｉｒｅｆは、トランジスタ６６のドレインに入力され、トランジスタ６６のドレイン電流（基準電流Ｉｒｅｆ）の大きさに比例した大きさの出力電流（ドレイン電流）が、トランジスタ６７のドレインからオフセット電流Ｉｏｆｓとして出力される。ここでは、トランジスタ６６，６７によって構成されるカレントミラー回路のカレントミラー比は１：ｍに設定されている。つまり、オフセット電流Ｉｏｆｓは、基準電流Ｉｒｅｆをｍ倍に増幅することで得られる大きさの電流（ｍ×Ｉｒｅｆ）である。なお、オフセット電流Ｉｏｆｓは、トランジスタ６７のドレインからノードＮに向かって流れる。ｍの値は、ＡＧＣを動作させたい光パワーに応じて任意に選択される。基準電流Ｉｒｅｆの電流値は、固定値であるので、オフセット電流Ｉｏｆｓの電流値（オフセット電流値）も固定値である。

トランジスタ６８，６９は、カレントミラー回路を構成している。トランジスタ６８は、入力トランジスタとして機能し、トランジスタ６９は、出力トランジスタとして機能する。トランジスタ６８，６９のソースは、電源端子５１ｄに電気的に接続されている。トランジスタ６８のゲートとドレインとは互いに電気的に接続され、さらにノードＮを介してトランジスタ６３のドレイン及びトランジスタ６７のドレインに電気的に接続されている。トランジスタ６９のゲートは、トランジスタ６８のゲート及びドレインに電気的に接続されている。トランジスタ６９のドレインは、出力端子５１ｃに電気的に接続されている。

トランジスタ６３のドレインから出力された制御電流Ｉｃｎｔは、ノードＮにおいて、トランジスタ６７のドレインから出力されたオフセット電流Ｉｏｆｓと合成される。具体的には、制御電流Ｉｃｎｔからオフセット電流Ｉｏｆｓが差し引かれる（減算される）。このとき、制御電流Ｉｃｎｔの電流値がオフセット電流Ｉｏｆｓの電流値よりも大きい場合にのみ、差電流（Ｉｃｎｔ−Ｉｏｆｓ）がトランジスタ６８のドレインに流れ、トランジスタ６８のドレイン電流（差電流）の大きさに比例した大きさの出力電流（ドレイン電流）が、トランジスタ６９のドレインから制御電流Ｉａｇｃｃｎｔとして出力される。ここでは、トランジスタ６８，６９によって構成されるカレントミラー回路のカレントミラー比は１：γに設定されている。つまり、制御電流Ｉａｇｃｃｎｔは、差電流（Ｉｃｎｔ−Ｉｏｆｓ）をγ倍に増幅することで得られる大きさの電流（γ×（Ｉｃｎｔ−Ｉｏｆｓ））である。なお、制御電流Ｉａｇｃｃｎｔは、トランジスタ６９のドレインから出力端子５１ｃに向かって流れる。

一方、制御電流Ｉｃｎｔの電流値がオフセット電流Ｉｏｆｓの電流値よりも小さい場合には、トランジスタ６８には電流は流れないので、ダイオード接続されたトランジスタ６８によって、ノードＮの電位は、電源電圧ＶＣＣ側に高抵抗でプルアップされる。また、トランジスタ６７のドレイン・ソース間電圧が小さくなるので、トランジスタ６６，６７はカレントミラー回路としては動作しない。このとき、トランジスタ６７は、３極管領域（線形領域）で動作するので、ノードＮの電位は、電源電圧ＶＣＣ側に低抵抗でプルアップされる。３極管領域とは、トランジスタのゲート・ソース間電圧から閾値電圧を減算した結果が、ドレイン・ソース間電圧よりも大きいという状態である。トランジスタ６８には、ゲート・ソース間電圧が印加されないので、ゲート・ソース間電圧が印加されているトランジスタ６７の抵抗値の方が、トランジスタ６８の抵抗値よりも小さくなる。このように、トランジスタ６７が３極管領域で動作することによって、トランジスタ６７は、オフセット電流Ｉｏｆｓを供給できなくなると同時に、トランジスタ６３からの制御電流Ｉｃｎｔが全てトランジスタ６７を流れる。これにより、制御電流Ｉｃｎｔの電流値がオフセット電流Ｉｏｆｓの電流値よりも大きい場合に（Ｉｃｎｔ−Ｉｏｆｓ＞０の領域で）のみ、制御電流Ｉａｇｃｃｎｔが出力端子５１ｃから出力される。

なお、図４に示される制御回路５１によって、図３の入出力特性が得られるが、上述のカレントミラー比は、適宜変更され得る。また、制御回路５１の回路構成として、図３の入出力特性を得ることができる別の回路構成が採用されてもよい。

帰還電流源５２は、自動オフセット制御（Auto-Offset Control：ＡＯＣ）回路を構成する。帰還電流源５２は、制御電流Ｉｃｎｔに応じて直流バイパス電流Ｉａｏｃを生成する回路である。より具体的には、帰還電流源５２は、制御電流Ｉａｏｃｃｎｔに応じて直流バイパス電流Ｉａｏｃを生成する。帰還電流源５２は、入力端子５２ａと、出力端子５２ｂと、接地端子５２ｃと、を有する。入力端子５２ａは、制御回路５１の出力端子５１ｂに電気的に接続されており、制御回路５１から制御電流Ｉａｏｃｃｎｔを受ける。出力端子５２ｂは、入力端子１０ａに電気的に接続されており、直流バイパス電流Ｉａｏｃを出力する。接地端子５２ｃは、接地電位ＧＮＤに電気的に接続されている。帰還電流源５２は、電界効果トランジスタ５４（第３電界効果トランジスタ）と、電界効果トランジスタ５５（第４電界効果トランジスタ）と、を備える。

電界効果トランジスタ５４，５５のそれぞれは、例えば、ＮチャネルＭＯＳトランジスタである。電界効果トランジスタ５４のサイズと電界効果トランジスタ５５のサイズとは互いに同じでもよく、互いに異なっていてもよい。電界効果トランジスタ５４，５５のソースは、互いに電気的に接続されるとともに、接地端子５２ｃを介して接地電位ＧＮＤに電気的に接続されている。電界効果トランジスタ５４のドレインは、入力端子５２ａを介して、制御回路５１の出力端子５１ｂに電気的に接続されており、制御回路５１から制御電流Ｉａｏｃｃｎｔを受ける。電界効果トランジスタ５４のゲートは、電界効果トランジスタ５４のドレインに電気的に接続されている。電界効果トランジスタ５５のドレインは、出力端子５２ｂを介して、入力端子１０ａに電気的に接続されている。電界効果トランジスタ５５のゲートは、電界効果トランジスタ５４のドレイン及びゲートに電気的に接続されている。

このように構成された帰還電流源５２では、入力端子５２ａから流れ込んだ制御電流Ｉａｏｃｃｎｔは、ダイオード接続されている電界効果トランジスタ５４に流れることによって、電界効果トランジスタ５４のゲートとソースとの間にゲート・ソース間電圧Ｖｇｓ１を発生させる。電界効果トランジスタ５４のゲートと電界効果トランジスタ５５のゲートとは互いに電気的に接続されており、電界効果トランジスタ５４のソースと電界効果トランジスタ５５のソースとは互いに電気的に接続されているので、電界効果トランジスタ５５のゲート・ソース間電圧は、ゲート・ソース間電圧Ｖｇｓ１と等しくなる。電界効果トランジスタ５５のソースは、接地電位ＧＮＤに電気的に接続されているので、ソース電位は略０Ｖである。一方、電界効果トランジスタ５５のドレインには、ＴＩＡ部１１の入力電位（例えば、０．５〜２Ｖ程度）が印加されている。したがって、電界効果トランジスタ５５は、飽和領域で動作している。飽和領域とは、トランジスタのゲート・ソース間電圧から閾値電圧を減算した結果が、ドレイン・ソース間電圧よりも小さいという状態である。飽和領域において、電界効果トランジスタ５５のドレイン電圧が増加してもそれに対してドレイン電流が増加する度合いは線形領域に比べて小さくなる。したがって、出力端子５１ｂのインピーダンス（出力インピーダンス）は、比較的大きい値となる。

すなわち、電界効果トランジスタ５４，５５は、カレントミラー回路を構成しており、制御電流Ｉａｏｃｃｎｔに比例した直流バイパス電流Ｉａｏｃを出力する。言い換えると、帰還電流源５２は、制御電流Ｉａｏｃｃｎｔに応じて直流バイパス電流Ｉａｏｃを電界効果トランジスタ５５のドレインから電界効果トランジスタ５５のソースに流す。これにより、光電流Ｉｐｄから直流バイパス電流Ｉａｏｃが引き抜かれる。その結果、差分ΔＶｔｉａから直流成分及び低周波成分が除去され、電圧信号Ｖｔｉａの電位が基準電圧信号Ｖｒｅｆの電位に合わせられる（ＤＣオフセット制御）。

可変抵抗回路５３Ｂは、制御電流Ｉｃｎｔに応じて交流バイパス電流Ｉａｇｃを生成する回路である。より具体的には、可変抵抗回路５３Ｂは、制御電流Ｉａｇｃｃｎｔに応じて交流バイパス電流Ｉａｇｃを生成する。可変抵抗回路５３Ｂは、制御端子５３ａと、抵抗端子５３ｂと、抵抗端子５３ｃと、を有する。制御端子５３ａは、制御回路５１の出力端子５１ｃに電気的に接続されており、制御回路５１から制御電流Ｉａｇｃｃｎｔを受ける。抵抗端子５３ｂは、入力端子１０ａに電気的に接続されている。抵抗端子５３ｃは、基準電圧発生回路１２（電圧アンプ１２ａ）の出力端子に電気的に接続されており、基準電圧発生回路１２から基準電圧信号Ｖｒｅｆを受ける。可変抵抗回路５３Ｂは、電界効果トランジスタ５６（第１電界効果トランジスタ）と、電界効果トランジスタ５７（第２電界効果トランジスタ）と、抵抗素子５８（第１抵抗素子）と、抵抗素子５９（第２抵抗素子）と、を備える。

電界効果トランジスタ５６，５７のそれぞれは、例えば、ＮチャネルＭＯＳトランジスタである。電界効果トランジスタ５６のサイズと電界効果トランジスタ５７のサイズとは互いに同じでもよく、互いに異なっていてもよい。電界効果トランジスタ５６，５７のソースは、互いに電気的に接続されるとともに、抵抗端子５３ｃを介して、基準電圧発生回路１２（電圧アンプ１２ａ）の出力端子に電気的に接続されている。電界効果トランジスタ５６，５７のソースには、基準電圧信号Ｖｒｅｆが入力（供給）される。電界効果トランジスタ５６のドレインは、制御端子５３ａを介して、制御回路５１の出力端子５１ｃに電気的に接続されており、制御回路５１から制御電流Ｉａｇｃｃｎｔを受ける。電界効果トランジスタ５６のゲートは、電界効果トランジスタ５６のドレインに電気的に接続されている。電界効果トランジスタ５７のドレインは、抵抗端子５３ｂを介して、入力端子１０ａに電気的に接続されている。電界効果トランジスタ５７のゲートは、抵抗素子５８を介して電界効果トランジスタ５６のドレイン及びゲートに電気的に接続されている。

ここで、回路図では通常表記されないものの、電界効果トランジスタには、基板端子が存在する。電界効果トランジスタ５６の基板端子（図１では点線で表記）は、抵抗端子５３ｃを介して、基準電圧発生回路１２（電圧アンプ１２ａ）の出力端子に電気的に接続されている。電界効果トランジスタ５６の基板端子には、基準電圧信号Ｖｒｅｆが入力（供給）される。電界効果トランジスタ５７の基板端子は、抵抗素子５９及び抵抗端子５３ｃを介して、基準電圧発生回路１２（電圧アンプ１２ａ）の出力端子に電気的に接続されている。電界効果トランジスタ５７の基板端子には、抵抗素子５９を介して基準電圧信号Ｖｒｅｆが入力（供給）される。電界効果トランジスタ５７の基板端子には直流電流が流れないので、電界効果トランジスタ５７の基板端子の（直流）電位は、電界効果トランジスタ５６の基板端子の（直流）電位と同じく、基準電圧信号Ｖｒｅｆの電位に設定される。

図５に示されるように、電界効果トランジスタ５７は、ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）、及び基板端子（Ｂ）の各端子間に容量成分を有している。図６には、各容量成分の容量値の一例が示されている。図６に示される容量値は、電界効果トランジスタ５７が１３０ｎｍＣＭＯＳプロセスであり、電界効果トランジスタ５７のゲート幅（チャンネル幅）Ｗが３０μｍであり、電界効果トランジスタ５７のゲート長（チャンネル長）Ｌが０．１３μｍであって、電界効果トランジスタ５７が深い３極管領域で動作する場合の典型的な容量値である。深い３極管領域とは、トランジスタのゲート・ソース間電圧から閾値電圧を減算した結果が、ドレイン・ソース間電圧よりも非常に大きいという状態である。

ゲート・ソース間の容量Ｃｇｓ（第２容量）の容量値とゲート・ドレイン間の容量Ｃｇｄ（第１容量）の容量値とは互いに等しく、７．１ｆＦである。ドレイン・ソース間の容量Ｃｄｓの容量値は、２．６ｆＦである。ゲートと基板端子との間の容量Ｃｇｂの容量値、ソースと基板端子との間の容量Ｃｓｂ（第４容量）の容量値、及びドレインと基板端子との間の容量Ｃｄｂ（第３容量）の容量値は、互いに等しく、０．６ｆＦである。このように、電界効果トランジスタ５７は、ゲートに対し、ソース側及びドレイン側に対称な容量（容量Ｃｇｓ及び容量Ｃｇｄ）を有している。言い換えると、電界効果トランジスタ５７は、容量Ｃｇｄと容量Ｃｇｓとが互いに等しくなるように構成されている。同様に、電界効果トランジスタ５７は、基板端子に対しても、ソース側及びドレイン側に対称な容量（容量Ｃｓｂ及び容量Ｃｄｂ）を有している。言い換えると、電界効果トランジスタ５７は、容量Ｃｄｂと容量Ｃｓｂとが互いに等しくなるように構成されている。

なお、電界効果トランジスタのゲートの本数を示すフィンガ数を奇数、例えば、フィンガ数が３のＭＯＳトランジスタの場合、ドレインＤ−ゲートＧ−ソースＳ−ゲートＧ−ドレインＤ−ゲートＧ−ソースＳと構成し、ドレインの数とソースの数とを同じにすることで、容量Ｃｇｓの容量値と容量Ｃｇｄの容量値とが互いに等しく、容量Ｃｓｂの容量値と容量Ｃｄｂの容量値とが互いに等しい電界効果トランジスタ５７が得られる。

容量Ｃｓｂの容量値は容量Ｃｇｓの容量値の１０分の１程度であり、容量Ｃｄｂの容量値は容量Ｃｇｄの容量値の１０分の１程度である。容量Ｃｓｂ及び容量Ｃｄｂは、ＰＮ接合に伴う接合容量を主成分として有するのに対して、容量Ｃｇｓ及び容量Ｃｇｄは、ゲート酸化膜によるオーバーラップ容量を主成分として有する。このように、ソース及びドレインの面積を意図的に大きくしない限りにおいて、容量Ｃｓｂ及び容量Ｃｄｂの方が容量Ｃｇｓ及び容量Ｃｇｄよりも十分に小さくなる。

抵抗素子５８の抵抗値Ｒｇは、高周波において、容量ＣｇｄによるインピーダンスＺｃｇｄ、及びＣｇｓによるインピーダンスＺｃｇｓよりも十分に大きい。抵抗素子５９の抵抗値Ｒｂは、容量ＣｄｂによるインピーダンスＺｃｄｂ、及び容量ＣｓｂによるインピーダンスＺｃｓｂよりも十分に大きい。

このように構成された可変抵抗回路５３Ｂでは、制御端子５３ａから流れ込んだ制御電流Ｉａｇｃｃｎｔは、ダイオード接続されている電界効果トランジスタ５６に流れることによって、電界効果トランジスタ５６のゲートとソースとの間にゲート・ソース間電圧Ｖｇｓ２を発生させる。電界効果トランジスタ５６のゲートと電界効果トランジスタ５７のゲートとは抵抗素子５８を介して互いに電気的に接続されており、電界効果トランジスタ５６のソースと電界効果トランジスタ５７のソースとは互いに電気的に接続されている。電界効果トランジスタ５６，５７のゲート抵抗は抵抗素子５８の抵抗値と比較して非常に大きいので、電界効果トランジスタ５７のゲート・ソース間電圧は、ゲート・ソース間電圧Ｖｇｓ２と等しくなる。電界効果トランジスタ５７のソースには、基準電圧信号Ｖｒｅｆが供給されており、電界効果トランジスタ５７のドレインには、ＴＩＡ部１１の入力電位が印加されている。基準電圧信号Ｖｒｅｆは、ＴＩＡ部１１の入力電位と略同じ電位であるので、電界効果トランジスタ５７は、深い３極管領域で動作している。線形領域において、電界効果トランジスタ５７のドレイン電圧が増加すると、それに応じてドレイン電流も増加する。特にドレイン電圧が比較的小さいときには、ドレイン電流はドレイン電圧に比例して変化する（線形）とみなすことができる。ドレイン電流に対するドレイン電圧の比を抵抗値Ｒ_ＡＧＣと表すことにする。つまり、基準電圧発生回路１２によって、可変抵抗回路５３Ｂの電界効果トランジスタ５６，５７は交流的に接地され、電界効果トランジスタ５７が深い３極管領域でバイアスされる。

３極管領域でバイアスされた電界効果トランジスタ５７のドレイン電流Ｉｄ（つまり、交流バイパス電流Ｉａｇｃ）は、電界効果トランジスタ５７の固有利得（利得係数）β及び閾値電圧Ｖｔｈを用いて、式（１）で表され得る。固有利得βは、電界効果トランジスタ５７の半導体プロセスに依存する値である。

３極管領域では、ドレインとソースとの間の電位差が小さい場合、ドレイン電位とソース電位との大小関係が逆転することがある。この場合、ゲートに対して電圧が最も低い端子がソースとして機能する。トランジスタの回路記号は、回路の表現上において便宜的に用いられているので、回路図におけるトランジスタの端子表記と実際のトランジスタの動作とは一致しないことがある。ここでは、ドレイン・ソース間電圧Ｖｄｓが０以上となるように適宜端子を入れ替え、常に電位が低い端子をソースとみなすこととする。

ここで、電界効果トランジスタ５６がダイオード接続されているので、電界効果トランジスタ５７のゲートは、抵抗素子５８及びダイオード接続された電界効果トランジスタ５６の微分抵抗によって、基準電圧発生回路１２（電圧アンプ１２ａ）の出力端子に電気的に接続される。ダイオード接続された電界効果トランジスタ５６の微分抵抗値は、数ｋΩ程度であり、電界効果トランジスタ５７の容量ＣｇｄによるインピーダンスＺｃｇｄと比較してかなり小さい。インピーダンスＺｃｇｄは、例えば、１ＧＨｚで２２ｋΩである。抵抗素子５８の抵抗値Ｒｇが０Ωであると仮定すると、電界効果トランジスタ５６のゲート電位は低インピーダンスのソース電位（基準電圧信号Ｖｒｅｆの電位）に追従する。この場合、式（２）に示されるように、ゲート・ソース間電圧Ｖｇｓ２は、ゲート・ソース間電圧Ｖｇｓ０にドレイン・ソース間電圧Ｖｄｓを加えることによって表現される。ゲート・ソース間電圧Ｖｇｓ０は、ドレイン・ソース間電圧Ｖｄｓが０Ｖである時のゲート・ソース間電圧である。

式（２）を式（１）に代入することによって、式（３）が得られる。式（３）に示されるように、ドレイン電流Ｉｄ（交流バイパス電流Ｉａｇｃ）は、ドレイン・ソース間電圧Ｖｄｓの２乗に比例するので、非線形な成分を含んでいる。

式（４）に示されるように、式（３）をドレイン・ソース間電圧Ｖｄｓで微分し、その演算結果の逆数を計算することによって、微分抵抗値Ｒｄ（抵抗値Ｒ_ＡＧＣ）が得られる。式（４）に示されるように、抵抗値Ｒ_ＡＧＣは、ドレイン・ソース間電圧Ｖｄｓに応じて変化する。光電流Ｉｐｄに応じてドレイン電位が変調されるので、抵抗値Ｒ_ＡＧＣは非線形に変動する。

式（５）に示されるように、式（３）をゲート・ソース間電圧Ｖｇｓ０で微分することによって、３極管領域でのトランスコンダクタンスｇｍが求められる。３極管領域では、ドレイン・ソース間電圧Ｖｄｓは、ゲート・ソース間電圧Ｖｇｓ２から閾値電圧Ｖｔｈを減算することによって得られる電圧よりも小さい。特に、深い３極管領域では、ドレイン・ソース間電圧Ｖｄｓは、ゲート・ソース間電圧Ｖｇｓ２から閾値電圧Ｖｔｈを減算することによって得られる電圧よりも非常に小さいので、３極管領域でのトランスコンダクタンスｇｍは、飽和動作におけるトランスコンダクタンスと比較すると、無視できるほど小さくなる。

一方、抵抗素子５８の抵抗値Ｒｇは、容量ＣｇｄによるインピーダンスＺｃｇｄよりも大きい（Ｒｇ＞＞Ｚｃｇｄ）ので、抵抗素子５８によって電界効果トランジスタ５７のゲートは、電界効果トランジスタ５６のゲートと高周波的に（交流的に）分離（アイソレート）される。容量Ｃｇｓの容量値と容量Ｃｇｄの容量値とが互いに等しいので、ドレイン・ソース間電圧Ｖｄｓが半分に分圧されて、電界効果トランジスタ５７のゲートには、ドレイン・ソース間電圧Ｖｄｓの半分の電圧（Ｖｄｓ／２）が印加される。

電界効果トランジスタ５７のゲートは、容量Ｃｇｂを介して電界効果トランジスタ５７の基板端子と高周波的に導通し得るので、電界効果トランジスタ５７の基板端子の電位は、容量Ｃｇｂを介して電界効果トランジスタ５７のゲート電位にわずかながら影響を与え得る。しかしながら、抵抗素子５９の抵抗値Ｒｂは、容量ＣｄｂによるインピーダンスＺｃｄｂよりも大きい（Ｒｂ＞＞Ｚｃｄｂ）ので、抵抗素子５９によって電界効果トランジスタ５７の基板端子は、電界効果トランジスタ５７のソースと高周波的に分離（アイソレート）される。容量Ｃｓｂの容量値と容量Ｃｄｂの容量値とが互いに等しいので、ドレイン・ソース間電圧Ｖｄｓが半分に分圧されて、電界効果トランジスタ５７の基板端子には、ドレイン・ソース間電圧Ｖｄｓの半分の電圧（Ｖｄｓ／２）が印加される。このため、電界効果トランジスタ５７の基板端子の電位が、電界効果トランジスタ５７のゲート電位に与える影響が低減される。

この場合、式（６）に示されるように、ゲート・ソース間電圧Ｖｇｓ２は、ゲート・ソース間電圧Ｖｇｓ０にドレイン・ソース間電圧Ｖｄｓの半分を加えることによって表現される。

式（６）を式（１）に代入することによって、式（７）が得られる。式（７）に示されるように、ドレイン電流Ｉｄ（交流バイパス電流Ｉａｇｃ）は、ドレイン・ソース間電圧Ｖｄｓに比例するので、非線形な成分を含んでいない。

さらに、式（８）に示されるように、式（７）をドレイン・ソース間電圧Ｖｄｓで微分し、その演算結果の逆数を計算することによって、微分抵抗値Ｒｄ（抵抗値Ｒ_ＡＧＣ）が得られる。式（８）に示されるように、抵抗値Ｒ_ＡＧＣは、ドレイン・ソース間電圧Ｖｄｓによって変化しない。

つまり、３極管領域で動作する電界効果トランジスタ５７のゲート電圧に、ドレイン・ソース間電圧Ｖｄｓの半分（Ｖｄｓ／２）を重畳させることにより、電界効果トランジスタ５７の微分抵抗値Ｒｄ（抵抗値Ｒ_ＡＧＣ）は、ドレイン・ソース間電圧Ｖｄｓに依存しなくなり、ドレイン・ソース間電圧Ｖｄｓが０Ｖである時の抵抗値から変動しなくなる。

すなわち、可変抵抗回路５３Ｂは、帰還電流源５２と同様な回路構成を有しているにもかかわらず、カレントミラー回路としては動作せず、電界効果トランジスタ５７は、ゲート・ソース間電圧Ｖｇｓ２によって制御される線形な可変抵抗器として動作する。抵抗端子５３ｂの電位と抵抗端子５３ｃの電位とが略同じであるので、光電流Ｉｐｄの直流成分は可変抵抗回路５３Ｂにほとんど流れず、光電流Ｉｐｄの交流成分の一部が可変抵抗回路５３Ｂ（電界効果トランジスタ５７）に交流バイパス電流Ｉａｇｃとして流れ込む。言い換えると、可変抵抗回路５３Ｂは、制御電流Ｉａｇｃｃｎｔに応じて交流バイパス電流Ｉａｇｃを電界効果トランジスタ５７のドレインとソースとの間に流す。

すなわち、光電流Ｉｐｄが大きくなって、差分ΔＶｔｉａが大きくなり、制御電流Ｉｃｎｔがオフセット電流Ｉｏｆｓの電流値を超えると、制御電流Ｉａｇｃｃｎｔが可変抵抗回路５３Ｂに供給される。これにより、電界効果トランジスタ５６，５７にゲート・ソース間電圧Ｖｇｓ２が発生する。ゲート・ソース間電圧Ｖｇｓ２が大きくなるにつれて、電界効果トランジスタ５７の抵抗値Ｒ_ＡＧＣが小さくなるので、光電流Ｉｐｄの直流成分を除く信号成分（交流成分）の一部が交流バイパス電流Ｉａｇｃとして引き抜かれる。その結果、ＴＩＡ部１１が大信号入力によって飽和する可能性が低減される。

上述のように、深い３極管領域（線形領域）にバイアスされている電界効果トランジスタ５７のドレイン・ソース間には、ドレイン・ソース間電圧に比例した電流が流れることになる。基準電圧信号Ｖｒｅｆは、ＴＩＡ部１１の入力電位と略同じ電位であるので、ＤＣ電流が流れることはなく、交流バイパス電流ＩａｇｃはＤＣオフセット制御を乱さない。電界効果トランジスタ５７の抵抗値Ｒ_ＡＧＣの変化によってＡＯＣ制御利得の特性にのみ影響を与える。

また、電界効果トランジスタ５７の抵抗値Ｒ_ＡＧＣは、ドレイン・ソース間電圧Ｖｄｓに依存しないので、光電流Ｉｐｄから交流バイパス電流Ｉａｇｃが低歪で引き抜かれる。その結果、歪みの発生が抑制される。

次に、トランスインピーダンス増幅回路１０Ｂの作用効果を説明する。図７の（ａ）は、図１に示されるトランスインピーダンス増幅回路における入力光平均パワーに対する全高調波歪率の変化を示す図である。図７の（ｂ）は、図１に示されるトランスインピーダンス増幅回路における入力光平均パワーに対するＴＩＡ部の出力振幅の変化を示す図である。図７の（ｃ）は、図１に示されるトランスインピーダンス増幅回路における入力光平均パワーに対する電界効果トランジスタの各端子における振幅の変化を示す図である。図８の（ａ）は、比較例のトランスインピーダンス増幅回路における入力光平均パワーに対する全高調波歪率の変化を示す図である。図８の（ｂ）は、比較例のトランスインピーダンス増幅回路における入力光平均パワーに対するＴＩＡ部の出力振幅の変化を示す図である。図８の（ｃ）は、比較例のトランスインピーダンス増幅回路における入力光平均パワーに対する電界効果トランジスタの各端子における振幅の変化を示す図である。

図７の（ａ）〜図７の（ｃ）、及び図８の（ａ）〜図８の（ｃ）の横軸は、光信号Ｐｉｎの光入力パワーの平均値である入力光平均パワーＰｉｎ＿ａｖｅ（単位：ｄＢｍ）を示す。図７の（ａ）及び図８の（ａ）の縦軸は、出力波形（差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂの波形）の全高調波歪率（Total Harmonic Distortion；ＴＨＤ）（単位：％）を示す。図７の（ｂ）及び図８の（ｂ）の縦軸は、電圧信号Ｖｔｉａの振幅（単位：ｍＶｐｐ）を示す。図７の（ｃ）及び図８の（ｃ）の縦軸は、電界効果トランジスタ５７のドレイン電位Ｖｄ、ゲート電位Ｖｇ、及びソース電位Ｖｓの振幅（単位：ｍＶｐｐ）を示す。

図７の（ａ）〜図７の（ｃ）に示される計算結果では、抵抗素子５８の抵抗値Ｒｇが２００ｋΩに設定され、抵抗素子５９の抵抗値Ｒｂが５ｋΩに設定されている（以下、「実施例」という。）。図８の（ａ）〜図８の（ｃ）に示される計算結果では、抵抗素子５８の抵抗値Ｒｇ及び抵抗素子５９の抵抗値Ｒｂがともに０Ωに設定されている（以下、「比較例」という。）。オフセット電流Ｉｏｆｓの電流値は、入力光平均パワーＰｉｎ＿ａｖｅが−１ｄＢｍ付近を超えるとＡＧＣが動作するように設定されている。全高調波歪率としては、１０次高調波まで考慮した全高調波歪率が計算されている。後段の差動増幅回路１３において歪が生じないようにするために、電圧信号Ｖｔｉａの振幅が最大でも５００ｍＶｐｐを越えないように、電界効果トランジスタ５７のサイズが決定されている。ＴＩＡ部１１の利得（電圧利得）は１０倍に設定され、帰還抵抗素子１１ｂの抵抗値は５５０Ωに設定されている。光信号Ｐｉｎとしては、１ＧＨｚの正弦波で強度変調することによって得られた光信号が用いられ、光信号Ｐｉｎの振幅は入力光平均パワーＰｉｎ＿ａｖｅと同じになるよう（消光比で約５ｄＢ）に設定されている。受光素子ＰＤの光電変換利得は、計算を簡略化するために１．０Ａ／Ｗに設定されている。

図７の（ａ）と図８の（ａ）とを比較すると、入力光平均パワーＰｉｎ＿ａｖｅが３ｄＢｍであるときに、比較例ではＴＨＤが５．２％であるのに対し、実施例ではＴＨＤが４．１％に低減していることがわかる。図７の（ｂ）と図８の（ｂ）とを比較すると、比較例及び実施例では、電圧信号Ｖｔｉａの振幅が互いに同等に制御されていることがわかる。すなわち、実施例における交流バイパス電流Ｉａｇｃの引き抜き量が比較例と同等であるにもかかわらず、実施例のＴＨＤが比較例のＴＨＤよりも改善していることがわかる。図８の（ｃ）によれば、比較例のゲート・ソース間電圧Ｖｇｓ２は、式（２）で表されるので、ゲート電位Ｖｇの振幅はソース電位Ｖｓの振幅に略等しいことがわかる。一方、図７の（ｃ）によれば、実施例では、ゲート電位Ｖｇの振幅がドレイン電位Ｖｄの振幅の略半分になっていることがわかる。これは、電界効果トランジスタ５７のドレイン・ソース間電圧Ｖｄｓが容量Ｃｇｓと容量Ｃｇｄとによって分圧され、ゲート・ソース間電圧Ｖｇｓ２が式（６）で表されることを示している。図７の（ｃ）及び図８の（ｃ）によれば、比較例及び実施例のいずれにおいても、入力光平均パワーＰｉｎ＿ａｖｅが−１ｄＢを超えると、ソース電位Ｖｓの振幅が増加している。これは、基準電圧発生回路１２の出力インピーダンスが０ではないので、交流バイパス電流Ｉａｇｃが大きくなるにつれて、基準電圧信号Ｖｒｅｆが光電流Ｉｐｄによって変調されることに起因する。以上のように、利得制御時（ＡＧＣ動作時）において、実施例では比較例よりもＴＨＤを約１％改善することが可能となる。

以上説明したように、トランスインピーダンス増幅回路１０Ｂでは、バイパス回路１５Ｂによって直流バイパス電流Ｉａｏｃ及び交流バイパス電流Ｉａｇｃが生成され、受光素子ＰＤによって生成された光電流Ｉｐｄから、直流バイパス電流Ｉａｏｃ及び交流バイパス電流Ｉａｇｃが引き抜かれることで、電流信号Ｉｉｎが生成される。そして、ＴＩＡ部１１によって電流信号Ｉｉｎが電圧信号Ｖｔｉａに変換され、差動増幅回路１３によって電圧信号Ｖｔｉａと基準電圧信号Ｖｒｅｆとの差分ΔＶｔｉａに応じて差動電圧信号Ｖｏｕｔ，Ｖｏｕｔｂが生成される。可変抵抗回路５３Ｂでは、電界効果トランジスタ５６がダイオード接続されているので、電界効果トランジスタ５６のドレインが制御電流Ｉａｇｃｃｎｔを受けると、電界効果トランジスタ５６のゲートとソースとの間にゲート・ソース間電圧Ｖｇｓ２が生成される。電界効果トランジスタ５６のゲートと電界効果トランジスタ５７のゲートとは抵抗素子５８を介して互いに電気的に接続されており、電界効果トランジスタ５６のソースと電界効果トランジスタ５７のソースには基準電圧信号Ｖｒｅｆが供給される。電界効果トランジスタ５６，５７のゲート抵抗は抵抗素子５８の抵抗値Ｒｇと比較して非常に大きいので、電界効果トランジスタ５７のゲート・ソース間電圧は、ゲート・ソース間電圧Ｖｇｓ２と等しくなる。

電界効果トランジスタ５７のソースに基準電圧信号Ｖｒｅｆが供給され、電界効果トランジスタ５７のドレインが入力端子１０ａに電気的に接続されているので、電界効果トランジスタ５７のドレインとソースとの電位差はほとんど無い。これにより、電界効果トランジスタ５７は（深い）３極管領域で動作する。このため、電界効果トランジスタ５７は可変抵抗器として機能し、電界効果トランジスタ５７のドレインの出力インピーダンスは低くなる。電界効果トランジスタ５７のドレインとソースとの電位差はほとんど無いことから、光電流Ｉｐｄの直流成分はほとんど電界効果トランジスタ５７に流れ込まないものの、光電流Ｉｐｄの交流成分は交流バイパス電流Ｉａｇｃとして電界効果トランジスタ５７に流れ込み得る。制御電流Ｉａｇｃｃｎｔは、制御電流Ｉｃｎｔを増幅することで生成した電流とオフセット電流Ｉｏｆｓとの差分を増幅率γで増幅することにより得られるので、制御電流Ｉｃｎｔがオフセット電流Ｉｏｆｓの電流値を超えた場合に、制御電流Ｉｃｎｔが大きくなるにつれて制御電流Ｉａｇｃｃｎｔが大きくなり、電界効果トランジスタ５６のゲート・ソース間電圧Ｖｇｓ２も大きくなる。このため、光電流Ｉｐｄが小さい又は中程度の信号強度を有する場合、交流バイパス電流Ｉａｇｃの引き抜きが抑えられ、光電流Ｉｐｄの交流成分が減衰することを回避できる。光電流Ｉｐｄが大きい信号強度を有する場合には、光電流Ｉｐｄの交流成分が交流バイパス電流Ｉａｇｃとして光電流Ｉｐｄから引き抜かれるので、光電流Ｉｐｄの交流成分を減衰させることができる。このように、可変抵抗回路５３Ｂによって、トランスインピーダンス増幅回路１０Ｂの利得が制御される。

電界効果トランジスタ５７のゲートは、抵抗素子５８を介して電界効果トランジスタ５６のゲートに電気的に接続されており、電界効果トランジスタ５６がダイオード接続されているので、電界効果トランジスタ５７のゲートは、抵抗素子５８及び電界効果トランジスタ５６の微分抵抗を介して基準電圧発生回路１２の出力端子（基準電圧信号Ｖｒｅｆ）に接続される。しかし、抵抗素子５８の抵抗値Ｒｇが容量ＣｇｄによるインピーダンスＺｃｇｄよりも大きいので、抵抗素子５８によって電界効果トランジスタ５７のゲートと電界効果トランジスタ５６のゲートとは高周波的に分離（アイソレート）され得る。したがって、容量Ｃｇｄと容量Ｃｇｓとによってドレイン・ソース間電圧Ｖｄｓが分圧された電圧が電界効果トランジスタ５７のゲートに印加される。電界効果トランジスタ５７は、容量Ｃｇｄと容量Ｃｇｓとが互いに等しくなるように構成されているので、ドレイン・ソース間電圧Ｖｄｓの半分程度の電圧が電界効果トランジスタ５７のゲートに印加される。これにより、電界効果トランジスタ５７の微分抵抗値（抵抗値Ｒ_ＡＧＣ）が、ドレイン・ソース間電圧Ｖｄｓによって変動することが抑えられる。その結果、歪みの発生が抑制されるので、信号品質を改善することが可能となる。

なお、抵抗端子５３ｂの出力インピーダンスは、ＴＩＡ部１１の入力インピーダンスＺｉｎを考慮して決められてもよい。例えば、ＴＩＡ部１１の利得可変比率をＡ（Ａは１より大きい実数）とするとき、抵抗端子５３ｂの出力インピーダンスはＺｉｎ／（Ａ−１）となるように設定される。それにより、ＡＧＣを行わないときのＴＩＡ部１１の電流信号Ｉｉｎの値をＩｉｎｏｆｆとすると、ＡＧＣを行うときの電流信号Ｉｉｎの値Ｉｉｎｏｎは、Ｉｉｎｏｎ＝Ｉｉｎｏｆｆ／Ａとなる。例えば、Ａ＝２のときには抵抗端子５３ｂの出力インピーダンスはＺｉｎとほぼ等しくなり、Ａを２より大きくする場合は抵抗端子５３ｂの出力インピーダンスはＺｉｎよりも小さい値となるようにする。したがって、ＡＯＣとＡＧＣとを同時に行うとき、出力端子５２ｂの出力インピーダンスは、抵抗端子５３ｂの出力インピーダンスよりも大きくなるように設定される。ところで、ＡＧＣを行わないときには、抵抗端子５３ｂの出力インピーダンスは、１００×Ｚｉｎ以上とされてもよい。抵抗端子５３ｂの出力インピーダンスは、上述の抵抗値Ｒ_ＡＧＣに等しいと考えることができる。例えば、電界効果トランジスタ５７のゲート電圧を電界効果トランジスタ５７の閾値電圧にほぼ等しくすることで抵抗端子５３ｂの出力インピーダンスは大きくなる。入力インピーダンスＺｉｎと抵抗端子５３ｂの出力インピーダンスとはそれぞれ互いに異なる周波数特性を持ち得るため、少なくとも所定の周波数範囲（帯域）にて上述の関係が満たされていればよい。

電界効果トランジスタ５７の基板端子は、容量Ｃｇｂを介して電界効果トランジスタ５７のゲートと電気的に接続されるので、電界効果トランジスタ５７の基板端子の電位は容量Ｃｇｂを介して電界効果トランジスタ５７のゲート電位に影響を与え得る。これに対し、電界効果トランジスタ５７の基板端子には、抵抗素子５９を介して基準電圧信号Ｖｒｅｆが供給され、抵抗素子５９の抵抗値Ｒｂは、容量ＣｄｂによるインピーダンスＺｃｄｂよりも大きく（Ｒｂ＞＞Ｚｃｄｂ）、容量ＣｓｂによるインピーダンスＺｃｓｂよりも大きい（Ｒｂ＞＞Ｚｃｓｂ）ので、抵抗素子５９によって電界効果トランジスタ５７の基板端子は電界効果トランジスタ５７の外部から高周波的に分離（アイソレート）され得る。電界効果トランジスタ５７は、容量Ｃｄｂと容量Ｃｓｂとが互いに等しくなるように構成されているので、ドレイン・ソース間電圧Ｖｄｓの半分程度の電圧が電界効果トランジスタ５７の基板端子に印加される。これにより、電界効果トランジスタ５７の基板端子の電位が電界効果トランジスタ５７のゲート電位と同程度となるので、電界効果トランジスタ５７の基板端子の電位が電界効果トランジスタ５７のゲート電位に与える影響を軽減することが可能となる。その結果、歪みの発生がさらに抑制されるので、信号品質をさらに改善することが可能となる。

バイパス回路１５Ｂは、制御電流Ｉｃｎｔに応じて直流バイパス電流Ｉａｏｃを生成する帰還電流源５２と、制御電流Ｉｃｎｔに応じて交流バイパス電流Ｉａｇｃを生成する可変抵抗回路５３Ｂと、を備えている。制御回路５１は、制御電流Ｉｃｎｔが大きくなるにつれて直流バイパス電流Ｉａｏｃが大きくなるように帰還電流源５２を制御し、制御電流Ｉｃｎｔがオフセット電流Ｉｏｆｓの電流値を超えた場合に制御電流Ｉｃｎｔが大きくなるにつれて交流バイパス電流Ｉａｇｃが大きくなるように、可変抵抗回路５３Ｂを制御する。この構成によれば、単一の制御ループで、直流成分を除去する制御とトランスインピーダンス増幅回路１０Ｂの利得制御とを実現することができるので、回路規模が大きくなることを抑制することが可能となる。

帰還電流源５２では、電界効果トランジスタ５４がダイオード接続されているので、電界効果トランジスタ５４のドレインが制御電流Ｉａｏｃｃｎｔを受けると、電界効果トランジスタ５４のゲートとソースとの間にゲート・ソース間電圧Ｖｇｓ１が生成される。電界効果トランジスタ５４のゲートと電界効果トランジスタ５５のゲートとが互いに電気的に接続されており、電界効果トランジスタ５４のソースと電界効果トランジスタ５５のソースとが互いに電気的に接続されているので、電界効果トランジスタ５５のゲート・ソース間電圧はゲート・ソース間電圧Ｖｇｓ１と等しくなる。電界効果トランジスタ５５のソースが電界効果トランジスタ５４のソース、つまり接地電位ＧＮＤに電気的に接続され、電界効果トランジスタ５５のドレインが入力端子１０ａに電気的に接続されているので、電界効果トランジスタ５５のソースとドレインとの電位差が大きくなる。これにより、電界効果トランジスタ５５は飽和領域で動作する。このため、電界効果トランジスタ５５は電流源として機能し、電界効果トランジスタ５５のドレインの出力インピーダンスが大きくなるので、光電流Ｉｐｄの交流成分はほとんど電界効果トランジスタ５５に流れ込まないものの、光電流Ｉｐｄの直流成分は直流バイパス電流Ｉａｏｃとして電界効果トランジスタ５５に流れ込み得る。そして、制御電流Ｉｃｎｔが大きくなるにつれて、電界効果トランジスタ５４のゲート・ソース間電圧Ｖｇｓ１が大きくなるので、それに応じて電界効果トランジスタ５５のドレイン電流が大きくなり、光電流Ｉｐｄの直流成分が直流バイパス電流Ｉａｏｃとして光電流Ｉｐｄから引き抜かれ、光電流Ｉｐｄから直流成分の除去が適切に行われる。なお、出力端子５２ｂの出力インピーダンスをどの程度の大きさにすべきかは、ＴＩＡ部１１の入力インピーダンスを考慮して決められてもよい。例えば、ＴＩＡ部１１の入力インピーダンスをＺｉｎとしたとき、出力端子５２ｂの出力インピーダンスは１００×Ｚｉｎ以上にされてもよい。入力インピーダンスＺｉｎと出力端子５２ｂの出力インピーダンスとはそれぞれ互いに異なる周波数特性を持ち得るため、少なくとも所定の周波数範囲（帯域）にてこのような関係が満たされていればよい。

基準電圧発生回路１２は、電圧アンプ１２ａと、電圧アンプ１２ａの入出力間に電気的に接続された帰還抵抗素子１２ｂと、を備えている。この構成では、基準電圧発生回路１２の出力インピーダンスが広い周波数範囲において低くなる。つまり、ＴＩＡ部１１の入力端子から見た可変抵抗回路５３Ｂのインピーダンスが、広い周波数範囲において低くなる。このため、光電流Ｉｐｄから交流バイパス電流Ｉａｇｃを引き抜きやすくすることができる。

直流成分除去は、高インピーダンスの帰還電流源５２を用いて行われるので、光電流Ｉｐｄの交流成分への影響が少ない（交流成分は流れない）。一方、利得制御は、可変抵抗回路５３Ｂを用いて光電流Ｉｐｄの交流成分をバイパスさせることによって行われ、電界効果トランジスタ５７のドレイン電位とソース電位とが略等しいので、光電流Ｉｐｄの直流成分への影響が少ない（直流成分は流れない）。その結果、直流成分の除去の制御と利得制御とが干渉することを回避できる。

以上のように、トランスインピーダンス増幅回路１０Ｂによれば、トランスインピーダンス増幅回路１０Ｂの利得制御と差分ΔＶｔｉａを０にするためのＤＣオフセット制御とを互いに干渉させることなく、単一制御ループで制御することができ、かつ、低歪で利得制御を行うことができる。

なお、本開示に係るトランスインピーダンス増幅回路は上記実施形態に限定されない。

ＴＩＡ部１１、基準電圧発生回路１２、差動増幅回路１３、制御電流生成回路１４、及びバイパス回路１５Ｂの回路構成は、上記実施形態に示された構成に限られない。例えば、ＴＩＡ部１１は、電流信号Ｉｉｎを電圧信号Ｖｔｉａに変換するように構成されていればよい。基準電圧発生回路１２は、基準電圧信号Ｖｒｅｆを供給可能に構成されていればよい。制御電流生成回路１４は、差分ΔＶｔｉａの積分値に基づいて制御電流Ｉｃｎｔを生成可能に構成されていればよい。

また、制御回路５１は、図４に示される回路構成に限られず、図３に示される制御電流Ｉａｏｃｃｎｔ及び制御電流Ｉａｇｃｃｎｔを生成可能に構成されていればよい。帰還電流源５２は、制御電流Ｉａｏｃｃｎｔが大きくなるにつれて直流バイパス電流Ｉａｏｃが大きくなるように、直流バイパス電流Ｉａｏｃを生成可能に構成されていればよい。帰還電流源５２は、例えば、ダイオード接続された電界効果トランジスタ５４に代えて、制御電流Ｉａｏｃｃｎｔに応じて電界効果トランジスタ５５のゲート・ソース間電圧を変更するように設けられた抵抗素子を備えていてもよい。電界効果トランジスタ５５のソースは、接地電位ＧＮＤに電気的に接続されていなくてもよく、電界効果トランジスタ５５が飽和領域で動作するように、電界効果トランジスタ５５のソース電位が設定されていればよい。つまり、電界効果トランジスタ５５のドレイン電位が電界効果トランジスタ５５のソース電位よりも大きくなるように、電界効果トランジスタ５５のソース電位が設定される。また、バイパス回路１５Ｂは、単一の制御ループで帰還電流源５２及び可変抵抗回路５３Ｂを制御しなくてもよい。

電界効果トランジスタ５７の基板端子の電位がゲート電位に与える影響はそれほど大きくないので、可変抵抗回路５３Ｂは、抵抗素子５９を備えていなくてもよく（つまり、抵抗値Ｒｂ＝０）、電界効果トランジスタ５７は、容量Ｃｄｂと容量Ｃｓｂとが互いに等しくなるように構成されていなくてもよい。この場合でも、電界効果トランジスタ５７の微分抵抗値（抵抗値Ｒ_ＡＧＣ）が、ドレイン・ソース間電圧Ｖｄｓによって変動することが抑えられる。その結果、歪みの発生が抑制されるので、信号品質を改善することが可能となる。

また、トランスインピーダンス増幅回路１０Ｂは、基準電圧発生回路１２を備えていなくてもよく、トランスインピーダンス増幅回路１０Ｂは、外部の基準電圧発生回路から基準電圧信号Ｖｒｅｆを供給されてもよい。

上記実施形態では、制御電流Ｉａｏｃｃｎｔ（直流バイパス電流Ｉａｏｃ）の大きさは、増幅率αによって調整されるが、これに代えてトランジスタ６１，６２のカレントミラー比によって調整されてもよく、増幅率α及びトランジスタ６１，６２のカレントミラー比の両方によって調整されてもよい。同様に、直流バイパス電流Ｉａｏｃの大きさは、電界効果トランジスタ５４，５５のカレントミラー比によって調整されてもよい。

上記実施形態では、制御電流Ｉａｇｃｃｎｔ（交流バイパス電流Ｉａｇｃ）の大きさは、増幅率γ及びオフセット電流Ｉｏｆｓの電流値によって調整されるが、増幅率γに代えてトランジスタ６１，６３のカレントミラー比によって調整されてもよく、増幅率γ、トランジスタ６１，６３のカレントミラー比、及びオフセット電流Ｉｏｆｓの電流値によって調整されてもよい。同様に、交流バイパス電流Ｉａｇｃの大きさは、電界効果トランジスタ５６のサイズ、及び電界効果トランジスタ５７のサイズ等によって調整されてもよい。

上記実施形態では、電界効果トランジスタ５４，５５、及びトランジスタ６１〜６９として、電界効果トランジスタを用いて説明を行ったが、電界効果トランジスタ５４，５５、及びトランジスタ６１〜６９は、バイポーラトランジスタであってもよい。電界効果トランジスタ５４，５５、及びトランジスタ６１〜６９がバイポーラトランジスタである場合には、電界効果トランジスタのゲート、ソース、及びドレインは、ベース、エミッタ、及びコレクタにそれぞれ読み替えられる。

１Ｂ…光受信装置、１０Ｂ…トランスインピーダンス増幅回路、１０ａ…入力端子、１１…ＴＩＡ部（シングルエンド型増幅回路）、１１ａ…電圧アンプ、１１ｂ…帰還抵抗素子、１２…基準電圧発生回路、１２ａ…電圧アンプ（増幅器）、１２ｂ…帰還抵抗素子、１３…差動増幅回路、１４…制御電流生成回路、１５Ｂ…バイパス回路、４１…積分回路、４１ａ…入力端子、４１ｂ…入力端子、４１ｃ…出力端子、４１ｄ…出力端子、４２…ＯＴＡ、４３…オペアンプ、４３ａ…非反転入力端子、４３ｂ…反転入力端子、４３ｃ…反転出力端子、４３ｄ…非反転出力端子、４４…抵抗素子、４５…抵抗素子、４６…コンデンサ、４７…コンデンサ、５１…制御回路、５１ａ…入力端子、５１ｂ…出力端子、５１ｃ…出力端子、５１ｄ…電源端子、５２…帰還電流源、５２ａ…入力端子、５２ｂ…出力端子、５２ｃ…接地端子、５３Ｂ…可変抵抗回路、５３ａ…制御端子、５３ｂ…抵抗端子、５３ｃ…抵抗端子、５４…電界効果トランジスタ（第３電界効果トランジスタ）、５５…電界効果トランジスタ（第４電界効果トランジスタ）、５６…電界効果トランジスタ（第１電界効果トランジスタ）、５７…電界効果トランジスタ（第２電界効果トランジスタ）、５８…抵抗素子（第１抵抗素子）、５９…抵抗素子（第２抵抗素子）、６１〜６９…トランジスタ、７０…電流源、Ｃｄｂ…容量（第３容量）、Ｃｄｓ…容量、Ｃｇｂ…容量、Ｃｇｄ…容量（第１容量）、Ｃｇｓ…容量（第２容量）、Ｃｓｂ…容量（第４容量）、ＧＮＤ…接地電位、Ｉａｏｃ…直流バイパス電流、Ｉａｏｃｃｎｔ…制御電流（第２制御電流）、Ｉａｇｃ…交流バイパス電流、Ｉａｇｃｃｎｔ…制御電流（第１制御電流）、Ｉｃｎｔ…制御電流、Ｉｉｎ…電流信号、Ｉｏｆｓ…オフセット電流、Ｉｐｄ…光電流（入力電流信号）、Ｉｒｅｆ…基準電流、Ｎ…ノード、Ｐｉｎ…光信号、ＰＤ…受光素子、ＶＣＣ…電源電圧、Ｖｇｓ１…ゲート・ソース間電圧、Ｖｇｓ２…ゲート・ソース間電圧、Ｖｉｎｎ…電圧信号、Ｖｉｎｐ…電圧信号、Ｖｏｕｔ，Ｖｏｕｔｂ…差動電圧信号、ＶＰＤ…バイアス電圧、Ｖｒｅｆ…基準電圧信号、Ｖｔｉａ…電圧信号。

Claims

受光素子によって生成された入力電流信号に応じて差動電圧信号を生成するトランスインピーダンス増幅回路であって、
前記入力電流信号を受ける入力端子と、
電流信号を電圧信号に変換するシングルエンド型増幅回路と、
前記電圧信号と基準電圧信号との差分に応じて前記差動電圧信号を生成する差動増幅回路と、
前記差分の積分値に基づいて制御電流を生成する制御電流生成回路と、
前記制御電流に応じて直流バイパス電流及び交流バイパス電流を生成するバイパス回路と、
を備え、
前記電流信号は、前記入力電流信号から前記直流バイパス電流及び前記交流バイパス電流が引き抜かれることによって生成され、
前記バイパス回路は、前記制御電流が入力される制御回路と、前記制御電流に応じて前記交流バイパス電流を生成する可変抵抗回路と、を備え、
前記制御回路は、所定のオフセット電流値を有するオフセット電流を生成し、前記制御電流を増幅することで生成した電流と前記オフセット電流との差分を第１増幅率で増幅することで第１制御電流を生成し、
前記可変抵抗回路は、
前記第１制御電流を受ける第１ドレインと、前記第１ドレインに電気的に接続される第１ゲートと、前記基準電圧信号が供給される第１ソースと、前記基準電圧信号が供給される第１基板端子と、を有する第１電界効果トランジスタと、
第１抵抗素子と、
前記入力端子に電気的に接続される第２ドレインと、前記第１ドレイン及び前記第１ゲートに前記第１抵抗素子を介して電気的に接続される第２ゲートと、前記基準電圧信号が供給される第２ソースと、前記基準電圧信号が供給される第２基板端子と、を有する第２電界効果トランジスタと、
を備え、
前記第２電界効果トランジスタは、前記第２ゲートと前記第２ドレインとの間の第１容量と、前記第２ゲートと前記第２ソースとの間の第２容量と、が互いに等しくなるように構成されており、
前記第１抵抗素子の抵抗値は、前記第１容量によるインピーダンスよりも大きく、
前記可変抵抗回路は、前記第１制御電流に応じて前記交流バイパス電流を前記第２ドレインから前記第２ソースに流す、トランスインピーダンス増幅回路。
前記可変抵抗回路は、第２抵抗素子をさらに備え、
前記第２基板端子には、前記第２抵抗素子を介して前記基準電圧信号が供給され、
前記第２電界効果トランジスタは、前記第２基板端子と前記第２ドレインとの間の第３容量と、前記第２基板端子と前記第２ソースとの間の第４容量と、が互いに等しくなるように構成されており、
前記第２抵抗素子の抵抗値は、前記第３容量によるインピーダンスよりも大きい、請求項１に記載のトランスインピーダンス増幅回路。
前記バイパス回路は、前記制御電流に応じて前記直流バイパス電流を生成する帰還電流源をさらに備え、
前記制御回路は、前記制御電流が大きくなるにつれて前記直流バイパス電流が大きくなるように前記帰還電流源を制御する、請求項１または請求項２に記載のトランスインピーダンス増幅回路。
前記制御回路は、前記制御電流を第２増幅率で増幅することで第２制御電流を生成し、
前記帰還電流源は、
前記第２制御電流を受ける第３ドレインと、前記第３ドレインに電気的に接続される第３ゲートと、接地電位に電気的に接続される第３ソースと、を有する第３電界効果トランジスタと、
前記入力端子に電気的に接続される第４ドレインと、前記第３ドレイン及び前記第３ゲートに電気的に接続される第４ゲートと、前記第３ソースに電気的に接続される第４ソースと、を有する第４電界効果トランジスタと、
を備え、
前記帰還電流源は、前記第２制御電流に応じて前記直流バイパス電流を前記第４ドレインから前記第４ソースに流す、請求項３に記載のトランスインピーダンス増幅回路。
前記基準電圧信号を生成する基準電圧生成回路をさらに備え、
前記基準電圧生成回路は、増幅器と、前記増幅器の入出力間に電気的に接続された帰還抵抗素子と、を備える、請求項１から請求項４のいずれか一項に記載のトランスインピーダンス増幅回路。