JP2003017950A - 半導体増幅回路 - Google Patents
半導体増幅回路Info
- Publication number
- JP2003017950A JP2003017950A JP2001196965A JP2001196965A JP2003017950A JP 2003017950 A JP2003017950 A JP 2003017950A JP 2001196965 A JP2001196965 A JP 2001196965A JP 2001196965 A JP2001196965 A JP 2001196965A JP 2003017950 A JP2003017950 A JP 2003017950A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- resistor
- voltage
- bypass transistor
- transimpedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
Abstract
(57)【要約】
【課題】 半導体増幅回路に関し、増幅回路の大形化や
外部端子数の増加をもたらすことなく増幅特性を向上さ
せることを目的とする。 【解決手段】 入力信号を増幅するトランスインピーダ
ンス型増幅器２と、該トランスインピーダンス型増幅器
２の入力端と接地電位間に接続されたバイパストランジ
スタ７と、一端が該トランスインピーダンス型増幅器２
の出力端に接続された第１の抵抗41と、該第１の抵抗41
の他端と接地電位の間に接続された容量42と、該第１の
抵抗41の他端と該バイパストランジスタ７のゲートの間
にインバータ５を介して接続された第２の抵抗９と、信
号入力端子に該トランスインピーダンス型増幅器２の出
力端が接続され、基準電圧入力端子に該第１の抵抗41の
他端が接続された差動増幅器３を備えるように構成す
る。
外部端子数の増加をもたらすことなく増幅特性を向上さ
せることを目的とする。 【解決手段】 入力信号を増幅するトランスインピーダ
ンス型増幅器２と、該トランスインピーダンス型増幅器
２の入力端と接地電位間に接続されたバイパストランジ
スタ７と、一端が該トランスインピーダンス型増幅器２
の出力端に接続された第１の抵抗41と、該第１の抵抗41
の他端と接地電位の間に接続された容量42と、該第１の
抵抗41の他端と該バイパストランジスタ７のゲートの間
にインバータ５を介して接続された第２の抵抗９と、信
号入力端子に該トランスインピーダンス型増幅器２の出
力端が接続され、基準電圧入力端子に該第１の抵抗41の
他端が接続された差動増幅器３を備えるように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体増幅回路に係
り、特に、光通信用受信装置に用いられる高利得且つダ
イナミックレンジの広い半導体増幅回路に関する。
り、特に、光通信用受信装置に用いられる高利得且つダ
イナミックレンジの広い半導体増幅回路に関する。
【０００２】
【従来の技術】光通信用受信装置では、光ファイバ等の
中継伝送路を通して送られて来た光信号を受光素子によ
って電気信号に変換し増幅回路を用いて増幅している。
増幅器に対しては長距離光伝送により減衰した微弱な信
号を増幅するため高い利得が要求されるが、これに加え
て光送受信装置間の距離による信号強度の変化幅に対応
し得る広いダイナミックレンジが要求される。
中継伝送路を通して送られて来た光信号を受光素子によ
って電気信号に変換し増幅回路を用いて増幅している。
増幅器に対しては長距離光伝送により減衰した微弱な信
号を増幅するため高い利得が要求されるが、これに加え
て光送受信装置間の距離による信号強度の変化幅に対応
し得る広いダイナミックレンジが要求される。
【０００３】光通信用の増幅回路として、図２に示した
ように、演算増幅器28に帰還抵抗27を並列に接続したト
ランスインピーダンス型増幅器２が一般に用いられてお
り、これによって受光素子１から入力された電流信号を
電圧信号に変換し増幅する。トランスインピーダンス型
増幅器２の利得は帰還抵抗27の大きさによって決まり、
抵抗値を大きくすると高い利得が得られるが出力が容易
に飽和するためダイナミックレンジは狭くなる。
ように、演算増幅器28に帰還抵抗27を並列に接続したト
ランスインピーダンス型増幅器２が一般に用いられてお
り、これによって受光素子１から入力された電流信号を
電圧信号に変換し増幅する。トランスインピーダンス型
増幅器２の利得は帰還抵抗27の大きさによって決まり、
抵抗値を大きくすると高い利得が得られるが出力が容易
に飽和するためダイナミックレンジは狭くなる。
【０００４】以上のように、トランスインピーダンス型
増幅器では利得とダイナミックレンジは帰還抵抗の値に
よって定まるトレードオフの関係にあり、高利得と広い
ダイナミックレンジを同時に実現することができない。
図３は上述したトランスインピーダンス型増幅器を改良
した光受信用増幅回路の従来例を示したものである。同
図に見られるように、トランスインピーダンス型増幅器
２の出力端に抵抗41と容量42を直列に接続した直流電圧
発生回路４が接続されている。また、トランスインピー
ダンス型増幅器２の入力端にはバイパストランジスタ７
が接続されており、直流電圧発生回路４で発生させた直
流電圧はインバータ５を介してバイパストランジスタ７
のゲートへ印加される。ここで、直流電圧発生回路４は
トランスインピーダンス型増幅器２から出力される電圧
信号の時間平均値にほぼ等しい直流電圧を発生させてい
る。
増幅器では利得とダイナミックレンジは帰還抵抗の値に
よって定まるトレードオフの関係にあり、高利得と広い
ダイナミックレンジを同時に実現することができない。
図３は上述したトランスインピーダンス型増幅器を改良
した光受信用増幅回路の従来例を示したものである。同
図に見られるように、トランスインピーダンス型増幅器
２の出力端に抵抗41と容量42を直列に接続した直流電圧
発生回路４が接続されている。また、トランスインピー
ダンス型増幅器２の入力端にはバイパストランジスタ７
が接続されており、直流電圧発生回路４で発生させた直
流電圧はインバータ５を介してバイパストランジスタ７
のゲートへ印加される。ここで、直流電圧発生回路４は
トランスインピーダンス型増幅器２から出力される電圧
信号の時間平均値にほぼ等しい直流電圧を発生させてい
る。
【０００５】上記構成によれば、受光素子１から入力さ
れる電流信号の強弱に応じてバイパストランジスタ７の
インピーダンスが変化しトランスインピーダンス型増幅
器２の利得を調整しているので図２の構成に比べて利
得、ダイナミックレンジともに優れた特性を得ることが
できる。さらに、図３に示した増幅回路はトランスイン
ピーダンス型増幅器２から出力される電圧信号を差動増
幅器３によって増幅し外部へ出力している。差動増幅器
３の基準電圧入力端子36に対して直流電圧発生回路４で
発生させた直流電圧が印加されるので、差動増幅器３の
信号入力端子35に印加された電圧信号はその時間平均値
にほぼ等しい直流電圧レベルを中心としてその上下に光
強度の強弱に応じて振動することになり、出力端子37、
38に出力される互いに反転した電圧振幅を利用して単相
振幅に対し２倍の振幅を有する歪のない電圧信号を外部
へ出力することができる。
れる電流信号の強弱に応じてバイパストランジスタ７の
インピーダンスが変化しトランスインピーダンス型増幅
器２の利得を調整しているので図２の構成に比べて利
得、ダイナミックレンジともに優れた特性を得ることが
できる。さらに、図３に示した増幅回路はトランスイン
ピーダンス型増幅器２から出力される電圧信号を差動増
幅器３によって増幅し外部へ出力している。差動増幅器
３の基準電圧入力端子36に対して直流電圧発生回路４で
発生させた直流電圧が印加されるので、差動増幅器３の
信号入力端子35に印加された電圧信号はその時間平均値
にほぼ等しい直流電圧レベルを中心としてその上下に光
強度の強弱に応じて振動することになり、出力端子37、
38に出力される互いに反転した電圧振幅を利用して単相
振幅に対し２倍の振幅を有する歪のない電圧信号を外部
へ出力することができる。
【０００６】
【発明が解決しようとする課題】一般に、光通信用増幅
回路はGaAs等の高周波特性に優れた化合物半導体を用い
て基板上に集積化される場合が多く、回路を構成するト
ランジスタとしてショットキーゲートタイプのＦＥＴが
用いられる。図３に示した増幅回路における差動増幅器
３及びインバータ５の入力部に用いられるトランジスタ
にもショットキーゲートタイプのＦＥＴが用いられ、直
流電圧発生回路４で発生させた直流電圧はこれらＦＥＴ
のゲートに印加されることになる。そのため、直流電圧
がＦＥＴのしきい値電圧を超える程度に高くなると大き
なゲート漏れ電流が発生する。
回路はGaAs等の高周波特性に優れた化合物半導体を用い
て基板上に集積化される場合が多く、回路を構成するト
ランジスタとしてショットキーゲートタイプのＦＥＴが
用いられる。図３に示した増幅回路における差動増幅器
３及びインバータ５の入力部に用いられるトランジスタ
にもショットキーゲートタイプのＦＥＴが用いられ、直
流電圧発生回路４で発生させた直流電圧はこれらＦＥＴ
のゲートに印加されることになる。そのため、直流電圧
がＦＥＴのしきい値電圧を超える程度に高くなると大き
なゲート漏れ電流が発生する。
【０００７】特に、インバータ５の入力部に用いられる
ＦＥＴのゲート漏れ電流が大きくなると、直流電圧発生
回路４を構成する抵抗41に流れる電流もそれに伴って大
きくなり、抵抗41の両端に大きな電位差が発生して差動
増幅器３の基準電圧入力端子36に入力される直流電圧が
低下する。そのため、差動増幅器３の基準電圧入力端子
36には、信号入力端子35に印加される電圧信号の時間平
均値より低い直流電圧が印加されることになり差動増幅
器３に入力された電圧信号が正常に増幅されなくなると
いう問題が生じる。
ＦＥＴのゲート漏れ電流が大きくなると、直流電圧発生
回路４を構成する抵抗41に流れる電流もそれに伴って大
きくなり、抵抗41の両端に大きな電位差が発生して差動
増幅器３の基準電圧入力端子36に入力される直流電圧が
低下する。そのため、差動増幅器３の基準電圧入力端子
36には、信号入力端子35に印加される電圧信号の時間平
均値より低い直流電圧が印加されることになり差動増幅
器３に入力された電圧信号が正常に増幅されなくなると
いう問題が生じる。
【０００８】この問題はインバータ５へ供給する直流電
圧と差動増幅器３へ供給する直流電圧を同じ直流電圧発
生回路４で発生させたことに起因している。従って、差
動増幅器３の基準電圧入力端子36へ供給する直流電圧を
別個に設けた直流電圧発生回路で発生させるようにすれ
ばインバータ５のゲート漏れ電流の影響を抑えることが
できるが、この方法では新たに直流電圧発生回路を構成
するための抵抗と容量を増幅回路チップ上に形成するこ
とが必要となる。
圧と差動増幅器３へ供給する直流電圧を同じ直流電圧発
生回路４で発生させたことに起因している。従って、差
動増幅器３の基準電圧入力端子36へ供給する直流電圧を
別個に設けた直流電圧発生回路で発生させるようにすれ
ばインバータ５のゲート漏れ電流の影響を抑えることが
できるが、この方法では新たに直流電圧発生回路を構成
するための抵抗と容量を増幅回路チップ上に形成するこ
とが必要となる。
【０００９】一般に、この種の直流電圧発生回路では、
入力電圧を平滑化する上で容量値の大きな容量が必要と
なるため外付けのマイクロチップコンデンサが用いられ
る。従って、直流電圧発生回路を別に設けると増幅回路
チップが大形化するという問題が生じる。また、増幅回
路の外部に設けた直流電圧発生回路から増幅回路チップ
内の差動増幅器の基準電圧入力端子に直流電圧を供給す
る方法も考えられるが、この方法では増幅回路チップ上
に外部接続用パッドを余分に設ける必要がありチップの
大形化やコスト高をまねくという問題がある。また、図
３に示した増幅回路はトランスインピーダンス型増幅器
２の入力端にバイパストランジタ７が並列に接続された
構成となっているため、バイパストランジスタ７のゲー
ト容量に起因して高周波域での周波数特性がトランスイ
ンピーダンス型増幅器２自体の周波数特性に比べて劣化
する。ゲート容量を低減するためにゲート幅を狭くする
と、バイパストランジスタ７のインピーダンスが高くな
り増幅回路の利得特性やダイナミックレンジ特性に悪影
響を及ぼすという問題があった。
入力電圧を平滑化する上で容量値の大きな容量が必要と
なるため外付けのマイクロチップコンデンサが用いられ
る。従って、直流電圧発生回路を別に設けると増幅回路
チップが大形化するという問題が生じる。また、増幅回
路の外部に設けた直流電圧発生回路から増幅回路チップ
内の差動増幅器の基準電圧入力端子に直流電圧を供給す
る方法も考えられるが、この方法では増幅回路チップ上
に外部接続用パッドを余分に設ける必要がありチップの
大形化やコスト高をまねくという問題がある。また、図
３に示した増幅回路はトランスインピーダンス型増幅器
２の入力端にバイパストランジタ７が並列に接続された
構成となっているため、バイパストランジスタ７のゲー
ト容量に起因して高周波域での周波数特性がトランスイ
ンピーダンス型増幅器２自体の周波数特性に比べて劣化
する。ゲート容量を低減するためにゲート幅を狭くする
と、バイパストランジスタ７のインピーダンスが高くな
り増幅回路の利得特性やダイナミックレンジ特性に悪影
響を及ぼすという問題があった。
【００１０】そこで、本発明は増幅回路の大形化や外部
端子数の増加をもたらすことなく増幅特性を向上させる
ことを目的とする。
端子数の増加をもたらすことなく増幅特性を向上させる
ことを目的とする。
【００１１】
【課題を解決するための手段】上記課題の解決は、入力
信号を増幅するトランスインピーダンス型増幅器と、該
トランスインピーダンス型増幅器の入力端と接地電位間
に接続されたバイパストランジスタと、一端が該トラン
スインピーダンス型増幅器の出力端に接続された第１の
抵抗と、該第１の抵抗の他端と接地電位の間に接続され
た容量と、該第１の抵抗の他端と該バイパストランジス
タのゲートの間にインバータを介して接続された第２の
抵抗と、信号入力端子に該トランスインピーダンス型増
幅器の出力端が接続され、基準電圧入力端子に該第１の
抵抗の他端が接続された差動増幅器とを備えることを特
徴とする半導体増幅回路、あるいは、該バイパストラン
ジスタと該トランスインピーダンス型増幅器の入力端の
間、または、該バイパストランジスタと接地電位の間の
少なくとも一方にレベルシフト手段が接続されているこ
とを特徴とする上記半導体増幅回路、あるいは、該レベ
ルシフト手段はダイオードであることを特徴とする上記
半導体増幅回路、あるいは、該トランスインピーダンス
型増幅器の入力端に受光素子が接続されていることを特
徴とする上記半導体増幅回路によって達成される。
信号を増幅するトランスインピーダンス型増幅器と、該
トランスインピーダンス型増幅器の入力端と接地電位間
に接続されたバイパストランジスタと、一端が該トラン
スインピーダンス型増幅器の出力端に接続された第１の
抵抗と、該第１の抵抗の他端と接地電位の間に接続され
た容量と、該第１の抵抗の他端と該バイパストランジス
タのゲートの間にインバータを介して接続された第２の
抵抗と、信号入力端子に該トランスインピーダンス型増
幅器の出力端が接続され、基準電圧入力端子に該第１の
抵抗の他端が接続された差動増幅器とを備えることを特
徴とする半導体増幅回路、あるいは、該バイパストラン
ジスタと該トランスインピーダンス型増幅器の入力端の
間、または、該バイパストランジスタと接地電位の間の
少なくとも一方にレベルシフト手段が接続されているこ
とを特徴とする上記半導体増幅回路、あるいは、該レベ
ルシフト手段はダイオードであることを特徴とする上記
半導体増幅回路、あるいは、該トランスインピーダンス
型増幅器の入力端に受光素子が接続されていることを特
徴とする上記半導体増幅回路によって達成される。
【００１２】本発明では、トランスインピーダンス型増
幅器の出力端に接続された第１の抵抗と容量によって直
流電圧を発生させ、発生させた直流電圧を抵抗を介して
インバータに供給するとともに差動増幅器の基準電圧入
力端子に供給している。そのため、第１の抵抗と容量か
らインバータの入力部を通って電流が流れた場合におい
ても、その電流値は抵抗によって制限されることにな
り、第１の抵抗と容量によって発生させた直流電圧の低
下が抑えられる。その結果、差動増幅器の基準電圧入力
端子に供給される直流電圧の低下も抑えられるので差動
増幅器は信号入力端子から入力された電圧信号を正常に
増幅し外部へ出力することが可能となる。
幅器の出力端に接続された第１の抵抗と容量によって直
流電圧を発生させ、発生させた直流電圧を抵抗を介して
インバータに供給するとともに差動増幅器の基準電圧入
力端子に供給している。そのため、第１の抵抗と容量か
らインバータの入力部を通って電流が流れた場合におい
ても、その電流値は抵抗によって制限されることにな
り、第１の抵抗と容量によって発生させた直流電圧の低
下が抑えられる。その結果、差動増幅器の基準電圧入力
端子に供給される直流電圧の低下も抑えられるので差動
増幅器は信号入力端子から入力された電圧信号を正常に
増幅し外部へ出力することが可能となる。
【００１３】また、本発明では、バイパストランジスタ
に接続されたレベルシフト手段によりソース・ドレイン
間電位を調整しバイパストランジスタのインピーダンス
値を制御することができるので、増幅回路の周波数特性
の劣化を抑えるためにバイパストランジスタのゲート幅
を狭くした場合にも増幅回路の利得特性及びダイナミッ
クレンジ特性が劣化することがない。
に接続されたレベルシフト手段によりソース・ドレイン
間電位を調整しバイパストランジスタのインピーダンス
値を制御することができるので、増幅回路の周波数特性
の劣化を抑えるためにバイパストランジスタのゲート幅
を狭くした場合にも増幅回路の利得特性及びダイナミッ
クレンジ特性が劣化することがない。
【００１４】
【発明の実施の形態】図１は本発明の実施例に係る半導
体増幅回路を示したものであり、図３と同一機能を有す
るものには同一番号を付してある。同図において、トラ
ンスインピーダンス型増幅器２は電流源21、ＦＥＴ22、
レベルシフトダイオード23から構成される入力段と、Ｆ
ＥＴ24、レベルシフトダイオード25、電流源26から構成
される出力段、さらに、上記入力段と出力段を接続する
帰還抵抗27から成っている。
体増幅回路を示したものであり、図３と同一機能を有す
るものには同一番号を付してある。同図において、トラ
ンスインピーダンス型増幅器２は電流源21、ＦＥＴ22、
レベルシフトダイオード23から構成される入力段と、Ｆ
ＥＴ24、レベルシフトダイオード25、電流源26から構成
される出力段、さらに、上記入力段と出力段を接続する
帰還抵抗27から成っている。
【００１５】同図において、受光素子１からトランスイ
ンピーダンス型増幅器２のＦＥＴ22のゲートに入力され
た電流信号は、帰還抵抗27を通って電流源26に流れ込み
帰還抵抗27の両端に電位差を発生させる。このとき、Ｆ
ＥＴ22のゲート・ソース間電位は定電流源21によって一
定に保たれているためＦＥＴ22のゲート電位も一定値に
保持され、その結果、電流信号と位相の反転した電圧信
号がトランスインピーダンス型増幅器２の出力端から出
力されることになる。
ンピーダンス型増幅器２のＦＥＴ22のゲートに入力され
た電流信号は、帰還抵抗27を通って電流源26に流れ込み
帰還抵抗27の両端に電位差を発生させる。このとき、Ｆ
ＥＴ22のゲート・ソース間電位は定電流源21によって一
定に保たれているためＦＥＴ22のゲート電位も一定値に
保持され、その結果、電流信号と位相の反転した電圧信
号がトランスインピーダンス型増幅器２の出力端から出
力されることになる。
【００１６】トランスインピーダンス型増幅器２の出力
端は差動増幅器３と直流電圧発生回路４に接続される。
差動増幅器３は抵抗31、ＦＥＴ32、33、定電流源34から
成っており、トランスインピーダンス型増幅器２から出
力された電圧信号は信号入力端子35からＦＥＴ32のゲー
トに入力される。直流電圧発生回路４は抵抗41と容量42
から成っており、トランスインピーダンス型増幅器２か
ら出力される電圧信号の時間平均値に等しい直流電圧を
発生させる。この直流電圧は差動増幅器３のもう一方の
入力端子となる基準電圧入力端子36に入力されるととも
に抵抗９を介してインバータ５に供給される。
端は差動増幅器３と直流電圧発生回路４に接続される。
差動増幅器３は抵抗31、ＦＥＴ32、33、定電流源34から
成っており、トランスインピーダンス型増幅器２から出
力された電圧信号は信号入力端子35からＦＥＴ32のゲー
トに入力される。直流電圧発生回路４は抵抗41と容量42
から成っており、トランスインピーダンス型増幅器２か
ら出力される電圧信号の時間平均値に等しい直流電圧を
発生させる。この直流電圧は差動増幅器３のもう一方の
入力端子となる基準電圧入力端子36に入力されるととも
に抵抗９を介してインバータ５に供給される。
【００１７】インバータ５はＦＥＴ51、抵抗52、レベル
シフトダイオード53、54から成っており、このうち、抵
抗52はインバータ５の利得調整のために用いられる。レ
ベルシフトダイオード53はインバータ５の出力電圧値を
調整するために用いられ、レベルシフトダイオード54は
ＦＥＴ51のゲートバイアス点を調整するために用いられ
る。
シフトダイオード53、54から成っており、このうち、抵
抗52はインバータ５の利得調整のために用いられる。レ
ベルシフトダイオード53はインバータ５の出力電圧値を
調整するために用いられ、レベルシフトダイオード54は
ＦＥＴ51のゲートバイアス点を調整するために用いられ
る。
【００１８】トランスインピーダンス型増幅器２の入力
端にはレベルシフトダイオード８と直列にバイパストラ
ンジスタ７が接続されており、インバータ５の出力電圧
はレベルシフト回路６を介してバイパストランジスタ７
のゲートに入力される。上記構成において、バイパスト
ランジスタ７のゲート電位はトランスインピーダンス型
増幅器２に入力される電流信号と同相で変化する。従っ
て、受光素子１から入力される電流信号の振幅が小さく
なるとバイパストランジスタ７のゲート電位は低下す
る。このときバイパストランジスタ７のゲート電位がし
きい値電圧より低くなるようにレベルシフト回路６を設
定すると、バイパストランジスタ７は高インピーダンス
状態となり電流信号の大部分はバイパストランジスタ７
に流れることなく帰還抵抗27に流れ込むためトランスイ
ンピーダンス型増幅器２の利得は大きくなる。
端にはレベルシフトダイオード８と直列にバイパストラ
ンジスタ７が接続されており、インバータ５の出力電圧
はレベルシフト回路６を介してバイパストランジスタ７
のゲートに入力される。上記構成において、バイパスト
ランジスタ７のゲート電位はトランスインピーダンス型
増幅器２に入力される電流信号と同相で変化する。従っ
て、受光素子１から入力される電流信号の振幅が小さく
なるとバイパストランジスタ７のゲート電位は低下す
る。このときバイパストランジスタ７のゲート電位がし
きい値電圧より低くなるようにレベルシフト回路６を設
定すると、バイパストランジスタ７は高インピーダンス
状態となり電流信号の大部分はバイパストランジスタ７
に流れることなく帰還抵抗27に流れ込むためトランスイ
ンピーダンス型増幅器２の利得は大きくなる。
【００１９】逆に、受光素子１から入力される電流信号
の振幅が大きくなると、バイパストランジスタ７のゲー
ト電位はしきい値電圧を超えて上昇しバイパストランジ
スタ７は低インピーダンス状態となり、その結果、電流
信号の一部はバイパストランジスタ７を通って流れるた
めトランスインピーダンス型増幅器２の利得は小さくな
る。
の振幅が大きくなると、バイパストランジスタ７のゲー
ト電位はしきい値電圧を超えて上昇しバイパストランジ
スタ７は低インピーダンス状態となり、その結果、電流
信号の一部はバイパストランジスタ７を通って流れるた
めトランスインピーダンス型増幅器２の利得は小さくな
る。
【００２０】以上のように、受光素子１から入力される
電流信号の強弱に応じてトランスインピーダンス型増幅
器２の利得が調整されるため、微小な電流信号に対して
は高い利得が得られ且つダイナミックレンジも広くする
ことができる。上記構成において、インバータ５の入力
部に用いられるＦＥＴ51のゲート電位はトランスインピ
ーダンス型増幅器２に入力される電流信号と逆相になっ
ているため、電流信号の振幅が小さくなるとＦＥＴ51の
ゲート電位は高くなる。この場合、ＦＥＴ51のゲート電
位がしきい値電圧を超える程度に高くなるとゲート漏れ
電流が発生するが、このゲート漏れ電流は抵抗９によっ
て抑えられる。そのため、直流電圧発生回路４の抵抗41
に流れる電流による電圧降下は小さく、その結果、差動
増幅器３の基準電圧入力端子36へ印加される直流電圧の
低下も抑えられるため差動増幅器３の出力端子37、38か
ら正常な歪のない電圧信号が外部へ出力されることにな
る。
電流信号の強弱に応じてトランスインピーダンス型増幅
器２の利得が調整されるため、微小な電流信号に対して
は高い利得が得られ且つダイナミックレンジも広くする
ことができる。上記構成において、インバータ５の入力
部に用いられるＦＥＴ51のゲート電位はトランスインピ
ーダンス型増幅器２に入力される電流信号と逆相になっ
ているため、電流信号の振幅が小さくなるとＦＥＴ51の
ゲート電位は高くなる。この場合、ＦＥＴ51のゲート電
位がしきい値電圧を超える程度に高くなるとゲート漏れ
電流が発生するが、このゲート漏れ電流は抵抗９によっ
て抑えられる。そのため、直流電圧発生回路４の抵抗41
に流れる電流による電圧降下は小さく、その結果、差動
増幅器３の基準電圧入力端子36へ印加される直流電圧の
低下も抑えられるため差動増幅器３の出力端子37、38か
ら正常な歪のない電圧信号が外部へ出力されることにな
る。
【００２１】また、先に述べたように、バイパストラン
ジスタ７のゲート容量に起因する増幅回路の周波数特性
の劣化を抑えるためにはゲート容量を低減することが必
要であるが、単にゲート幅を狭くすると低周波域におけ
るバイパストランジスタ７のインピーダンスが高くな
り、その結果、電流信号の振幅が大きくなったときトラ
ンスインピーダンス型増幅器２の利得を充分に下げるこ
とができずダイナミックレンジが制限されることにな
る。
ジスタ７のゲート容量に起因する増幅回路の周波数特性
の劣化を抑えるためにはゲート容量を低減することが必
要であるが、単にゲート幅を狭くすると低周波域におけ
るバイパストランジスタ７のインピーダンスが高くな
り、その結果、電流信号の振幅が大きくなったときトラ
ンスインピーダンス型増幅器２の利得を充分に下げるこ
とができずダイナミックレンジが制限されることにな
る。
【００２２】本実施例では、バイパストランジスタ７に
直列に挿入したレベルシフトダイオード８によってバイ
パストランジスタ７のドレイン・ソース間電位をドレイ
ン電流飽和領域より低い値に制限しているため、ゲート
幅を狭くした場合にもバイパストランジスタ７のインピ
ーダンスを低くすることができる。従って、電流信号の
振幅が大きくなってバイパストランジスタ７のゲート電
位がしきい値電圧を超える程度に高くなったときにもバ
イパストランジスタ７のインピーダンスは充分低い値に
保持されトランスインピーダンス型増幅器２の利得を下
げることができるためダイナミックレンジを広くするこ
とができる。
直列に挿入したレベルシフトダイオード８によってバイ
パストランジスタ７のドレイン・ソース間電位をドレイ
ン電流飽和領域より低い値に制限しているため、ゲート
幅を狭くした場合にもバイパストランジスタ７のインピ
ーダンスを低くすることができる。従って、電流信号の
振幅が大きくなってバイパストランジスタ７のゲート電
位がしきい値電圧を超える程度に高くなったときにもバ
イパストランジスタ７のインピーダンスは充分低い値に
保持されトランスインピーダンス型増幅器２の利得を下
げることができるためダイナミックレンジを広くするこ
とができる。
【００２３】上記構成によれば、バイパストランジスタ
７のゲート幅を狭くしてゲート容量を低減することが可
能となるため、高周波領域における増幅回路の周波数特
性の劣化も抑えることができる。
７のゲート幅を狭くしてゲート容量を低減することが可
能となるため、高周波領域における増幅回路の周波数特
性の劣化も抑えることができる。
【００２４】
【発明の効果】以上のように、本発明によれば高い利得
と広いダイナミックレンジを有し且つ周波数特性に優れ
た増幅器を得ることができるので光通信用受信装置の性
能向上を図る上で有益である。
と広いダイナミックレンジを有し且つ周波数特性に優れ
た増幅器を得ることができるので光通信用受信装置の性
能向上を図る上で有益である。
【図１】 本発明の実施例に係る増幅回路
【図２】 トランスインピーダンス型増幅器のブロック
図
図
【図３】 従来例に係る増幅回路のブロック図
１ 受光素子
２ トランスインピーダンス型増幅器
３ 差動増幅器
４ 直流電圧発生回路
５ インバータ
６ レベルシフト回路
７ バイパストランジスタ
８ レベルシフトダイオード
９ 抵抗
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J066 AA01 AA56 CA32 CA35 CA92
FA01 HA09 HA17 HA19 HA25
HA29 HA44 KA04 KA11 KA18
MA00 MA11 ND01 ND11 ND22
ND23 PD02 SA13 TA01
5J092 AA01 AA56 CA32 CA35 CA92
FA01 HA09 HA17 HA19 HA25
HA29 HA44 KA04 KA11 KA18
MA00 MA11 SA13 TA01 UL02
Claims (4)
- 【請求項１】 入力信号を増幅するトランスインピーダ
ンス型増幅器と、 該トランスインピーダンス型増幅器の入力端と接地電位
間に接続されたバイパストランジスタと、 一端が該トランスインピーダンス型増幅器の出力端に接
続された第１の抵抗と、 該第１の抵抗の他端と接地電位の間に接続された容量
と、 該第１の抵抗の他端と該バイパストランジスタのゲート
の間にインバータを介して接続された第２の抵抗と、 信号入力端子に該トランスインピーダンス型増幅器の出
力端が接続され、基準電圧入力端子に該第１の抵抗の他
端が接続された差動増幅器と、 を備えることを特徴とする半導体増幅回路。 - 【請求項２】 該バイパストランジスタと該トランスイ
ンピーダンス型増幅器の入力端の間、または、該バイパ
ストランジスタと接地電位の間の少なくとも一方にレベ
ルシフト手段が接続されていることを特徴とする請求項
１記載の半導体増幅回路。 - 【請求項３】 該レベルシフト手段はダイオードである
ことを特徴とする請求項２記載の半導体増幅回路。 - 【請求項４】 該トランスインピーダンス型増幅器の入
力端に受光素子が接続されていることを特徴とする請求
項１記載の半導体増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001196965A JP3584220B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体増幅回路 |
| US10/175,497 US6714082B2 (en) | 2001-06-28 | 2002-06-20 | Semiconductor amplifier circuit |
| TW091113925A TW569520B (en) | 2001-06-28 | 2002-06-25 | Semiconductor amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001196965A JP3584220B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017950A true JP2003017950A (ja) | 2003-01-17 |
| JP3584220B2 JP3584220B2 (ja) | 2004-11-04 |
Family
ID=19034671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001196965A Expired - Fee Related JP3584220B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6714082B2 (ja) |
| JP (1) | JP3584220B2 (ja) |
| TW (1) | TW569520B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012120145A (ja) * | 2010-05-06 | 2012-06-21 | Seiko Instruments Inc | 受光回路および受光回路を用いたシステム |
| JP2021022901A (ja) * | 2019-07-30 | 2021-02-18 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
| JP2021022899A (ja) * | 2019-07-30 | 2021-02-18 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
| JP2021022900A (ja) * | 2019-07-30 | 2021-02-18 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4401097B2 (ja) * | 2003-03-28 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7262624B2 (en) * | 2004-12-21 | 2007-08-28 | Formfactor, Inc. | Bi-directional buffer for interfacing test system channel |
| JP2018085560A (ja) * | 2016-11-21 | 2018-05-31 | 株式会社村田製作所 | 電力増幅モジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442321A (en) * | 1993-07-08 | 1995-08-15 | Anadigics, Inc. | Automatic transimpedance control amplifier |
| JP3149842B2 (ja) * | 1998-03-04 | 2001-03-26 | 日本電気株式会社 | 前置増幅回路 |
-
2001
- 2001-06-28 JP JP2001196965A patent/JP3584220B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-20 US US10/175,497 patent/US6714082B2/en not_active Expired - Lifetime
- 2002-06-25 TW TW091113925A patent/TW569520B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012120145A (ja) * | 2010-05-06 | 2012-06-21 | Seiko Instruments Inc | 受光回路および受光回路を用いたシステム |
| JP2021022901A (ja) * | 2019-07-30 | 2021-02-18 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
| JP2021022899A (ja) * | 2019-07-30 | 2021-02-18 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
| JP2021022900A (ja) * | 2019-07-30 | 2021-02-18 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
| JP7251387B2 (ja) | 2019-07-30 | 2023-04-04 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
| JP7251388B2 (ja) | 2019-07-30 | 2023-04-04 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
| JP7259625B2 (ja) | 2019-07-30 | 2023-04-18 | 住友電気工業株式会社 | トランスインピーダンス増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW569520B (en) | 2004-01-01 |
| US20030001678A1 (en) | 2003-01-02 |
| JP3584220B2 (ja) | 2004-11-04 |
| US6714082B2 (en) | 2004-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0568880B1 (en) | Preamplifier for optical communication having a gain control circuit | |
| US8149055B2 (en) | Semiconductor integrated circuit device | |
| US20050282510A1 (en) | Linear mixer with current amplifier | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| US7459976B2 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
| EP1625656B1 (en) | Circuit for improved differential amplifier and other applications | |
| US20030002551A1 (en) | Laser diode driver | |
| US6876260B2 (en) | Elevated front-end transimpedance amplifier | |
| JP2003017950A (ja) | 半導体増幅回路 | |
| US11411542B2 (en) | Transimpedance amplifier circuit | |
| US6441688B1 (en) | Single-to-differential buffer amplifier | |
| US6496070B2 (en) | Buffer circuit comprising load, follower transistor and current source connected in series | |
| US7652509B2 (en) | Differential input and output transconductance circuit | |
| JP3146467B2 (ja) | 半導体レーザ駆動回路 | |
| JP2021087189A (ja) | 光受信用回路および光受信器 | |
| US6914488B2 (en) | Broadband amplification apparatus for bandwidth expansion | |
| JP3146466B2 (ja) | 半導体レーザ駆動回路 | |
| CN220798224U (zh) | 共源共栅放大电路、雷达设备、雷达系统及电子设备 | |
| JP2022077290A (ja) | 振幅変調回路および半導体集積回路 | |
| KR20030065008A (ko) | 광수신기용 차동 트랜스임피던스 증폭기 | |
| JPH04306904A (ja) | 増幅装置 | |
| JP2577387Y2 (ja) | 光受信フロントエンド装置 | |
| JPH0354905A (ja) | 増幅装置 | |
| JPH07104388B2 (ja) | パルス出力装置 | |
| JPH036905A (ja) | 前置増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040511 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3584220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |