JP2022077290A - 振幅変調回路および半導体集積回路 - Google Patents

Abstract

【課題】高い線形性を有し、歪の低減された振幅変調信号を生成すること。【解決手段】振幅変調回路１００は、主信号を入力する入力端子６２ａ，６２ｂと、副信号を入力する入力端子６１と、振幅変調信号を出力する出力端子６３ａ，６３ｂと、電流源４０と、ベースが入力端子６２ａ，６２ｂに、コレクタが出力端子６３ａ，６３ｂに接続され、エミッタが電流源４０を介して接地端子７０に接続されたトランジスタ１０ａ，１０ｂと、出力端子６３ａ，６３ｂと電源端子８０ａ，８０ｂとの間に接続された抵抗素子３１ａ，３１ｂと、ドレインが出力端子６３ａに接続され、ソースが出力端子６３ｂに接続され、ゲートが入力端子６１に接続されたＭＯＳトランジスタ５０とを備え、ＭＯＳトランジスタ５０が非飽和領域で動作するように構成され、ＭＯＳトランジスタ５０のソース・ドレイン間抵抗が、抵抗素子３１ａ，３１ｂの抵抗値よりも大きい。【選択図】図２

Description

本開示は、振幅変調回路および半導体集積回路に関するものである。

従来から、データを伝送する際の変調方式として、振幅変調（Amplitude Modulation）が用いられている。振幅変調は、主信号の振幅を副信号で変調する変調方式であり、この変調方式によって振幅変調信号が生成される。例えば、振幅変調信号を生成する回路としては、下記特許文献１に記載の増幅回路が知られている。

特開２０１６－１３１２８９号公報

振幅変調を行う回路においては、線形性の向上が求められる。線形性の低い回路で振幅変調を行うと、振幅変調信号に副信号の高調波成分が重畳され、副信号が正しく伝送されなくなる傾向にある。例えば、第１の周波数ω１の正弦波と第２の周波数ω２の正弦波とを含む副信号を基に線形性の低い回路を用いて主信号を振幅変調しようとした場合には、３次相互変調歪により、周波数ω１、ω２の他に周波数（２×ω１－ω２）及び周波数（２×ω２－ω１）の２つの周波数成分が生じる。周波数ω１と周波数ω２とが近い場合は、これらの３次相互変調歪の周波数成分が周波数ω１と周波数ω２に近い値となる（例えば、ω１＝１ＭＨｚ、ω２＝１．００１ＭＨｚの場合には、３次相互変調歪により、０．９９９ＭＨｚと１．００２ＭＨｚの周波数成分が生じる）。このため、線形性の低い回路で振幅変調を行うと、３次相互変調歪が大きくなり、本来無いはずの信号が受信側で誤って検出されるおそれが生じる。

そこで、本開示は、かかる課題に鑑みてなされたものであり、高い線形性を有し、歪の低減された振幅変調信号を生成することが可能な振幅変調回路及びそれを含む半導体集積回路を提供することを目的とする。

上記課題を解決するために、本開示の一側面に係る振幅変調回路は、それぞれ主信号を入力する第１の入力端子及び第２の入力端子と、副信号を入力する第３の入力端子と、副信号によって振幅変調された主信号を出力する第１の出力端子及び第２の出力端子と、電流源と、制御端子が第１の入力端子に接続され、一方の電流端子が第１の出力端子に接続され、他方の電流端子が電流源を介して第１の電源に接続された第１のトランジスタと、制御端子が第２の入力端子に接続され、一方の電流端子が第２の出力端子に接続され、他方の電流端子が第１のトランジスタの他方の電流端子に接続されると共に電流源を介して第１の電源に接続された第２のトランジスタと、第１の出力端子と第２の電源との間に接続された第１の抵抗素子と、第２の出力端子と第２の電源との間に接続された第２の抵抗素子と、一方の電流端子が第１の出力端子に接続され、他方の電流端子が第２の出力端子に接続され、制御端子が第３の入力端子に接続されたＭＯＳトランジスタと、を備え、ＭＯＳトランジスタが非飽和領域で動作するように構成され、ＭＯＳトランジスタのソース－ドレイン間抵抗が、第１の抵抗素子及び第２の抵抗素子の抵抗値よりも大きい。

本開示によれば、高い線形性を有し、歪の低減された振幅変調信号を生成する回路を実現できる。

実施形態に係る駆動回路２００の概略構成を示すブロック図である。 図１の振幅変調回路１００の構成を示す回路図である。 図１の振幅変調回路１００によって処理される信号の波形を示すグラフである。 実施形態に係る光送信モジュール４００の構成を示すブロック図である。 実施形態に係る光送受信モジュール５００の構成を示すブロック図である。 変形例に係る振幅変調回路１００Ａの構成を示す回路図である。 変形例に係る振幅変調回路１００Ｂの構成を示す回路図である。 変形例に係る駆動回路２００Ａの構成を示す回路図である。

本開示の一側面に係る振幅変調回路は、それぞれ主信号を入力する第１の入力端子及び第２の入力端子と、副信号を入力する第３の入力端子と、副信号によって振幅変調された主信号を出力する第１の出力端子及び第２の出力端子と、電流源と、制御端子が第１の入力端子に接続され、一方の電流端子が第１の出力端子に接続され、他方の電流端子が電流源を介して第１の電源に接続された第１のトランジスタと、制御端子が第２の入力端子に接続され、一方の電流端子が第２の出力端子に接続され、他方の電流端子が第１のトランジスタの他方の電流端子に接続されると共に電流源を介して第１の電源に接続された第２のトランジスタと、第１の出力端子と第２の電源との間に接続された第１の抵抗素子と、第２の出力端子と第２の電源との間に接続された第２の抵抗素子と、一方の電流端子が第１の出力端子に接続され、他方の電流端子が第２の出力端子に接続され、制御端子が第３の入力端子に接続されたＭＯＳトランジスタと、を備え、ＭＯＳトランジスタが非飽和領域で動作するように構成され、ＭＯＳトランジスタのソース－ドレイン間抵抗が、第１の抵抗素子及び第２の抵抗素子の抵抗値よりも大きい。

上記一側面によれば、第１及び第２のトランジスタの一方の電流端子における電流のそれぞれが主信号によって変調されることにより、第１及び第２の出力端子から出力信号が出力される。また、第１のトランジスタの一方の電流端子と第２のトランジスタの一方の電流端子との間のＭＯＳトランジスタの抵抗値が副信号に応じて増減し、その結果、主信号が副信号によって変調されて、第１及び第２の出力端子から副信号によって振幅変調された信号として出力される。ここで、ＭＯＳトランジスタが非飽和領域で動作し、かつ、ＭＯＳトランジスタのソース－ドレイン間抵抗が、負荷抵抗である第１及び第２の抵抗素子の抵抗値よりも大きくなるように構成されることにより、振幅変調回路の電圧利得が副信号に比例するようになる。その結果、線形性の高い振幅変調が実現され、歪の低減された振幅変調信号を生成することが可能となる。

上記一側面においては、ＭＯＳトランジスタのバックゲートに第１の出力端子の電位と第２の出力端子の電位との間の中間電位を印加する中間電位生成回路と、中間電位を基準にバイアス電圧を生成するバイアス電圧生成回路と、バイアス電圧を副信号によって振幅変調してＭＯＳトランジスタの制御端子に印加する重畳回路と、をさらに備える、ことが好適である。この場合、振幅変調信号のコモンモード電圧を基準としたバイアス電圧が生成され、そのバイアス電圧を副信号によって振幅変調した信号がＭＯＳトランジスタの制御端子に印加される。これにより、振幅変調回路の線形動作を安定して維持することができる。

また、中間電位生成回路は、第１の出力端子及び第２の出力端子の間に接続され、中間電位を生成する直列抵抗回路を有する、ことも好適である。かかる構成を採れば、振幅変調信号のコモンモード電圧をＭＯＳトランジスタのバックゲートに印加することができ、ＭＯＳトランジスタの基板バイアス効果を抑制することにより、閾値変動を安定して吸収することができる。

さらに、バイアス電圧生成回路は、制御端子が一方の電流端子に接続された第３のトランジスタと、第３のトランジスタを介して中間電位生成回路の出力に接続される電流源と、を有する、ことも好適である。こうすれば、振幅変調信号のコモンモード電圧を基準としたバイアス電圧が生成され、そのバイアス電圧をＭＯＳトランジスタの制御端子に印加することができる。これにより、振幅変調回路の線形動作を安定して維持することができる。

またさらに、重畳回路は、第３の入力端子とＭＯＳトランジスタの制御端子との間に接続されたキャパシタと、バイアス電圧生成回路の出力とＭＯＳトランジスタの制御端子との間に接続された抵抗素子と、を有する、ことも好適である。この場合、振幅変調信号のコモンモード電圧を基準としたバイアス電圧を副信号によって振幅変調した信号を生成することができる。これにより、振幅変調回路の線形動作を安定して維持することができる。

さらにまた、副信号によって生じるＭＯＳトランジスタの一方の電流端子と他方の電流端子との間の電圧変化が、副信号によって生じるＭＯＳトランジスタの制御端子の電圧変化より小さい、ことも好適である。この場合、振幅変調回路の線形動作をより安定して維持することができる。

さらに、主信号のナイキスト周波数は、副信号の主たる周波数の１０００倍以上である、ことも好適である。こうすれば、振幅変調信号の包絡線が主信号の波形の影響を受けにくくなり、受信側にて副信号を容易に復調することが可能となる。

本開示の他の側面に係る半導体集積回路は、上述した振幅変調回路と、振幅変調回路にカスケード接続された差動増幅回路と、を備える。

上記他の側面によれば、上記一側面の振幅変調回路を備えているため、線形性に優れた広帯域な振幅変調が可能な、低消費電力かつ小面積かつ広帯域の回路を提供できる。

上記他の側面は、第１の出力端子及び第２の出力端子から出力される副信号による振幅変調成分の振幅を検出し、振幅を基に振幅変調回路の利得を調整する自動利得制御回路をさらに備える、ことが好適である。かかる構成を採れば、半導体集積回路の入力振幅が変化しても、出力振幅の大きさを一定とすることが可能になる。これにより、振幅変調回路の出力振幅を小さく抑えることが可能となるため、振幅変調回路における振幅変調に関して線形動作範囲を拡大することができ、線形動作の安定性を向上させることができる。

以下、本開示の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明は省略する。

図１は、実施形態に係る駆動回路２００の構成を示すブロック図である。駆動回路２００は、光送信モジュール等の光通信用のデバイスに内蔵され、例えば、SiGe BiCMOS（Bipolar Complementary Metal Oxide Semiconductor）プロセスで製造された2mm×4mmのサイズの半導体集積回路（IC）であり、入力信号を基に振幅変調信号である差動信号を生成、増幅、出力する。駆動回路２００は、第１及び第２の入力端子１３０ａ，１３０ｂ、第３の入力端子１３２、第１及び第２の出力端子１３１ａ，１３１ｂ、振幅変調回路１００と差動アンプ１１０とを含む入力バッファ１１５、及び出力バッファ１２０を有している。

入力端子１３０ａ，１３０ｂは、振幅が同じで互いに位相が反転した二つの信号からなる差動信号である主信号の入力を受ける。入力端子１３２は、シングルエンド信号である副信号の入力を受ける。

入力バッファ１１５は、入力された主信号を副信号で変調することにより振幅変調信号を生成し、この振幅変調信号を増幅して出力する。この入力バッファ１１５は、振幅変調回路１００、及び振幅変調回路１００にカスケード接続された差動アンプ（差動増幅回路）１１０により構成される。振幅変調回路１００は、振幅変調信号を生成する。差動アンプ１１０は、振幅変調回路１００から出力された振幅変調信号を増幅して出力バッファ１２０に向けて出力する。出力バッファ（差動増幅回路）１２０は、入力バッファ１１５にカスケード接続され、差動アンプ１１０から出力された出力信号を増幅し、増幅した出力信号（差動信号）を出力端子１３１ａ，１３１ｂから出力する。

ここで、後述するように線形動作を実現するためには振幅変調回路１００の出力振幅は小さいことが望まれるため、振幅変調回路１００は、入力バッファ１１５内に設けられることが好ましい。さらに言えば、本実施形態のように入力バッファ１１５内に複数段のアンプが含まれる場合には、振幅変調回路１００は入力バッファ１１５内の入力端子１３０ａ，１３０ｂにより近い段に設けられることが好ましい。これにより、増幅前の主信号を対象に振幅変調を行うことが可能となり、振幅変調回路１００の出力振幅を小さくすることが可能となる。その結果、駆動回路２００における振幅変調に関して線形動作範囲の拡大が可能となる。

なお、駆動回路２００の回路構成は適宜変更されてよく、差動アンプ１１０が省略されてもよいし、逆に他の差動アンプが追加されてもよい。また、主信号の伝達経路以外の経路において種々の他の回路が追加されてもよい。また、信号の伝達経路（チャネル）が１つの構成には限定されず、複数のチャネル（例えば、４つのチャネル）が並列に並ぶように構成されていてもよい。

次に、図２及び図３を参照して、本実施形態にかかる振幅変調回路１００の構成を説明する。

図２は、図１の振幅変調回路１００の構成を示す回路図である。振幅変調回路１００は、入力された差動信号である主信号の振幅を、入力された副信号を基に変調し、差動信号である振幅変調信号を生成する差動増幅回路であり、例えばSiGe BiCMOSプロセスを用いてSi基板上に形成された集積回路である。振幅変調回路１００が搭載される集積回路の最大電源電圧は、例えば、３．３Ｖである。入力される主信号は、例えば、直交振幅変調（QAM：Quadrature Amplitude Modulation）で変調された信号点数が３２点の３２ＱＡＭ信号であり、これらの信号の変調速度は１００ＧＢａｕｄであり、これらの信号の最大振幅は差動で２００ｍＶである。入力される副信号は、例えば、周波数が１ＭＨｚ、振幅が１００ｍＶのサイン波と、周波数が１．００１ＭＨｚ、振幅が１００ｍＶのサイン波との合成波であり、２つのサイン波の周波数差（例えば、１ｋＨｚ）のうなり（ビート）を有する。出力される振幅変調信号の平均振幅（上側包絡線と下側包絡線のそれぞれの平均値の差）は、例えば差動で２００ｍＶである。なお、主信号として周波数が一定の搬送波（キャリア）を使用し、副信号としてデータ信号（ベースバンド信号）を使用することも可能である。

図３には、振幅変調回路１００によって処理される信号の波形の一例を示す。図３の（ａ）部には主信号の波形を示し、図３の（ｂ）部には副信号の波形を示し、図３の（ｃ）部には振幅変調信号の波形を示す。このように、振幅変調信号は、主信号の振幅を副信号によって変調した波形を有する。ここで、振幅変調信号における一方の包絡線の電圧の平均値をＶａｖｇ、その包絡線の電圧振幅をＶａｍｐとすると、この振幅変調信号の変調度はＶａｍｐ／Ｖａｖｇで定義される。本実施形態における振幅変調信号の波形の例としては、Ｖａｖｇ＝１００ｍＶ、Ｖａｍｐ＝１０ｍＶ、変調度０．１（１０％）である。

なお、主信号のナイキスト周波数（変調速度の１／２の周波数。本実施形態では５０ＧＨｚ）は、副信号の周波数（本実施形態では１ＭＨｚまたは１．００１ＭＨｚ）に比べて１，０００倍以上高いことが好ましい。この場合、副信号の周期程度の時間範囲において、主信号の上側包絡線と下側包絡線がほぼ直線状になる。その結果、主信号は実質的に一定振幅の信号とみなすことができ、振幅変調信号の包絡線が主信号の波形の影響を受けにくくなる。

図２に戻って、振幅変調回路１００は、バイポーラトランジスタ１０ａ，１０ｂ，２０ａ，２０ｂ，４０、抵抗素子３０ａ，３０ｂ，３１ａ，３１ｂ、インダクタ３５ａ，３５ｂ、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ５０、副信号が入力される入力端子（第３の入力端子）６１、主信号が入力される入力端子（第１及び第２の入力端子）６２ａ，６２ｂ、振幅変調信号を出力する出力端子（第１及び第２の出力端子）６３ａ，６３ｂ、接地端子７０、バイアス供給端子２１，４１、及び電源端子８０ａ，８０ｂを含む。

以下、振幅変調回路１００を構成する構成要素について説明する。

バイポーラトランジスタ（第１及び第２のトランジスタ）１０ａ，１０ｂにおいては、それぞれのベース（制御端子）が入力端子６２ａ，６２ｂに、それぞれのコレクタ（一方の電流端子）がバイポーラトランジスタ２０ａ，２０ｂのエミッタに、それぞれのエミッタ（他方の電流端子）が抵抗素子３０ａ，３０ｂの一端に接続されている。バイポーラトランジスタ１０ａ，１０ｂは、主信号によってコレクタ電流を変調する。バイポーラトランジスタ１０ａ，１０ｂは、例えば、NPN型のヘテロ接合バイポーラトランジスタ（HBT：Heterojunction Bipolar Transistor）であってよい。また、バイポーラトランジスタ１０ａ，１０ｂは、例えば、ｎ型のＭＯＳトランジスタに置き換えられてもよい。その場合は、ＭＯＳトランジスタにおいて、ゲートが制御端子、ドレインが一方の電流端子、ソースが他方の電流端子として機能する。

抵抗素子３０ａ，３０ｂは、それぞれ、その一端がバイポーラトランジスタ１０ａ，１０ｂのエミッタに接続され、その他端がバイポーラトランジスタ４０のコレクタに接続されている。これらの抵抗素子３０ａ，３０ｂは、ディジェネレーション抵抗であり、振幅変調回路１００の線形入力範囲の拡大を可能とする。抵抗素子３０ａ，３０ｂは、例えば、ｎ型のポリＳｉ抵抗である。なお、振幅変調回路１００の線形入力範囲が使用範囲に比べて十分広い場合には、抵抗素子３０ａ，３０ｂは、省略されてよい。

バイポーラトランジスタ２０ａ，２０ｂにおいては、それぞれのベースがバイアス供給端子２１に、それぞれのエミッタがバイポーラトランジスタの１０ａ，１０ｂのコレクタに、それぞれのコレクタが一対の出力端子６３ａ，６３ｂに接続されている。これらのバイポーラトランジスタ２０ａ，２０ｂは、バイアス供給端子２１に供給された直流電圧がベースに印加されたカスコードトランジスタである。このような構成により、バイポーラトランジスタ１０ａ，１０ｂのコレクタにおける電圧振幅が抑えられ、バイポーラトランジスタ１０ａ，１０ｂのミラー容量が小さくなるため、振幅変調回路１００の広帯域化が可能となる。また、バイポーラトランジスタ２０ａ，２０ｂの存在によって振幅変調回路１００の出力抵抗が大きくなるため、振幅変調回路１００の電圧利得の向上が可能となる。なお、バイポーラトランジスタ２０ａ，２０ｂは、例えば、ｎ型のＭＯＳトランジスタに置き換えられてもよい。また、振幅変調回路１００の帯域が十分広い場合には、バイポーラトランジスタ２０ａ，２０ｂは省略されてもよい。

抵抗素子（第１及び第２の抵抗素子）３１ａ，３１ｂにおいては、それぞれの一端が出力端子６３ａ，６３ｂに接続され、それぞれの他端がインダクタ３５ａ，３５ｂを介して第２の電源電位（例えば、３．３Ｖ）を有する電源端子８０ａ，８０ｂに接続された、振幅変調回路１００の負荷である。抵抗素子３１ａ，３１ｂは、例えば、ｎ型のポリＳｉ抵抗を使用することができ、それぞれの抵抗値は６０Ωである。

インダクタ３５ａ，３５ｂは、それぞれ、抵抗素子３１ａ，３１ｂと電源端子８０ａ，８０ｂとの間に接続されており、振幅変調回路１００の負荷である。これらの素子により、振幅変調回路１００の高周波利得が向上し、動作領域の広帯域化が可能となる。これらのインダクタ３５ａ，３５ｂとして、配線をスパイラル状にレイアウトしたスパイラルインダクタを使用することができる。なお、抵抗素子３１ａ，３１ｂとインダクタ３５ａ，３５ｂの接続位置は入れ替えられてもよい。また、振幅変調回路１００の動作帯域が使用範囲に比べて十分広い場合には、インダクタ３５ａ，３５ｂは省略されてもよい。

バイポーラトランジスタ４０においては、そのコレクタが抵抗素子３０ａ，３０ｂの他端に、そのベースがバイアス供給端子４１に、そのエミッタが０Ｖの接地電位（第１の電源電位）を有する接地端子７０に接続され、電流源として機能する。バイポーラトランジスタ４０により、バイアス供給端子４１の電圧に応じた電流が生成され、その電流値は例えば８ｍＡである。なお、バイアス供給端子４１に、ダイオード接続された別のバイポーラトランジスタのベース電圧を印加するように構成されてもよい。この場合、カレントミラーが構成され、バイポーラトランジスタ４０の生成する電流量の調整が容易となる。また、バイポーラトランジスタ４０の代わりに、ＭＯＳトランジスタが使用されてもよい。また、バイポーラトランジスタ４０に替えて、抵抗素子、あるいは、抵抗素子とインダクタとを含む回路が用いられてもよい。

ＭＯＳトランジスタ５０は、ドレイン（一方の電流端子）が出力端子６３ａに接続され、ソース（他方の電流端子）が出力端子６３ｂに接続され、ゲート（制御端子）が入力端子６１に接続されたｎ型のＭＯＳトランジスタである。ＭＯＳトランジスタ５０として、ｐ型ＭＯＳトランジスタに比べて移動度が高いｎ型のＭＯＳトランジスタを用いることにより、同じ変調度を実現するにあたってＭＯＳトランジスタ５０を小型化することができる。これにより、寄生容量が小さくなるため、振幅変調回路１００の動作領域の広帯域化が可能となる。ただし、ＭＯＳトランジスタ５０としてｎ型のＭＯＳトランジスタを用いた場合は、ゲート電圧が上昇すると、ドレイン・ソース間抵抗が減少する結果、振幅変調信号の振幅が減少する。すなわち、振幅変調回路１００は、反転増幅の機能を有することとなる。逆に、ＭＯＳトランジスタ５０としてｐ型のＭＯＳトランジスタを用いた場合には、ゲート電圧が上昇すると振幅変調信号の振幅が増大する結果、振幅変調回路１００は、非反転増幅の機能を有することとなる。なお、ＭＯＳトランジスタ５０は、複数のＭＯＳトランジスタを含んでもよい。

上記構成の振幅変調回路１００は、線形動作を実現するために以下の３つの条件を満たすように設定されている。

１つ目の条件は、ＭＯＳトランジスタ５０が非飽和領域（トライオード領域、三極菅領域）で動作するように設定されることである。この条件は、ＭＯＳトランジスタ５０としてｎ型のＭＯＳトランジスタが使用されている本実施形態では、ＭＯＳトランジスタ５０のドレイン・ソース間電圧をＶｄｓ、ゲート・ソース間電圧をＶｇｓ、ゲート・ドレイン間電圧をＶｇｄ、閾値電圧をＶｔｈとすると、下記式で表わされる。

上記式中、ｍａｘ｛Ｖｇｓ，Ｖｇｄ｝は、電圧Ｖｇｓと電圧Ｖｇｄのうち大きい方の値である。本実施形態では、ＭＯＳトランジスタ５０が差動増幅器の出力端子間に接続された対称構造になっているため、ＭＯＳトランジスタ５０の動作領域は、電圧Ｖｇｓと電圧Ｖｇｄのうちの大きい方と、電圧Ｖｄｓの絶対値との大小関係で決まる。

ここで、計算の簡略化のためＶｄｓが０以上の領域について考える。なお、振幅変調回路１００は対称回路で差動信号を増幅する構成であるため、Ｖｄｓが０以下の場合も同じ結論が得られる。Ｖｄｓが０以上の場合は、式（１）は次のように表される。

本実施形態の数値例では、振幅変調信号の最大振幅がＶａｖｇ＋Ｖａｍｐ／２＝１０５ｍＶであり、副信号（振幅が１００ｍＶの異なる周波数の合成波）の最大振幅が２００ｍＶである。この場合、例えば、閾値電圧Ｖｔｈ＝２５０ｍＶの場合、上記式（１）’の条件は、Ｖｇをゲート電圧、Ｖｓをソース電圧とすると、
１０５ｍＶ＜（Ｖｇ－２００ｍＶ／２）－（Ｖｓ－１０５ｍＶ／２）－２５０ｍＶ
の関係となる。この関係から、電圧Ｖｇｓの直流バイアス電圧が４０２．５ｍＶ以上であれば、上記式（１）’の条件が成立することとなる。

２つ目の条件は、ＭＯＳトランジスタ５０のドレイン・ソース間抵抗が、抵抗素子３１ａ，３１ｂの抵抗値よりも十分大きいという条件である。この条件は、ＭＯＳトランジスタ５０のドレイン・ソース間抵抗をＲｍｏｓ、抵抗素子３１ａ，３１ｂの抵抗値をＲｌｏａｄとすると、下記式によって表される。

本実施形態では、Ｒｌｏａｄ＝６０Ωである。後述する近似が成立するために、抵抗値Ｒｍｏｓは抵抗値Ｒｌｏａｄの１０倍以上であることが好ましい。本実施形態では、Ｒｌｏａｄ＝６０Ωであるので、Ｒｍｏｓは６００Ω以上であることが条件とされる。

３つ目の条件は、副信号によりＭＯＳトランジスタ５０のゲート電圧が変化する際において、ドレイン・ソース間電圧の変化ΔＶｄｓ（すなわち、振幅変調信号の両側包絡線の振幅変化）が、ゲート電圧の変化ΔＶｇｓ（副信号の振幅）に比べて十分に小さいことである。すなわち、副信号によって生じるＭＯＳトランジスタ５０のドレイン・ソース間電圧の変化ΔＶｄｓは、副信号によって生じるＭＯＳトランジスタ５０のゲート電圧の変化ΔＶｇｓより小さい。この条件は、下記式で表わされる。

後述する近似が成立するためには、上記式（３）の左辺の値は１／５以下であることが好ましい。本実施形態では、ΔＶｄｓ＝２×Ｖａｍｐ＝２０ｍＶ、ΔＶｇｓ＝２００ｍＶであるから、ΔＶｄｓ／ΔＶｇｓ＝０．１であり、この条件が満たされている。なお、電圧変化ΔＶｄｓは、電圧変化ΔＶｇｓによる電圧変化であり、主信号の振幅変化による電圧変化ではない。

なお、３つ目の条件を満たすためには、例えば、ＭＯＳトランジスタ５０のゲート幅及びゲート長、抵抗素子３１ａ，３１ｂの抵抗値、等を調整して、上記式（３）を満たすようにすればよい。

上記の３つの条件が成立する時の振幅変調回路１００の負荷抵抗について評価する。

まず、ＭＯＳトランジスタ５０のドレイン・ソース間抵抗を計算する。ＭＯＳトランジスタ５０のドレイン電流Ｉｄは、式（１）’が成立するとき、下記式によって表される。

上記式（４）中のβは、移動度μ、ゲート酸化膜の単位面積のキャパシタンスＣｏｘ、ゲート幅Ｗ、ゲート長Ｌを用いて、下記式のように表される。

また、ＭＯＳトランジスタ５０のドレイン・ソース間抵抗Ｒｍｏｓは、上記式（４）から、下記式によって求められる。

ここでは、ΔＶｄｓ＝ΔＶｄ－ΔＶｓ＝－２ΔＶｓ、ΔＶｇｓ＝ΔＶｇ－ΔＶｓであり、ゲート電圧はドレイン・ソース間電圧と独立であることから求められる下記式の関係を用いた。

次に、振幅変調回路１００の電圧利得を計算する。上記式（２）が成立するとき、振幅変調回路の差動での負荷抵抗Ｒｓｕｍは、以下のように近似される。

上記式（８）に式（６）を代入すると、振幅変調回路１００の負荷抵抗Ｒｓｕｍは下記式によって計算される。

上記式（９）を電圧Ｖｇｓで微分すると下記式が導かれる。

上記式（３）の関係を基に式（１０）は次のように近似される。

上記式（１１）は定数を表しているので、振幅変調回路１００の負荷抵抗Ｒｓｕｍは、電圧Ｖｇｓに対して線形に変化する。さらに、振幅変調回路１００の電圧利得はＲｓｕｍに比例することから、振幅変調回路１００の入力電圧をＶｉｎ、出力電圧をＶｏｕｔとすると、以下のような関係が導かれる。

上記式中、ｋ及びＣは定数、Ｖｉｎは主信号、Ｖｇｓは副信号、Ｖｏｕｔは振幅変調信号である。上記式（１２）から振幅変調回路１００の電圧利得（ｋＶｇｓ＋Ｃ）が副信号Ｖｇｓに比例し、高調波成分が含まれないことが分かり、振幅変調回路１００により線形性に優れた振幅変調が実現されることが分かる。

図４には、本実施形態に係る光送信モジュール４００の構成を示す。光送信モジュール４００は、上述した駆動回路２００と、光変調装置３００とを含む。駆動回路２００は、例えば、入力された四つの差動信号を振幅変調及び増幅して出力し、光変調装置３００は、駆動回路２００から出力された四つの差動信号に基づいて変調される光信号を生成し、例えば偏波多重ＱＡＭ変調された１つの光信号を出力する。光送信モジュール４００は、例えば、セラミックのパッケージに駆動回路２００と光変調装置３００を集積・実装した光モジュールであり、外形が例えば３０ｍｍ×１５ｍｍ×５ｍｍである。上記構成の光送信モジュール４００によれば、振幅変調回路１００を搭載した駆動回路２００が使用されているため、線形性に優れた広帯域な振幅変調が可能な、低消費電力かつ小面積の光送信モジュールが実現される。

図５には、本実施形態に係る光送受信モジュール５００の構成を示す。光送受信モジュール５００は、上述した駆動回路２００及び光変調装置３００に加え、受信回路６００と、受光装置７００とを含む。受光装置７００は、光伝送路を経由して外部から入力された光信号を受信し、例えば偏波多重ＱＡＭ変調された光信号から、４つの信号（受光電流）を分離して出力する。受信回路６００は、４つの受光電流を電圧に変換して増幅して出力する。上記構成の光送受信モジュール５００によれば、振幅変調回路１００を搭載した駆動回路２００が使用されているため、線形性に優れた広帯域な振幅変調が可能な、低消費電力かつ小面積の光送受信モジュールが実現される。

以上説明した本実施形態に係る振幅変調回路１００によれば、バイポーラトランジスタ１０ａ，１０ｂのコレクタ電流のそれぞれが主信号によって変調されることにより、出力端子６３ａ，６３ｂから差動信号が出力される。また、バイポーラトランジスタ１０ａのコレクタとバイポーラトランジスタ１０ｂのコレクタとの間のＭＯＳトランジスタ５０の抵抗値が副信号に応じて増減し、その結果、差動信号が副信号によって変調されて、出力端子６３ａ，６３ｂから振幅変調信号として出力される。ここで、ＭＯＳトランジスタ５０が非飽和領域で動作し、かつ、ＭＯＳトランジスタ５０のソース－ドレイン間抵抗が、負荷抵抗である抵抗素子３１ａ，３１ｂの抵抗値よりも大きくなるように構成されることにより、振幅変調回路１００の電圧利得が副信号に比例するようになる。その結果、線形性の高い振幅変調が実現され、歪の低減された振幅変調信号を生成することが可能となる。

また、本実施形態においては、差動増幅器の出力端子間に接続されたＭＯＳトランジスタだけで振幅変調が可能であるため、消費電力が小さく、回路面積が小さいという効果も得られる。また、ＭＯＳトランジスタはバイポーラトランジスタに比較して寄生容量が小さいため、例えばギルバートセルを使用する場合に比べて、広帯域化が可能となる。すなわち、本実施形態により、線形性に優れた振幅変調が可能な、低消費電力かつ小面積かつ広帯域の振幅変調回路を提供することができる。

さらに、本実施形態に係る振幅変調回路１００においては、副信号が入力された際に、ＭＯＳトランジスタ５０のドレイン・ソース間の電圧変化が、ＭＯＳトランジスタ５０のゲート電圧の変化より小さくされ、１／５以下とされている。このような構成により、振幅変調回路１００の線形動作をより一層安定して維持することができる。

また、本実施形態においては、主信号のナイキスト周波数が副信号の周波数の１０００倍以上とされている。このように設定されることにより、振幅変調信号の包絡線が主信号の波形の影響を受けにくくなり、受信側にて副信号を容易に復調することが可能となる。

本実施形態に係る駆動回路２００によれば、振幅変調回路１００を内蔵しているため、線形性に優れた振幅変調が可能な、低消費電力かつ小面積かつ広帯域の回路を提供できる。特に、振幅変調回路１００が入力バッファ１１５に設けられているため、駆動回路２００での振幅変調において線形動作範囲の拡大が可能となる。

以上、好適な実施の形態において本開示の原理を図示し説明してきたが、本開示は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本開示は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図６には、変形例に係る振幅変調回路１００Ａの構成を示している。この振幅変調回路１００Ａの構成は、ＭＯＳトランジスタ５０のゲートに印加するバイアス電圧を生成する回路が追加されている点が、上述した実施形態と異なる。

すなわち、振幅変調回路１００Ａには、抵抗素子３２ａ，３２ｂを含む直列抵抗回路である中間電位生成回路３２と、中間電位を基準にバイアス電圧を生成する、ＭＯＳトランジスタ５６及び電流源４４を含むバイアス電圧生成回路３６と、バイアス電圧に副信号の交流成分を重畳する、キャパシタ３４及び抵抗素子３３を含む重畳回路３７とが追加して設けられている。

抵抗素子３２ａ，３２ｂは、振幅変調信号の出力端子６３ａ，６３ｂ間に直列に接続され、それらの間の接続点である直列抵抗回路の出力がＭＯＳトランジスタ５０のバックゲートに接続され、その接続点に振幅変調信号の中間電位を生成してＭＯＳトランジスタ５０のバックゲートに印加する。これらの抵抗素子３２ａ，３２ｂは、振幅変調回路１００の負荷抵抗を低下させないように、抵抗素子３１ａ，３１ｂに比べて抵抗値が１０倍以上大きくされていることが好ましい。また、抵抗素子３２ａ，３２ｂの抵抗値は略等しいことが望ましい。

ＭＯＳトランジスタ５６は、ソース（一方の電流端子）が上記直列抵抗回路の出力に接続され、ゲート（制御端子）及びドレイン（他方の電流端子）が電流源４４の一端に接続された、ダイオード接続されたＭＯＳトランジスタである。ＭＯＳトランジスタ５６は、ＭＯＳトランジスタ５０と同種のトランジスタ、すなわち、ｎ型のＭＯＳトランジスタであることが好ましい。

電流源４４は、その一端がＭＯＳトランジスタ５６のドレイン及びゲートに接続され、その他端が第３の電源電位（例えば、３．３Ｖ）を有する電源端子８０ｃに接続されている。この電流源４４は、ＭＯＳトランジスタ５６及び抵抗素子３２ａ，３２ｂを経由してバイポーラトランジスタ４０に向けて流れる電流を生成する。これにより、ＭＯＳトランジスタ５６のドレインに、振幅変調信号のコモンモード電圧を基準にしたバイアス電圧が生成される。この電流源４４は、例えば、ＭＯＳトランジスタで構成されるカレントミラー回路である。

抵抗素子３３及びキャパシタ３４を含む重畳回路３７は、ハイパスフィルタを構成する。詳細には、キャパシタ３４は、入力端子６１とＭＯＳトランジスタ５０のゲートとの間に接続され、抵抗素子３３は、上記バイアス電圧生成回路３６の出力とＭＯＳトランジスタ５０のゲートとの間に接続されている。これにより、ＭＯＳトランジスタ５６のドレインに発生するバイアス電圧に入力端子６１から入力された副信号の交流成分が重畳されて、交流成分が重畳されたバイアス電圧がＭＯＳトランジスタ５０のゲートに印加される。このハイパスフィルタの遮断周波数は、抵抗素子３３の抵抗値をＲ、キャパシタ３４のキャパシタンスをＣとすると、１／（２πＲＣ）で計算される。このキャパシタ３４としては、例えば、ＭＩＭ（Metal-Insulator-Metal）キャパシタを使用することができる。

このような変形例に係る振幅変調回路１００Ａによれば、振幅変調信号のコモンモード電圧を基準としたバイアス電圧が生成され、そのバイアス電圧に副信号の交流成分が重畳された信号がＭＯＳトランジスタ５０のゲートに印加される。これにより、振幅変調回路１００Ａの線形動作を安定して維持することができる。つまり、温度変動あるいはプロセスばらつき等によるＭＯＳトランジスタ５０の閾値変動を吸収することができる。例えば、温度変動あるいはプロセスばらつきによって、ＭＯＳトランジスタ５０の閾値電圧が標準値からずれる場合があり、そのような場合には、振幅変調回路１００Ａが線形動作するための最適なバイアス電圧（ＭＯＳトランジスタ５０のゲート直流電圧）もずれてしまう。本変形例では、ダイオード接続されたＭＯＳトランジスタ５６を用いてバイアス電圧を生成するため、閾値電圧の変動を吸収することが可能となる。これにより、振幅変調回路１００Ａの線形動作を安定して維持することができる。

また、本変形例では、中間電位を発生させる直列抵抗回路の出力がバックゲートに接続されている。このような回路構成により、振幅変調信号のコモンモード電圧をＭＯＳトランジスタ５０のバックゲートに印加することができ、ＭＯＳトランジスタ５０の基板バイアス効果を抑制することにより、ＭＯＳトランジスタ５０の閾値変動をより安定して吸収することができる。なお、中間電位を発生させる直列抵抗回路の出力がバックゲートに接続されていなくてもよい。

図７には、他の変形例に係る振幅変調回路１００Ｂの構成を示している。この振幅変調回路１００Ｂの構成は、ＭＯＳトランジスタ５２としてｐ型ＭＯＳトランジスタが用いられており、それに対応して、ＭＯＳトランジスタ５６に替えてｐ型ＭＯＳトランジスタであるＭＯＳトランジスタ５１が用いられている点が、図６に示す変形例と異なる。また、電流源４４は、ＭＯＳトランジスタ５１のドレイン及びゲートと接地電位を有する接地端子７１との間に接続され、電源端子８０ａ，８０ｂから抵抗素子３２ａ，３２ｂ及びＭＯＳトランジスタ５１を経由して流れる電流を生成する。

ＭＯＳトランジスタ５２が非飽和領域（トライオード領域、三極菅領域）で動作するには、下記式（１３）に示す条件を満たせばよい。なお、ＭＯＳトランジスタ５２のドレイン・ソース間電圧をＶｄｓ、ゲート・ソース間電圧をＶｇｓ、ゲート・ドレイン間電圧をＶｇｄ、閾値電圧をＶｔｈとする。

上記構成の振幅変調回路１００Ｂによっても、振幅変調信号のコモンモード電圧を基準としたバイアス電圧が生成され、そのバイアス電圧に副信号の交流成分が重畳された信号がＭＯＳトランジスタ５０のゲートに印加される。これにより、振幅変調回路１００Ｂの線形動作を安定して維持することができる。

図８には、変形例に係る駆動回路２００Ａの構成を示している。この駆動回路２００Ａの構成は、自動利得制御機能を実現する自動利得制御回路１４０を有する点で上述した駆動回路２００の構成と異なる。

自動利得制御回路１４０は、入力端子１３０ａ，１３０ｂと出力端子１３１ａ，１３１ｂとの間に接続され、利得調整用の制御端子１３３を有する。この自動利得制御回路１４０は、入力バッファ１１５及び出力バッファ１２０によって増幅された振幅変調信号の振幅を検出し、その検出結果を基に、振幅変調回路１００及び差動アンプ１１０の利得を調整するフィードバック信号を生成する。振幅変調回路１００及び差動アンプ１１０は、フィードバック信号を受けて、その信号に応じて利得を調整する。

振幅変調回路１００における利得調整のための構成としては、例えば、抵抗素子３０ａ，３０ｂを可変抵抗とする構成が挙げられる。あるいは、バイポーラトランジスタ１０ａ，１０ｂのエミッタ間にＭＯＳトランジスタを配置する構成も挙げられる。このような構成において、ＭＯＳトランジスタのゲート電圧を変化させるように動作させることにより、ＭＯＳトランジスタのドレイン・ソース間抵抗が変化し、振幅変調回路１００の利得を調整することができる。

上記変形例においては、制御端子１３３に、例えば、振幅設定電圧（直流電圧）が与えられ、振幅設定電圧の大きさにより駆動回路２００Ａの出力振幅の大きさを設定することができる。例えば、駆動回路２００Ａに入力される主信号の振幅が変化した場合でも、出力端子１３１ａ，１３１ｂにおける信号振幅を検出し、振幅設定電圧と比較してフィードバック信号の大きさを自動調整することにより、駆動回路２００Ａの出力振幅を一定とすることができる。

上記変形例に係る駆動回路２００Ａによれば、駆動回路２００Ａの入力振幅が変化しても、出力振幅の大きさを一定とすることが可能になる。これにより、振幅変調回路１００の出力振幅を小さく抑えることが可能となるため、振幅変調回路１００における振幅変調に関して線形動作範囲を拡大することができ、線形動作の安定性を向上させることができる。

なお、自動利得制御回路１４０による信号利得の検出箇所は適宜変更することができる。例えば、自動利得制御回路１４０は、振幅変調回路１００の出力端子６３ａ，６３ｂにおける出力振幅を検出し、その検出結果を基に振幅変調回路１００の利得を調整するように構成されてもよい。これにより、振幅変調回路１００の出力振幅を直接的に制御することが可能となり、振幅変調の線形動作の安定性をさらに高めることができる。また、自動利得制御回路は複数備えられてもよい。

１０ａ，１０ｂ，２０ａ，２０ｂ，４０…バイポーラトランジスタ
２１，４１…バイアス供給端子
３５ａ，３５ｂ…インダクタ
６２ａ，６２ｂ，６１，１３０ａ，１３０ｂ，１３２…入力端子
６３ａ，６３ｂ，１３１ａ，１３１ｂ…出力端子
３０ａ，３０ｂ，３１ａ，３１ｂ，３２ａ，３２ｂ，３３…抵抗素子
３２…中間電位生成回路
３４…キャパシタ
３６…バイアス電圧生成回路
３７…重畳回路
４４…電流源
５０，５１，５２，５６…ＭＯＳトランジスタ
７０，７１…接地端子
８０ａ，８０ｂ，８０ｃ…電源端子
１００，１００Ａ，１００Ｂ…振幅変調回路
１１０…差動アンプ（差動増幅回路）
１１５…入力バッファ
１２０…出力バッファ（差動増幅回路）
１３３…制御端子
１４０…自動利得制御回路
２００，２００Ａ…駆動回路
３００…光変調装置
４００…光送信モジュール
５００…光送受信モジュール
６００…受信回路
７００…受光装置

Claims (9)

1. それぞれ主信号を入力する第１の入力端子及び第２の入力端子と、
   副信号を入力する第３の入力端子と、
   前記副信号によって振幅変調された前記主信号を出力する第１の出力端子及び第２の出力端子と、
   電流源と、
   制御端子が前記第１の入力端子に接続され、一方の電流端子が前記第１の出力端子に接続され、他方の電流端子が前記電流源を介して第１の電源に接続された第１のトランジスタと、
   制御端子が前記第２の入力端子に接続され、一方の電流端子が前記第２の出力端子に接続され、他方の電流端子が前記第１のトランジスタの他方の電流端子に接続されると共に前記電流源を介して前記第１の電源に接続された第２のトランジスタと、
   前記第１の出力端子と第２の電源との間に接続された第１の抵抗素子と、
   前記第２の出力端子と前記第２の電源との間に接続された第２の抵抗素子と、
   一方の電流端子が前記第１の出力端子に接続され、他方の電流端子が前記第２の出力端子に接続され、制御端子が前記第３の入力端子に接続されたＭＯＳトランジスタと、
   を備え、
   前記ＭＯＳトランジスタが非飽和領域で動作するように構成され、
   前記ＭＯＳトランジスタのソース－ドレイン間抵抗が、前記第１の抵抗素子及び第２の抵抗素子の抵抗値よりも大きい、
   振幅変調回路。
2. 前記ＭＯＳトランジスタのバックゲートに前記第１の出力端子の電位と前記第２の出力端子の電位との間の中間電位を印加する中間電位生成回路と、
   前記中間電位を基準にバイアス電圧を生成するバイアス電圧生成回路と、
   前記バイアス電圧を前記副信号によって振幅変調して前記ＭＯＳトランジスタの前記制御端子に印加する重畳回路と、
   をさらに備える請求項１に記載の振幅変調回路。
3. 前記中間電位生成回路は、
   前記第１の出力端子及び前記第２の出力端子の間に接続され、前記中間電位を生成する直列抵抗回路を有する、
   請求項２に記載の振幅変調回路。
4. 前記バイアス電圧生成回路は、
   制御端子が一方の電流端子に接続された第３のトランジスタと、
   前記第３のトランジスタを介して前記中間電位生成回路の出力に接続される電流源と、
   を有する、
   請求項２又は請求項３に記載の振幅変調回路。
5. 前記重畳回路は、前記第３の入力端子と前記ＭＯＳトランジスタの前記制御端子との間に接続されたキャパシタと、
   前記バイアス電圧生成回路の出力と前記ＭＯＳトランジスタの前記制御端子との間に接続された抵抗素子と、
   を有する、
   請求項２から請求項４のいずれか１項に記載の振幅変調回路。
6. 前記副信号によって生じる前記ＭＯＳトランジスタの前記一方の電流端子と前記他方の電流端子との間の電圧変化が、前記副信号によって生じる前記ＭＯＳトランジスタの前記制御端子の電圧変化より小さい、
   請求項１から請求項５のいずれか１項に記載の振幅変調回路。
7. 前記主信号のナイキスト周波数は、前記副信号の主たる周波数の１０００倍以上である、
   請求項１から請求項６のいずれか１項に記載の振幅変調回路。
8. 請求項１から請求項７のいずれか１項に記載の振幅変調回路と、
   前記振幅変調回路にカスケード接続された差動増幅回路と、
   を備える半導体集積回路。
9. 前記第１の出力端子及び前記第２の出力端子から出力される前記副信号による振幅変調成分の振幅を検出し、前記振幅を基に前記振幅変調回路の利得を調整する自動利得制御回路をさらに備える、
   請求項８に記載の半導体集積回路。

Images