JPH10511453A

JPH10511453A - 超低ノイズ光学レシーバ

Info

Publication number: JPH10511453A
Application number: JP8505910A
Authority: JP
Inventors: タザルテス，ダニエル・エイ; ヒグビー，ジョン・エイ; タザルテス，ジャッケ・エイ; フラム，ユエルゲン・ケー・ピー; マーク，ジョン・ジー
Original assignee: リットン・システムズ・インコーポレイテッド
Priority date: 1994-07-25
Filing date: 1995-07-24
Publication date: 1998-11-04
Anticipated expiration: 2015-07-24
Also published as: JP3096479B2; EP0720729A1; US5521555A; DE69516498D1; WO1996003626A1; EP0720729B1; DE69516498T2

Abstract

(57)【要約】回転速度を決定するように処理され得る電圧を生成し光ファイバ回転センサから出力される信号を受けるための増幅器トポロジは、光信号を受けて対応の電気的光ダイオード出力信号を生成するための光ダイオードを含む。超低ノイズおよび超低容量差動入力段が光ダイオード出力信号を受けるように接続される。低ノイズおよび超広帯域幅を有する演算増幅器が、超低容量作動入力段に接続されて、そこからの出力信号を駆動信号として受取り、低ノイズ出力信号を生成する。差動入力段は、光検出器に接続されて低ノイズ、低容量および単位利得を有する第１のバッファとして動作する第１のトランジスタを含む第１の増幅器回路を備える。第１の増幅器回路はまた、第１の電圧フォロワとして構成され、第１のバッファの出力と演算増幅器との間に接続される第２のトランジスタを含み、バイアスネットワークからの寄生容量性負荷から第１のバッファの出力を分離する。差動入力段はさらに、基準電位に接続される入力を有する第３のトランジスタを含む第２の増幅器回路を備え、第３のトランジスタは、低ノイズ、低容量および単位利得を有する第２のバッファとして動作する。第２の増幅器回路はまた、第２の電圧フォロワとして構成され、第２のバッファの出力と演算増幅器との間に接続される第４のトランジスタを含む。

Description

【発明の詳細な説明】超低ノイズ光学レシーバ発明の背景本発明は一般に、次の処理のために低レベルの電気信号を増幅するための装置および方法に関する。より特定的には、本発明は、光検出器から出力された電気信号を増幅するための装置および方法に関する。さらに特定的には、本発明は、光ファイバジャイロスコープのような光学回転センサにおいて対向する伝搬波間で形成される干渉パターンの変動を示すために、光検出器から出力された信号を増幅するための装置および方法に関する。光ファイバ回転センサは、光ファイバのコイルにおけるサニャック効果を利用して、コイルの面に垂直な検知軸のまわりの回転を検出する。この検知コイルにおける対向する伝搬光波には、回転速度に関係する位相シフトが生じる。この位相シフトは、これらの波が組合されるときにこれらの波によって形成される干渉パターンの変化とみなされる。この干渉パターンは、同じ偏光の２つの波が光ファイバ検知コイルを反対方向に横切りその後に干渉すると生じる。この干渉パターンは、干渉フリンジパターンにおいて光の強度を表わす電気信号を生成する光検出器に向けることによってモニタされ得る。光源における制限、および光ファイバ回転センサの種々の構成要素における光学的な損失のため、感度は非常に低くなりやすい。地球の回転速度の約１５分の１である１° ／ｈｒの角速度は、典型的には、１ｐＷの強度変化に対応する。光ファイバ回転センサにおける重要なパラメータは、角度においてランダムウォークを生じさせるそのホワイトノイズである。１°／ｈｒの光ファイバ回転センサに関しては、ランダムウォークに対する典型的な要件は、０．０検出器においてショットノイズを被るため、ノイズ割当のほとんどが既に使い果たされる。本発明の目標は、光検出器の電流出力を、回転速度を決定するためのその次の処理のために使用可能な電圧に変換するトランスインピーダンにすることである。光ファイバ回転センサによって用いられる波長範囲で動作する光検出器に関しては、このノイズの要件は、トランスインピーダンス増幅器入力において約イバ回転センサに必要とされる広帯域幅（＞６ＭＨｚ）が維持される場合には特に、これらの低ノイズレベルを維持することは非常に困難である。発明の概要本発明は、光ファイバ回転センサから出力された信号を受取りかつ回転速度を決定するために処理され得る電圧を生成する際に用いるのに適切な動作特性を有する改良された増幅器トポロジを提供する。本発明に従った光学レシーバは、光信号を受取りかつ該光信号の強度を示す電流の形の光ダイオード出力信号を生成するための光ダイオードを含む。該レシーバは、該光ダイオード出力信号を受取るように接続される超低ノイズ超低容量差動入力段をさらに含む。低ノイズおよび超広帯域幅を有する演算増幅器は、該超低容量差動入力段に接続され、そこからの出力信号を駆動信号として受取りかつ低ノイズの出力信号を生成する。該超低容量差動入力段は、該光検出器に接続され、低ノイズ、低容量および単位利得を有する第１のバッファとしての役割を果たす第１のトランジスタを含む第１の増幅器回路を備える。該第１の増幅器回路は、該第１のバッファの出力と該演算増幅器との間に接続され、バイアスネットワークからの寄生容量性負荷から該第１のバッファの出力を分離する第１の電圧フォロワとして構成される第２のトランジスタをさらに含む。該超低容量差動入力段は、基準電位に接続される入力を有する第３のトランジスタを含む第２の増幅器回路をさらに備え、該第３のトランジスタは、低ノイズ、低容量および単位利得を有する第２のバッファとしての役割を果たす。該第２の増幅器回路は、該第２のバッファの出力と該演算増幅器との間に接続される第２の電圧フォロワとして構成される第４のトランジスタをさらに含む。本発明に従った光学レシーバは、該第１のバッファの出力および該第２のバッファの出力にそれぞれ接続され、該第１のバッファおよび該第２のバッファをそれぞれ寄生容量性負荷から分離する第１の抵抗器および第２の抵抗器をさらに含み得る。該第１の増幅器回路は好ましくは第１のＪＦＥＴを含む。該光ダイオードは、該第１のＪＦＥＴのゲートとソースとの間に接続される。該光ダイオードの陽極（該第１のＪＦＥＴのゲートに接続される）は、トランスインピーダンス抵抗器に接続される。ゲートインピーダンスが非常に高いため、該ダイオードによって生成された光電流はほとんど該トランスインピーダンス抵抗器のみを通って流れ、それによって光電流に比例する電圧を生成する。第１のバイポーラ接合型トランジスタは、該第１のＪＦＥＴのソースに接続される。該第１のバイポーラ接合型トランジスタのエミッタは、該演算増幅器の第１の入力に接続される。該第２の増幅器回路は、第２のＪＦＥＴおよび第２のバイポーラ接合型トランジスタを含む。該第２のバイポーラ接合型トランジスタのコレクタは該第１のバイポーラ接合型トランジスタのコレクタに接続され、該第２のバイポーラ接合型トランジスタのエミッタは該演算増幅器の第２の入力に接続される。該演算増幅器の出力は該トランスインピーダンス抵抗器の他方の端部に接続され、それによってトランスインピーダンスループを閉じる。本発明に従った光学レシーバは、該第１のＪＦＥＴのソースに接続され、該ＪＦＥＴのソースを寄生容量性負荷から分離するオプションの抵抗器をさらに含み得る。本発明に従った光学レシーバは、該演算増幅器の入力と出力との間に接続され、開ループ利得において進み−遅れネットワークを与えるＲＣネットワークをさらに含み得る。本発明に従った光学レシーバは、好ましくは、該トランスインピーダンス抵抗器を介して接続され、十分に規定されたトランスインピーダンス帯域幅を与えかつ出力信号の高周波数ノイズを低減するためのトランスインピーダンスシャントキャパシタをさらに含む。本発明に従った光学レシーバは、フォロワとして該光ダイオードに接続され、該光ダイオード出力信号を受取る第１の低ノイズ広帯域幅低容量ＪＦＥＴと、エミッタフォロワとして該第１のＪＦＥＴに接続される低ノイズ低容量の第１のバイポーラ接合型トランジスタとをさらに含み得る。本発明は、第２のバイポーラ接合型トランジスタがエミッタフォロワとして第２のＪＦＥＴに接続されるように該第２のバイポーラ接合型トランジスタに接続される第２のＪＦＥＴをさらに含み得る。低ノイズおよび超広帯域幅を有する演算増幅器は、該バイポーラトランジスタのエミッタに接続される。添付の図面を参照し、以下に示す好ましい実施の形態の説明を読めば、本発明の目的が認識され、本発明の構造および動作方法がより完全に理解されるであろう。図面の簡単な説明図１は、光検出器からの電流出力を、光ファイバ回転センサにおける対向する伝搬波間のサニャック効果による位相シフトを測定するためのその次の処理のために使用可能な電圧に変換するための理想的な先行技術のトランスインピーダンス増幅器を概略的に示す図である。図２は、光ファイバ回転センサから出力された信号を処理するための先行技術のトランスインピーダンス増幅器のより実際的なモデルを概略的に示す図である。図３は、光ファイバ回転センサから出力された信号を処理するためのシステムに含まれ得る、本発明に従ったトランスインピーダンス増幅器を概略的に示す図である。好ましい実施の形態の説明図１を参照して、典型的な先行技術のトランスインピーダンス増幅器１０は光ダイオード１２に接続される。光ダイオード１２は、光信号を受取り、入射光強度を示す大きさを有する電流を生成する。この光信号は、そこで２つの対向する伝搬波が干渉するように組合される光ファイバ回転センサ（図示せず）の出力であってもよい。干渉パターンは、これらの対向する伝搬波間の位相差を示す。位相差は、光ファイバ回転センサのその検知軸のまわりでの回転速度に正比例する。トランスインピーダンス増幅器１０は、演算増幅器１４とトランスインピーダンス抵抗器１６とを含む。光ダイオード１２の出力は、演算増幅器１４の反転入力に接続される。演算増幅器１４の非反転入力は接地に接続される。トランスインピーダンス抵抗器１６は、演算増幅器１４の反転入力および出力の間に接続される。理想的には、演算増幅器１４の入力には電流は流れない。したがって、光電流はすべて、それによって電圧降下を生じるトランスインピーダンス抵抗器を通過しなければならない。この電圧降下は、演算増幅器１４の出力で測定可能である。トランスインピーダンス増幅器の目的は、光ダイオード１２の電流出力を受取りかつその次の処理に適切な電圧を生成することである。閉ループトランスインピーダンス増幅器１０は、概念的には単純であるが、すべての制約を考慮に入れた場合多くの問題点がある。最も重要な制約は、以下のとおりである。１．光ファイバ回転センサから出力される信号の性質のため、帯域幅は６ＭＨｚを上回らなければならない。２．光ファイバ回転センサからの出力信号に既にあるノイズに受入不可能なほど多量なノイズが加えられるのを防ぐために、反転増幅器入力に向けられる等価電流ノイズの総３．演算増幅器へのリーク電流は、受入可能なノイズおよびオフセットの状態を維持するように制御されなければならない。４．入手可能な演算増幅器は、高周波数ノイズ増幅を引き起こすかなりの入力容量を示す。５．あらゆる条件下で、ループの安定性が保証されなければならない。先行技術のトランスインピーダンス増幅器回路２０のより実際的なモデルは、図２に示されている。光ダイオード２２およびキャパシタ２４は、図において並列に接続されている。キャパシタ２４は、光ダイオードの容量を表わす。光ダイオード２２の電流出力は、演算増幅器２６の反転入力とトランスインピーダンス抵抗器３２とに接続される。キャパシタ２８は、演算増幅器２６の反転入力と接地との間に接続される。キャパシタ２８は、演算増幅器２６の入力容量を表わす。電圧Ｖ_nを生成する源は、演算増幅器２６の非反転入力と接地との間に接続される。トランスインピーダンスシャントキャパシタ３０、トランスインピーダンス抵抗器３２、および電流源３４は、演算増幅器２６の反転入力と出力との間に並列に接続される。電流源３４は、演算増幅器のバイアスおよびノイズと抵抗器の熱ノイズとに起因し得るエラー源を表わす。抵抗器は熱ノイズを発生するため、トランスインピーダンス抵抗器３２の抵抗は抑制される。低電流ノイズを達成するために、トランスインピーダンス抵抗器３２が大きい抵抗値を有することが必要とされる。熱ノイズ電流密度は、以下に示す周知の式によって得られ、数であり、Ｔは°Ｋの単位の絶対温度であり、Ｒはオームの単位の抵抗である。残念なことに、トランスインピーダンス抵抗器３２の値が大きければ入力容量および安定性に関して困難が生じる。したがって、用いるトランスインピーダンス抵抗器３２の値は最も低い実用値でなければならない。図２の回路に対する最良の妥協はトランスインピーダンス抵抗器３２の抵抗を約１５０ｋΩにすることであることがわかっている。現在入手可能な最良の演算増幅器を用いれば、入力容量２８および光ダイオード容量２４によるノイズ増幅のため、図２の回路では過剰な高周波数ノイズが発生されるであろう。入手可能な演算増幅器の高入力容量で、帯域幅および低ノイズの要件を満たすことは困難である。図１および図２にそれぞれ示されるトランスインピーダンス増幅器回路１０および２０を用いる際に伴なう問題点を解決するために、本発明の発明者は図３に示される新規なトランスインピーダンス増幅器回路４０を開発した。トランスインピーダンス増幅器回路４０は、１対の差動型超低実効容量増幅器段４２Ａおよび４２Ｂを含み、その後に低ノイズ超広帯域幅演算増幅器８４が続く。光信号は光検出器４４に入射し、この光検出器は上述のような電流出力を生成する。光検出器４４の陽極は、増幅器段４２Ｂと、抵抗器８２およびシャントキャパシタ８０によって形成されるトランスインピーダンスネットワーク８６とに接続される。これにより、光検出器４４は逆バイアスされる。ＪＦＥＴ４６の代わりに別の種類のトランジスタが用いられる場合、光検出器４４を逆バイアス状態に維持するためにこの光検出器への接続の極性を逆にする必要があるであろう。増幅器段４２Ｂは、Ｑ_1Bと呼ばれることもあるＪＦＥＴ４６を含む。ＪＥＦＴ４６は、低容量、低リークおよび広帯域幅を有する低ノイズ装置である。光検出器４４の陰極は、ＪＦＥＴ４６のソースに接続される。ＪＦＥＴ４６のソースはまた、Ｑ_2Bとも呼ばれるバイポーラ接合型トランジスタ４８のベースを駆動する。ＪＦＥＴ４６のソースは、抵抗器５０の第１の端部にさらに接続される。抵抗器５０の他方の端部は、電流源Ｉ_SBの第１の端子に接続される。電流源Ｉ_SBの他方の端子は、電圧源Ｖ_EEに接続される。抵抗器５０を用いることは電流源のある特定の実現例に関してのみ有益であるという点で、この抵抗器はオプションである。これらの場合、抵抗器５０は電流源の容量を分離する役割を果たす。電流源Ｉ_SBが理想的であれば、抵抗器５０の果たす目的はない。キャパシタ５２は、ＪＦＥＴ４６のドレインとバイポーラ接合型トランジスタ４８のエミッタとの間に接続される。ＪＦＥＴ４６のドレインには、電圧源Ｖ_CCから抵抗器５４を介して供給される。バイポーラ接合型トランジスタ４８のコレクタには、電圧源Ｖ_CCから直接供給される。バイポーラ接合型トランジスタ４８のエミッタは、電流源Ｉ_EBの第１の端子に接続される。電流源Ｉ_EBの他方の端子は電圧Ｖ_EEに接続される。バイポーラ接合型トランジスタ４８のエミッタはまた、演算増幅器８４の反転入力と抵抗器６４とにも接続される。バイポーラ接合型トランジスタ４８は、低ノイズ低容量広帯域幅の装置である。ここではバイポーラ接合型トランジスタ４８をＱ_2Bと呼ぶこともある。抵抗器６４とキャパシタ６２との直列の組合せは、Ｕ₁と呼ばれることもある演算増幅器８４の反転入力と出力との間に接続される。図３に示されるように構成される増幅器段４２Ａは、単に、活性段４２Ｂと一致するように意図される基準回路としての役割を果たす。回路４２Ａは、好ましくは、回路４２Ｂの対応する構成要素と１対１で一致する構成要素を含む。特に、ＪＦＥＴ４６および７０はそのパラメータが密に一致していなくてはならない。バイポーラ接合型トランジスタ４６および７４は一致していなければならず、電流源Ｉ_SAおよびＩ_SBも密に一致していなければならない。この場合、増幅器４２Ａおよび４２Ｂの入力および出力でのＤＣ電位は等しく、これにより、ＤＣオフセットおよび安定性の問題が防止され、電源の変動のコモンモード阻止が得られる。なお、他の応用に関しては、回路４２Ａを活性の形で用いることができ、それによって真の差動増幅器の能力が得られる。増幅器段４２Ａは、Ｑ_1Aと呼ばれることもあるＪＦＥＴ７０を含む。ＪＦＥＴＱ_1Bと同様に、ＪＦＥＴＱ_1Aは、好ましくは、低ノイズ、低容量、および広帯域幅を有する。増幅器回路に０ボルトの基準を与えるために、ＪＦＥＴ７０のゲートは接地される。オプションとして、図３に示されるように、抵抗器９２およびキャパシタ９４が、ＪＦＥＴ７０のゲートと接地との間に並列に接続されてもよい。抵抗器９２およびキャパシタ９４は、均衡のとれた構成を与える。実際的には、抵抗器９２およびキャパシタ９４は省かれてもよく、ＪＦＥＴ７０のゲートは接地に直接接続されてもよい。ＪＦＥＴ７０のドレインは抵抗器７２を介して電圧源Ｖ_CC に接続される。電圧源Ｖ_CCはまた、バイポーラ接合型トランジスタ７４のコレクタにも接続される。バイポーラ接合型トランジスタ７４はＱ_2Aと呼ばれることもある。ＪＦＥＴ７０のソースは、バイポーラ接合型トランジスタ７４のベースと、電流源Ｉ_SAに関連する浮遊容量を分離する役割を果たす抵抗器８８とに接続される。抵抗器８８の他方の端部は、電流源Ｉ_SAの第１の端子に接続される。電流源Ｉ_SA の他方の端子は電圧Ｖ_EEに接続される。バイポーラ接合型トランジスタ７４のエミッタは、演算増幅器８４の非反転入力に接続される。電流源Ｉ_EAは、電圧Ｖ_EEとバイポーラ接合型トランジスタ７４のエミッタとの間に接続される。バイポーラ接合型トランジスタ７４のエミッタはまた、ブートストラップキャパシタ９０にも接続される。キャパシタ９０の他方側は、ＪＦＥＴ７０のドレインに接続される。抵抗器８８およびキャパシタは、２つの入力段４２Ａおよび４２Ｂの均衡をとり、これにより、電源阻止およびノイズの特性を向上する。図３の破線は、ＪＦＥＴ４６のドレイン−ゲート容量Ｃ_dgおよびゲート−ソース容量Ｃ_gsと、光検出器４４の容量Ｃ_D1とを示す。回路４２Ｂでは、ＪＦＥＴ４６は電圧フォロワとして用いられる。理想的には、ＪＦＥＴ４６のソースのＡＣ電圧は、ＪＦＥＴ４６のゲートのＡＣ電圧を正確に追従、すなわち、トラッキングする。実際的には、中帯域幅の周波数で、９５％よりも優れたトラッキングが得られる。このＡＣ電圧のトラッキングのため、ＪＦＥＴ４６のゲート−ソース間のＡＣ電位差は大幅に減衰される。これにより、ＪＦＥＴ４６のゲート−ソース間のキャパシタの実質的なＡＣの充放電が防がれる。ここでは、この動作を「ブートストラッピング」と呼ぶ。その結果、キャパシタＣ_gsおよびＣ_D1の、回路動作に対する影響はほとんどなくなるかまたは大幅に低減され、これは本発明の主要な利点の１つである。さらに、バイポーラ接合型トランジスタ４８（Ｑ_2B）は、第２の電圧フォロワとして用いられる。図示した構成では、トランジスタ４８のエミッタは、ＪＦＥＴ４６のソースに接続されるそのベースのＡＣ変調を密にトラッキングする。したがって、トランジスタ４８のエミッタはＪＦＥＴ４６のソースをトラッキングし、このソースはＪＦＥＴ４６のゲートをトラッキングする。トランジスタ４８のエミッタのＡＣ電圧は、キャパシタ５２を介してＪＦＥＴ４６のドレインに接続される。このようにして、ＪＦＥＴ４６のＡＣ電圧もＪＦＥＴ４６のゲートの電圧に密に一致し、これによりキャパシタＣ_dgの実質的なＡＣ充放電が防がれる。その結果、ゲート−ドレイン容量Ｃ_dgの回路動作への影響はほとんどなくなるかまたは大幅に低減される。ＪＦＥＴ４６の動作がドレイン電圧の変動に対して比較的敏感でないため、上述のドレインブートストラッピングは不利益な影響を有さない。回路４２Ｂのトポロジの正味の効果は、入力容量の回路動作への影響を最小にするために、上述のように入力容量をブートストラップすることである。バイポーラ接合型トランジスタ４８および７４を用いることにより、演算増幅器８４を駆動しかつキャパシタ５２および９０をブートストラップするのに適切な低インピーダンスの差動出力が得られる。なお、低ノイズ特性を達成するために、トランジスタ４６、４８、７０および７４と演算増幅器８４とは低ノイズ装置でなければならない。トランスインピーダンスループは、演算増幅器８４と、演算増幅器８４の出力とダイオード４４の陽極との間に並列に接続される抵抗器８２およびキャパシタ８０によって形成されるトランスインピーダンス素子８６とを用いて閉じられる。理想的には、演算増幅器８４の高利得によって、その反転入力および非反転入力の電位が等しくされる。さらに、回路４２Ａおよび４２Ｂが対称であるため、トランジスタ４６（Ｑ_1B）のゲートの電位はトランジスタ７０（Ｑ_1A）のゲートの電位と一致し、これはこの場合接地電位である。さらに、ＪＦＥＴのゲートのインピーダンスが非常に高いことも認識される。したがって、ダイオード４４からＪＦＥＴ４６への電流の流れが妨げられる。ダイオード４４によって発生される光電流は、ほとんど、トランスインピーダンスキャパシタ８０と並列なトランスインピーダンス抵抗器８２によって形成されるトランスインピーダンスネットワーク８６のみを介して流れなければならない。その結果、トランスインピーダンスネットワークを介する電圧降下は、ダイオード４４に入射する光の強度に実質的に比例するであろう。ＪＦＥＴ４６のゲートの電位がほぼゼロであり（基準回路Ａのため）、かつこのゲートがダイオード４４の陽極とトランスインピーダンスネットワーク８６の一方の端部とに接続されるため、電圧降下は、トランスインピーダンスネットワーク８６の他方の端部に接続される演算増幅器８４の出力で直接測定され得る。このようにして、図３の回路４０は、閉ループトランスインピーダンス増幅器を形成する。演算増幅器８４の反転入力と演算増幅器８４の出力との間に直列に接続されるキャパシタ６２および抵抗器６４によって形成されるフィードバック補償ネットワークは、閉ループを安定化するために、高周波数でループに位相進みを引起こす役割を果たす。トランスインピーダンス抵抗器８２と並列なトランスインピーダンスキャパシタ８０は、トランスインピーダンス帯域幅を規定しかつ付加的な位相進みを与える目的を果たす。トランスインピーダンス増幅器回路４０は先行技術と比較していくつかの利点を有する。１．この回路は超低実効入力容量を与える。ダイオード４４は回路内で自然に逆バイアスされ、それによってその固有容量Ｃ_D1を低減する。低ノイズ、低容量、広帯域幅ＪＦＥＴＳＱ_1AおよびＱ_1Bをフォロワとして用いることによって、ゲート−ソース容量およびダイオード容量を実効的な低い値にブートストラップするさらなる利点が得られる。トランジスタＱ_2Bおよびキャパシタ５２によって与えられるＡＣブートストラッピングによって、実効ドレイン−ゲート容量を無視できる値に低減する。このトポロジの結果、数ｐＦの真の入力容量が１ｐＦを下回る実効値に低減され得る。この実効入力容量は、従来のシリコン技術回路よりもほぼ１桁小さいものである。２．トランスインピーダンス増幅器回路４０の差動的に対称なトポロジによって、安定したＤＣ動作および電源ノイズの阻止が得られる。３．高利得、超広帯域演算増幅器Ｕ₁はトランスインピーダンス増幅器回路４０においていくつかの利点を与える。たとえば、演算増幅器Ｕ₁の高い開ループ利得によって線形性および迅速に安定する特性が保証される。演算増幅器Ｕ₁は高い利得−帯域幅の積を有し、これによってトランスインピーダンス帯域幅は、抵抗器８０およびキャパシタ８２を含むＲＣネットワークによってのみ決定されることが可能となる。これは、開ループ利得が単位利得を下回る周波数がトランスインピーダンス帯域幅を十分に上回って起こることを確実にすることによって達成される。トランスインピーダンス増幅器回路４０の他の特徴としては、理想的でない電流源の場合に寄生容量性負荷からＱ_1Bのソースを分離する抵抗器５０が含まれる。抵抗器６４およびキャパシタ６２からなる演算増幅器８４近傍のＲＣネットワークは、開ループ利得における進み−遅れネットワークとして機能し、これによってより強固で迅速に安定する（リンギングのない）閉ループ動作を可能とし、位相マージンを向上させる。トランスインピーダンスシャント容量８０はトランスインピーダンス帯域幅（１０ＭＨｚを上回る値が可能である）を決定するのみならず、開ループ利得において位相の進みを与えるようにも機能する。キャパシタ８０はまた、高周波ノイズをロールオフする。本発明の好ましい実施例で用いられる典型的な値は以下のとおりである。Ｖ_CC＝１０Ｖ−１５ＶＶ_EE＝−５ＶＱ₁ ＝インターフェット（Interfet）ＮＪ１４または等価のものＱ₂ ＝ハリス（Harris）ＨＦＡ３１２７または２Ｎ６６０４Ｕ₁ ＝コムリニア（Comlinear）ＣＬ４２５Ｉ_SA＝Ｉ_SB＝１ｍＡＩ_EA＝Ｉ_EB＝１ｍＡキャパシタ５２および９０＝０．０３９μＦ抵抗器５４および７２＝２ｋΩ 抵抗器５０および８８＝１．５ｋΩ 抵抗器８２および９２＝１５０ｋΩ キャパシタ８０および９４＝０．１５ｐＦ抵抗器６４＝８００Ω キャパシタ６２＝１０ｐＦここで開示した構造および方法は本発明の原理を例示するものである。本発明はその精神または本質的な特徴から逸脱することなく他の特定的な形態で実施することが可能である。説明した実施例はあらゆる点において例示的であり、制限するものではなく例示するものであると考えられたい。特に、図３の本発明の好ましい実施例の説明は特定のタイプのトランジスタに言及しているが、バイポーラ接合型トランジスタおよびＪＦＥＴＳに代えて他のタイプのトランジスタを用いてもよい。利得、帯域幅、バイアス電流、ノイズ、インピーダンスおよび容量の基本的要件が満たされるのであれば、記載した構成要素に代えていかなるトランジスタを用いてもよい。図３の回路を形成するのに用いることができる新しいタイプの真空管が存在する。したがって、本発明の範囲は上述の説明によってではなく添付の請求の範囲によって定義される。クレームの均等物の意味および範囲内にある、ここで記載された実施例に対する変形はすべて本発明の範囲内に包含される。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ヒグビー，ジョン・エイアメリカ合衆国、93065 カリフォルニア州、スィミ・バレー、ラ・パズ・コート、８ (72)発明者タザルテス，ジャッケ・エイアメリカ合衆国、90211 カリフォルニア州、ビバリー・ヒルズ、スウォール・ドライブ、216 (72)発明者フラム，ユエルゲン・ケー・ピーアメリカ合衆国、91356 カリフォルニア州、タルザナ、ウェルズ・ドライブ、 18531 (72)発明者マーク，ジョン・ジーアメリカ合衆国、91108 カリフォルニア州、パサデナ、スィエラ・ボニータ・レーン、1640 【要約の続き】る第２のバッファとして動作する。第２の増幅器回路はまた、第２の電圧フォロワとして構成され、第２のバッファの出力と演算増幅器との間に接続される第４のトランジスタを含む。

Claims

【特許請求の範囲】１．入射光信号を受け、前記光信号の強度を示す電気信号を生成する光学レシーバであって、前記光信号を受け、前記光信号の強度を示す光検出器出力信号を生成する光検出器と、前記光ダイオード出力信号を受けるように接続される超低容量差動入力段と、低ノイズおよび超広帯域幅を有し、前記超低容量差動入力段に接続されてそこからバッファ出力信号を駆動信号として受ける演算増幅器とを含み、前記低ノイズ超広帯域演算増幅器は低ノイズ出力信号を生成する、光学レシーバ。２．前記超低容量差動入力段は、第１の増幅器回路を含み、前記第１の増幅器回路は、前記光検出器に接続される第１のトランジスタを含み、前記第１のトランジスタは、低ノイズ、低容量および単位利得を有する第１の利得バッファとして動作し、前記第１の増幅回路はさらに第１の電圧フォロワとして構成され、前記第１のバッファの出力と前記演算増幅器との間に接続され、バイアスネットワークからの寄生容量性負荷から前記第１のバッファの出力を分離する第２のトランジスタを含み、前記超低容量差動入力段はさらに第２の増幅器回路を含み、前記第２の増幅器回路は、基準電位に接続される入力を有する第３のトランジスタを含み、前記第３のトランジスタは、低ノイズ、低容量および単位利得を有する第２の利得バッファとして動作し、前記第２の増幅器回路はさらに第２の電圧フォロワとして構成され、前記第２のバッファの出力と前記演算増幅器との間に接続される第４のトランジスタを含む、請求項１に記載の光学レシーバ。３．寄生容量性負荷からそれぞれ前記第１および第２のバッファを分離するための、前記第１のバッファの出力に接続される第１の抵抗器と前記第２のバッファの出力に接続される第２の抵抗器とをさらに含む、請求項２に記載の光学レシーバ。４．前記演算増幅器の入力と出力との間に接続され、開ループ利得において進み −遅れネットワークを与えるＲＣネットワークをさらに含む、請求項２に記載の光学レシーバ。５．前記演算増幅器の出力と前記光ダイオードの端子との間に接続され、高いトランスインピーダンス帯域幅を発生し、出力信号における高周波ノイズを低減するトランスインピーダンスネットワークをさらに含む、請求項２に記載の光学レシーバ。６．前記第１のバッファの出力と前記第１の電圧フォロワの出力との間に接続される第１のブートストラッピングキャパシタと、前記第２のバッファの出力と前記第２の電圧フォロワの出力との間に接続される第２のブートストラッピングキャパシタとをさらに含む、請求項２に記載の光学レシーバ。７．前記第１および第３のトランジスタがＪＦＥＴである、請求項２に記載の光学レシーバ。８．前記第１および第３のトランジスタがＭＯＳＦＥＴである、請求項２に記載の光学レシーバ。９．前記第１および第３のトランジスタがバイポーラ接合型トランジスタである、請求項２に記載の光学レシーバ。１０．前記第２および第４のトランジスタがバイポーラ接合型トランジスタである、請求項２に記載の光学レシーバ。１１．前記第２および第４のトランジスタがＭＯＳＦＥＴである、請求項２に記載の光学レシーバ。１２．前記第２および第４のトランジスタがＪＦＥＴである、請求項２に記載の光学レシーバ。１３．前記超低容量差動入力段は、第１の増幅器回路を含み、前記第１の増幅器回路はゲート、ソースおよびドレインを有し、第１のバッファとして動作する第１のＪＦＥＴを含み、前記光検出器は前記第１のＪＦＥＴのゲートとソースとの間に接続され、前記第１の増幅器回路はさらにエミッタ、コレクタおよびベースを有し、第１の電圧フォロワとして動作する第１のバイポーラ接合型トランジスタを含み、前記第１のバイポーラ接合型トランジスタのベースは前記第１のＪＦＥＴのソースと前記光ダイオードとに接続され、前記第１のバイポーラ接合型トランジスタのエミッタは、前記演算増幅器の第１の入力に接続され、前記超低容量差動入力段はさらに第２の増幅器回路を含み、前記第２の増幅器回路はゲート、ソースおよびドレインを有し、基準電圧に接続される第２のバッファとして動作する第２のＪＦＥＴと、エミッタ、コレクタおよびベースを有し、第２の電圧フォロワとして動作する第２のバイポーラ接合型トランジスタとを含み、前記第２のバイポーラ接合型トランジスタのコレクタは前記第１のバイポーラ接合型トランジスタのコレクタに接続され、前記第２のバイポーラ接合型トランジスタのエミッタは前記演算増幅器の第２の入力に接続され、前記第２のＪＦＥＴのソースは前記第２のトランジスタのベースに接続される、請求項１に記載の光学レシーバ。１４．寄生容量性負荷からそれぞれ前記第１および第２のバッファを分離するための、前記第１のバッファの出力に接続される第１の抵抗器と前記第２のバッファの出力に接続される第２の抵抗器とをさらに含む、請求項１３に記載の光学レシーバ。１５．前記演算増幅器の入力と出力との間に接続され、開ループ利得における進み−遅れネットワークを与えるＲＣネットワークをさらに含む、請求項１３に記載の光学レシーバ。１６．前記演算増幅器の出力と前記光ダイオードの陽極との間に接続され、高いトランスインピーダンス帯域幅を発生し、出力信号における高周波ノイズを低減するトランスインピーダンスネットワークをさらに含む、請求項１３に記載の光学レシーバ。１７．前記第１のバッファの出力と前記第１の電圧フォロワの出力との間に接続される第１のブートストラッピングキャパシタと、前記第２のバッファの出力と前記第２の電圧フォロワの出力との間に接続される第２のブートストラッピングキャパシタとをさらに含む、請求項１３に記載の光学レシーバ。１８．入射光信号を受け、前記光信号の強度を示す電気信号を生成するための光学レシーバであって、前記光信号を受け、光信号の強度を示す光検出器出力信号を生成するための光検出器と、前記光検出器にフォロワとして接続され、前記光検出器出力信号を受けるための第１の低ノイズ、広帯域幅、低容量ＪＦＥＴと、エミッタフォロワとして前記第１のＪＦＥＴに接続される第１の低ノイズ、低容量バイポーラ接合型トランジスタと、基準フォロワとして接続される第２の低ノイズ、広帯域幅、低容量ＪＦＥＴと、エミッタフォロワとして前記第２のＪＦＥＴに接続されるように、前記第２のＪＦＥＴに接続される第２の低ノイズ、低容量バイポーラトランジスタと、低ノイズおよび超広帯域を有し、前記バイポーラ接合型トランジスタのエミッタに接続される演算増幅器とを含む、光学レシーバ。１９．入射光信号を受け、前記光信号の強度を示す電気信号を生成するための超低ノイズ光学レシーバを形成する方法であって、前記光信号を受け、前記光信号の強度を示す光検出器出力信号を生成するように光検出器を配置するステップと、前記光ダイオード出力信号を受けるように超低容量差動入力段を形成するステップと、低ノイズおよび超広帯域幅を有する演算増幅器を前記超低容量差動入力段に接続してそこからのバッファ出力信号を駆動信号として受取り、低ノイズ出力信号を生成するステップとを含む、方法。２０．前記超低容量差動入力段を形成する前記ステップは、第１の増幅器回路を形成するステップを含み、前記第１の増幅器回路を形成するステップは、低ノイズ、低容量および単位利得を有する第１のバッファとして第１のトランジスタが動作するように前記第１のトランジスタを前記光検出器に接続するステップと、第１の電圧フォロワとして構成される第２のトランジスタを前記第１のバッファの出力と前記演算増幅器との間に接続して、前記第１のバッファの出力をバイアスネットワークからの寄生容量性負荷から分離するステップとを含み、前記超低容量差動入力段を形成する前記ステップは、第２の増幅器回路を形成するステップを含み、前記第２の増幅器回路を形成するステップは、低ノイズ、低容量および単位利得を有する第２のバッファとして動作する第３のトランジスタを基準電位に接続するステップと、第２の電圧フォロワとして構成される第４のトランジスタを前記第２のバッファの出力と前記演算増幅器との間に接続するステップとを含む、請求項１９に記載の方法。２１．第１の抵抗器を前記第１のバッファの出力に接続するステップと、前記第２のバッファの出力に第２の抵抗器を接続するステップとをさらに含み、それによって寄生容量性負荷からそれぞれ第１および第２のバッファを分離する、請求項２０に記載の方法。２２．前記演算増幅器の入力と出力との間にＲＣネットワークを接続して開ループ利得における進み−遅れネットワークを与えるステップをさらに含む、請求項２０に記載の方法。２３．高いトランスインピーダンス帯域幅を発生し、出力信号における高周波ノイズを低減するために、前記演算増幅器の出力と前記光検出器の端子との間にトランスインピーダンスネットワークを接続するステップをさらに含む、請求項２０に記載の方法。２４．前記第１のバッファの出力と前記第１の電圧フォロワの出力との間に第１のブートストラッピングキャパシタを接続するステップと、前記第２のバッファの出力と前記第２の電圧フォロワの出力との間に第２のブートストラッピングキャパシタを接続するステップとをさらに含む、請求項２０に記載の方法。２５．前記超低容量差動入力段を形成するステップは、第１の増幅器回路を形成するステップを含み、前記第１の増幅器回路を形成するステップは、第１のバッファとして動作するように第１のＪＦＥＴを接続するステップを含み、前記第１のＪＦＥＴは、前記光検出器の端子に接続されるゲートと、前記光検出器の別の端子に接続されるソースと、ドレインとを有し、第１のバッファとして動作する第１のＪＦＥＴを第１のバッファとして動作し、前記第１の増幅器回路を形成するステップはさらに、第１の電圧フォロワとして動作するように第１のバイポーラ接合型トランジスタを接続するステップを含み、前記第１のバイポーラ接合型トランジスタはエミッタ、コレクタおよびベースを有し、前記第１のバイポーラ接合型トランジスタのベースは第１のＪＦＥＴのソースと前記光ダイオードに接続され、前記第１のバイポーラ接合型トランジスタのエミッタは前記演算増幅器の第１の入力に接続され、前記超低容量差動入力段を形成するステップは、第２の増幅器回路を形成するステップを含み、前記第２の増幅器回路を形成するステップはゲート、ソースおよびドレインを有し、基準電圧に接続される第２のバッファとして動作する第２のＪＦＥＴを接続するステップと、エミッタ、コレクタおよびベースを有し、第２の電圧フォロワとして動作する第２のバイポーラ接合型トランジスタを接続するステップとを含み、前記第２のバイポーラ接合型トランジスタのコレクタは前記第１のバイポーラ接合型トランジスタのコレクタに接続され、前記第２のバイポーラ接合型トランジスタのエミッタは前記演算増幅器の第２の入力に接続され、前記第２の増幅器回路を形成するステップはさらに前記第２のＪＦＥＴのソースを前記第２のトランジスタのベースに接続するステップを含む、請求項１９に記載の方法。