JPH0191506A - 低周波電力増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、低周波電力増幅回路に関する。

低周波電力増幅回路における出力トランジスタのＡＳＯ
（安全動作領域）保護回路として、第１図に示すような
回路が、この発明に先立って提案された。この回路は、
初段増幅回路１と、との増幅出力がベースに印加された
増幅トランジスタＱＩＱと、そのコレクタに設けられた
定電流負荷トランジスタＱ＋ｂとで構成されたＡ級電圧
増幅回路と、この電圧増幅出力が入力に印加された準コ
ンプリメンタリＢ級ブツシュゾル出力回路とを含む低周
波電力増幅回路において、上記Ｂ級プッシュプル出力回
路を構成する電源電圧側の出力トランジスタ（ｈｓのＡ
ＳＯを検出して、上記定電流トランジスタＱｓｂを強制
的にオフさせてバイアス電流を遮断する仁と忙より、Ｎ
源電圧側のプッシュプルトランジスタＱｔｎ、　ｅ　Ｑ
ｚｓをオフとする保護動作が行なわれる。すなわち、上
記定ｉ、ｉ＋−ランジスタＱＳ＆は、ダイオード形態の
トランジスタＱ＋ｙとともに電流ミラー回路を構成し、
定電流トランジスタＱＢで形成された定７１！ｉを流す
ものである。

そして、この定電流トランジスタＱ８のベースには、抵
抗恥３と、トランジスタＱらＩＱＱで構成された定電圧
発生回路におけるトランジスタＱｒ１のベース、エミッ
タ間定電圧が印加されておυ、これらのトランジスタＱ
、、Ｑ、を強制的にオフさせるトランジスタＱ、Ｌのオ
ンにより、上記定電流の遮断動作がなされる。このトラ
ンジスタＱ２は、ＡＳＯ検出回路２の出力が入力に印加
されるスイッチ制御回路３によって制御され、ＡＳＯ検
出回路２には、出力トランジスタＱＺ８のコレクタ電流
を電圧信号に変換する抵抗比３りの電圧降下と、トラン
ジスタＱｚ１）のコレクタ、エミッタ間電圧が入力され
、ＡＳＯ検出動作がなされる。

なお、ダイオード（ダイオード形態のトランジスタを含
む、以下同じ）　Ｑｒ５〜（ｈｒは、ダーリントン形態
の駆動トランジスタ（ｈＱ　、Ｑ２ｇ及びインバーチイ
ツトダーリントン形態の駆動トランジスタＱｈｌ　ｙ　
Ｑｈらのクロスオーバ歪低減のだめのバイアス電圧を形
成するものであり、出力端子ＯＵ　Ｔの出力信号は、抵
抗ｎ２ｚ　ｒ　ｎ２ｏの抵抗比によシ、段増幅回路ｌに
負帰還され、電圧利得が設定される。コンデンサＣ（ｏ
）は、文、流接地用のコンデンサであり、直流電圧は１
００チ帰還される。

上記ＡＳＯ保護回路にあっては、保護動作時に次のよう
な問題点があることが、この出願に係る発明者の研究に
よって明らかとされた。

上記トランジスタＱｔのオンによるＡＳＯ保護動作中釦
、トランジスタＱ　Ｉｑ、ＶＣリークｔｌ！ｉが流れる
と、同等のリーク電流がトランジスタＱ）６ＩＣ流れる
ため、このリーク電流がトランジスタＱη。

Ｑ四を通して高電流増幅率の下に増幅されて、出力トラ
ンジスタＱＺＢのコレクタに比較的大きな電流が流れる
。これＫよシ、十分な保護動作が行なえ・なくなるもの
である。

特にモノリシックＩＣ（半導体集積回路）で構成された
低周波電力増幅回路（いわゆるパワーＩＣ）ＶＣあって
は、ｐｎ接合を利用して素子分離がなされるため、上記
リーク電流を零に抑えることが極めて困難であるととも
に、そのバラツキも大きいため、製品歩留を悪化させる
原因となっている。

この発明の目的は、出力トランジスタの破壊を確実に防
止することができる保護回路を備えた低周波電力増幅回
路を提供することにある。

この発明の基本的特徴によれば、ダーリントン形態の駆
動トランジスタと出力トランジスタで構成されたＢ級プ
ッシュプル出力回路の出力トランジスタのベースと基準
電位端子間忙、ＡＳＯ検出信号で制御されるスイッチン
グトランジスタが設けられる。

メ千さ　色 以下、この発明を実施例とともに詳細に説明する。

第２図は、この発明の基本的−実施例を示す回路因であ
る。

この回路は、前記説明したと同様の初段増幅回路ｌと、
この増幅出力がベースに印加された増幅トランジスタＱ
＋ｑと、そのコレクタにバイアス回路を構成するダイオ
ードＱｚ３〜Ｑｚｔを介して設けられた定ｔｉ負荷トラ
ンジスタＱ１６とで構成されたＡ級電圧増幅回路と、と
の電圧増幅出力が入力に印加された準コンプリメンタリ
Ｂ級プッシュプル出力回路とを含む低周波電力増幅回路
における保護回路として、この実施例では、前記同様Ｖ
ＣＢ級プッシュプル出力回路を構成する電源電圧側の出
力トランジスタＱｚｇ、のＡＳＯを検出して、上記定Ｗ
ｉ）ランジスタＱ＋６を強制的にオフさせてバイアス電
流を遮断することにより、電源電圧側のプッシュプルト
ランジスタＱ、２Ｉ７１Ｑ１８をオフとすることの他忙
、上記出力トランジスタＱｈｇのベースと基準電位（Ｏ
ｖ）端子との間に、上記ＡＳＯ検出信号に制御されるス
イッチングトランジスタ（ｈｚが設けられる。

すなわち、上記バイアスＮ？１１ｅの遮断による保護回
路は、前記同様に、上記定に流トランジスタＱ１ゆは、
ダイオード形態のトランジスタＱ’ｌ’ｙとともＶｃ１
！流ミラー回路を構成し、定？ＩＩ流トランジスタＱＡ
で形成された定電流を流すものである。そして、この定
？Ｉ！ｉ）ランジスタＱ８のベースには、抵抗几１．と
、トランジスタＱｂ、Ｑｒで構成された定電圧発生回路
におけるトランジスタＱｒｌのベース、エミッタ間電圧
が印加されており、これらのトランジスタＱｒ１１Ｑ３
のベース、エミッタ間に設けられたトランジスタＱ）Ｚ
のオン忙よシ、上記トランジスタＱｒ＋　、　Ｑｇが強
制的にオフさせられるため、上記定電流の遮断動作がな
される。

上記トランジスタＱ、は、ＡＳＯ検出回路２の出力が入
力に印加されるスイッチ制御回路３Ｖｃよって制御され
る。ＡＳＯ検出回路２には、出力トランジスタＱ１のコ
レクタ１！流を電圧信号に変換する抵抗Ｉｈｑの電圧降
下と、トランジスタＱ？Ｓのコレクタ、エミッタ間電圧
が入力に印加され、ＡＳＯ検出動作がなされる。

そして、上記スイッチングトランジスタ（ｈｔは上記ト
ランジスタＱ２と共通にスイッチ制御回路を通したＡＳ
Ｏ検出信号によって制御されるものである。

この実施例では、トランジスタＱＺのオンによる前記同
様な保護動作中ＶＣ，’）−り１！流があっても、同様
１ｃｍ作するトランジスタＱ１のオンによシトランジス
タＱ−６Ｘを通してαれる増幅されたリーク１！流を吸
い込み、出力トランジスタＱ−ａを完全にオフとするも
のであるため、確実なＡＳＯ保護動作がなされる。した
がって、このトランジスタＱ％の吸い込みｔｉ能力を十
分大きく設定すれば、トランジスタＱＺを省略するもの
であっても、上記同様に確実な保護動作を実現すること
ができる。

なお、この実施例のよりに、二つのトランジスタＱ−Ｌ
−ＱりＬでの保護回路を構成した場合には、サイズの小
さなトランジスタを利用できるとともに保護動作中での
消費電流を小さくできるという利点がある。

また、この実施例では、ＡＳＯ保護動作−Ａｆ、　　ト
ランジスタＱｌｃ、＋Ｑｔゆ及びトランジスタＱｇをオ
フとするとともに、出力トランジスタＱ６が逆バイアス
状態でオフされることによシ、トランジスタＱＣｇのコ
レクタ、エミッタ間耐圧が、ベースを開放した状態（ト
ランジスタＱｚがない場合）Ｋ比べて高耐化されること
に着目し、電源サージ電圧検出回路４でトランジスタＱ
ｚ＊Ｑｉを制御すること釦よシ、電源サージ保護回路と
共用できるという利点も有する。

なお、この実施例では、前記同様に低周波電力増幅回路
における電圧利得を設定するため、出力端子ＯＵＴと、
初段増幅回路ｌの反転入力端子との間に抵抗Ｒ−Ｚｏ　
、　ｒ（、πとコンデンサＣ＼。、で構成された帰還回
路が設けられている。

第３図は、この発明の他の基本的一実施例を示す回路図
である。

この実施例では、前記第１図、又は第２図の実施例で説
明したｌ・ランジスタＱｚＫよるＡＳＯ保護回路を有す
る低周波電力増幅回路において、トランジスタＱ２のオ
ンによるＡＳＯ保護動作中でのトランジスタＱ１ｅに流
れるリーク１！流を防止するため、トランジスタＱ１５
　ｅ　Ｑ＋θの共通接続されたベース、エミッタ間に高
抵抗Ｒ４が設けられる。

この抵抗Ｒ４８の抵抗値は、リークａｍによるその電圧
降下が、トランジスタＱ＋１　＋　Ｑ１０のベース。

エミッタ間しきい値電圧以下となるような高抵抗に設定
される。

したがって、通常の動作状態では、トランジスタＱ８で
形成された定電流は低インピーダンス状態のトランジス
タＱｌ、に流れるため、電流ミラー動作には何らの支障
も生じることはなく、一方、保護動作中での微小なリー
ク電流に対しては、トランジスタＱ＋ｋが高インピーダ
ンスであり、抵抗Ｒ４９によって、これらのトランジス
タＱ＋！ｒ＋　Ｑｒ６のベース、エミッタ曲ｖｌ王がし
きｈ値電圧以下に抑えられるため、トランジスタＱ＋ｔ
からトランジスタ（ｈ７　ｅ　（ｈｌへのリーク電流を
防止することができる。この実施例では、単に抵抗几銘
を付加するものであるので、極めて簡単忙確実なＡＳＯ
保護動作を実現することができる。

なお、よシ確実な保護動作を図るため、第２図の実施例
におけるトランジスタＱｉｔをも付加するものとしても
よい。この場合には、比較的大きなリーク電流に対して
抵抗几外２の挿入によｆｉ）ランジスタＱ＋ｒのリーク
電流が軽減されるため、トランジスタＱＩＬのサイズの
小型化を図ることができる。

第４図には、この発明の具体的一実施例回路が示されて
おシ、同図洗おいて点線で囲まれた部分ＩＣに構成され
る回路素子は、周知の半導体製造方法によって、ｌチッ
プのシリコン基板上に形成され、丸で囲まれた数字は、
端子番号を示すものである。

初段増幅回路工は、入力電圧信号を？Ｉ！流信号に変換
するものであシ、エミッタに定１！流トランジスタＱｈ
ｌと、レベルシフト用のダイオード形態のトランジスタ
Ｑ１１が直列沈設けられ、ベースに２番端子からの入力
信号が印加されたトランジスタＱｔｏと、レベルシフト
トランジスタＱ、＋を介したトランジスタＱ　＋　ｏの
エミッタ出力電圧がベースに印加された増幅トランジス
タＱＩＱ−と、このトランジスタＱＩＩ＋のコレクタに
設けられた定電流負荷トランジスタＱ１３とで構成され
る。　　　　　。

なお、トランジスタＱ１＋のエミッタには、前記利得設
定のための抵抗ＲＩＯと定電流トランジスタＱ９が設け
られておシ、抵抗ＲｚｏとトランジスタＱ９のコレクタ
との接続点は、４番端子を介して交流的接地のためのコ
ンデンサＣＩ。１が設けられる。

また、トランジスタＱ＋、のエミッタは、初段増幅回路
１の反転入力端子として、抵抗Ｒ１，を介して出力直流
電圧が１００係帰還され、抵抗几、ｔとＲｚｏとで分圧
された先覚信号が帰還され、低周波電力増幅回路として
の電圧利得が設定される。

さらに、ツェナーダイオードＺＤと抵抗几Ｓとで形成さ
れた定電圧がトランジスタＱ３のベース。

エミッタを介して、初段増幅回路ｌの電源電圧として使
用される。

また、このトランジスタＱ３のエミッタにおける定電圧
を基準とし、抵抗Ｒ６−とトランジスタＱＱ−のベース
、エミッタ間電圧から抵抗ＩＫにおける電圧降下を差し
引いた低定電圧が、定電流トランジスタＱ１λ、Ｑ１３
のベースに印加されている。

また、上記抵抗几６〜几１等で分圧された抵抗Ｒｑ洗お
ける定電圧がベースに印加されたトランジスタＱｂは、
サーマルシャットダウン用の検出トランジスタを構成す
る。

増幅トランジスタＱ＋＋＋のコレクタ電漉出力侶号け、
増幅トランジスタＱ＋ｆｆのベースに印加される。

このトランジスタＱ１８は、トランジスタＱ＋ｑとダー
リントン形態に接続され、Ａ！［圧増幅回路の増幅トラ
ンジスタを構成する。この増幅トランジスタの入出力間
、言い換えれば、トランジスタＱ＋ｗのベースと、トラ
ンジスタＱ１９のコレクタ間には、位相補償用のコンデ
ンサｃ１が設けられている。そして、トランジスタＱ＋
ｑのコレクタには、バイアス回路を構成するダイオード
形態のトランジスタＱ　２．ｏを介して、前記同様の定
ＴｒＬＦｔ負荷トランジスタＱ＋ｇが設けられ、トラン
ジスタＱ＋８のコレクタは、この負荷トランジスタＱ＋
ｔのコレクタに接続される。

上記定電流負荷トランジスタＱ＋６は、ダイオード形態
のトランジスタＱＣｓとともに電流ミラー回路を構成し
、定電流トランジスタＱｓで形成された定電流が入力電
流としてトランジスタＱ＋ＨＫ流れる。この定！ｉ）ラ
ンジスタＱ８のベースには、前記同様の抵抗ＲＩ９と直
列に接続された抵抗几、１゜几１１とトランジスタＱｑ
、ＱＧで構成された定電圧発生回路におけるトランジス
タＱ、のベース、エミッタ間定電圧１ｃ基づいて直列抵
抗ｎ＋５　ｖ　Ｒ＋６で形成された定電圧が、抵抗ＲＩ
ｒＩを介して印加される。

このＡＲ？Ｉ！圧増幅回路のトランジスタＱ１□のコレ
クタ出力°電圧は、発振防止のための抵抗ｒＬ２＋を介
して、負の半波出力を形成するインパーティッドダーリ
ント形態の駆動トランジスタＱｚ＋のベースに印加され
、そのコレクタ出力で出力トランジスタＱ！ｔが駆動さ
れる。

一方、レベルシフト用トランジスタＱ−ＩＤを介したト
ランジスタＱ〜へのコレクタ出力電圧は、正の半波出力
を形成するダーリントン形態の駆動トランジスタＱｂ１
１のベースに、上記同様の発振防止用抵抗Ｒμｓを介し
て印加され、そのエミッタ出力で出力トランジスタＱ８
が駆動される。

そして、上記トランジスタＱｈｓのエミッタには抵抗ｎ
ｚと、トランジスタＱ１のベース、エミッタ及び抵抗Ｒ
−７Ａを介してバイアス回路の一端に接続される。この
バイアス回路は、ベース、エミッタ間に抵抗Ｒ物が設け
られ、ベース、コレクタ間にダイオード（ダイオード形
態のトランジスタを含む）Ｑ％、Ｑ２５が設けられた定
電圧回路で構成され、他端は出力端子に接続される。こ
の出力端子には、出力トランジスタＱ？Ｓのエミッタと
出力トランジスタＱ７ｂのコレクタとが共通に接続され
て、６番端子から出力信号を得る。

上記バイアス回路を構成するトランジスタＱηのコレク
タ接続点には、上記トランジスタＪｑ＋Ｑ＼りとともに
電流ミラー回路を構成する定１！流トランジスタＱ　＋
ｎ、からのバイアス電流が供給される。

また、トランジスタＱｔｔのコレクタは、プートストラ
ップ電源電圧である７番端子に接続される、このプート
ストラップ電源電圧は、電流ミラー回路を構成するトラ
ンジスタＱＬ９〜Ｑｓｒｓ及び駆動トランジスタＱ−ｆ
Ｘの電源電圧として用いられる。

なお、この実施例では、過入力信号時での１！源クリ 電圧側のクリップ波形をソフ）ｌツブ波形とするため、
駆動トランジスタＱｚのエミッタと、Ａ級電圧増幅回路
の入力であるトランジスタＱ＜ｓのベース間釦、トラン
ジスタＱ−ｚｑが設けられる。

このトランジスタＱ−ｇのベースには、抵抗Ｒ１、〜几
ｔ）等で分圧された所定の電圧が印加され、この電圧を
越える駆動トランジスタＱ１のエミッタ電圧によってオ
ンしｓ　Ａ［を圧増幅回路の利得を下げること忙より、
出力波形をソフトクリップ状として、高周波の発生を防
止している。

ＡＳＯ検出回路２は、正の半波出力を形成する出力トラ
ンジスタＱ、のコレクタに設けられたコレクタ電流を電
圧信号に変換する抵抗Ｒ１”ｔの両端の電圧がそれぞれ
エミッタに印加され、ベースが共通接続されたトランジ
スタＱｖ−（ｈｔと、一方のトランジスタＱｑｔのコレ
クタに設けられた定電流トランジスタリカと、他方のト
ランジスタＱｙの共通接続されたベース、コレクタと、
出力端子との間忙設けられた抵抗几３もとで構成される
。

この回路では、トランジスタＱ３＼のコレクタ電流は、
トランジスタＱｗ　＋　Ｑｑ、のエミッタ電圧差、換言
すれば、トランジスタＱＳのコレクタ電流とトランジス
タＱ悔のコレクタ、エミッタ間電圧とのｆＲＩＣ比例し
た１！流が流れるものであり、トランジスタＱηで形成
されたＡＳＯ検出基準電流を越えるとき、スイッチ制御
回路３を起動する。

スイッチ制御回路３け、差動トランジスタＱ男。

（ｈ＆を利用したシュミット回路が用いられる。

すなわち、抵抗几１１〜几、３等で分圧された電源電圧
がベースに印加されたトランジスタＱｑｂのエミッタ電
圧が、さらに、抵抗Ｒ翌ｅ　Ｒ４Ｎ、＊　Ｒ４２等で分
圧されて、一方の差動トランジスタＱ−５１のベースに
印加されている。

そして、他方の差動トランジスタＱｉｓのベースは、一
方の差動トランジスタＱｖｌのコレクタに接続されてい
る。また、このトランジスタＱ−４３のコレクタ忙は、
マルチコレクタ構造のトランジスタＱ９Ｑと、トランジ
スタＱ％とで構成された電流ミラー回路が抵抗Ｒ，％４
を介して設けられ、トランジＸ　Ｉ　Ｑ労のコレクタ電
流が入力側であるトランジスタＱｚのベース忙帰還され
ている。

したがって、ＡＳＯ内での出力トランジスタＱｓの動作
に対しては、トランジスタＱ％のベースと基準電圧との
間に設けられ、ＡＳＯ検出ＴｒＬ＆で制御されるトラン
ジスタＱ−％がオフするため、トランジスタＱ％、Ｑ男
がオンし、トランジスタＱ、＠がオフ状態てシュミット
回路は安定している。

そして、ＡＳＯ検出電流がトランジスタＱ％のベースに
流れると、トランジスタＱ％がオンして上記シュミット
回路を反転させる。したがってトランジスタＱ９ｇがオ
ンして、トランジスタＱ％をオンさせるため、そのコレ
クタ電流によって、前記同様に定電流トランジスタＱＳ
をオフさせるところのトランジスタＱ２がオンとなると
とも釦、出力トランジスタＱ？ｇを逆バイアスさせると
ころのトランジスタＱηがオンして、ＡＳＯの保護動作
がなされる。

なお、ＡＳＯ保護動作の解除は、トランジスタＱ％から
、１番端子に接続されたコンデンサＣ８゜。

へのチャージアップ時間を待って行なわれる。また、電
源波式時では、コンデンサＣ１゜０のチャージアップ時
間だけシュミット回路は反転し、トランジスタＱ９Ｑの
一つのコレクタ出力により、初段増幅回路１０反転入力
をハイレベルとして、バイアス系が不安定状態での出力
中点電圧がｎ常に立ち上るのを防止している。

なお、トランジスタＱ、によってダイオード形態とされ
たトランジスタＱ４−と抵抗ｌＮ４ｒ１は、定電圧発生
回路を構成し、トランジスタＱ＋１におけるベース、エ
ミッタ間定電圧が、ＡＳＯ検出定ＮＲを形成するトラン
ジスタＱηのベースに印加されている。

電源サージ電圧検出回路４は、ベースにツェナーダイオ
ードＺＤで形成された定電圧が印加され、エミッタに電
源電圧Ｖｃｃが抵抗Ｒ１を几λで分圧された電圧が印加
されたトランジスタＱ１で構成され、疵抗几３での検出
電圧が上記保護トランジスタＱα、　Ｑ３□ベースに共
通に印加され、サージ保護動作がなされる。

また、サーマルシャットダウン検出トランジスタＱ５は
、温度上昇によるベース、エミッタ間しきい値電圧の低
下−よってオンし、定電覧トランジスタＱＢをオンさせ
ることによシ、出力トランジスタの熱破壊を防止する。

さらに、この実施例では、Ａ８０保護、サージ保護動作
中でのトランジスタＱ＋５＃　Ｑ＋６’のリーク電流を
軽減するための前記同様な抵抗比的が設けられている。

この抵抗几４Ｂは、トランジスタＱ＋ｓ〜Ｑ＋ｒｒのベ
ース、エミッタ間を抵抗短路するものであるので、サー
ジ保護のためのトランジスタＱ＋５〜Ｑｌ’７の耐圧向
上に寄与するものである。

なお、８番端子は、電源電圧Ｖｃｃが印加され、７番喘
子と、出力端子である６番端子との間にはフ゛−トスト
ラップコンデンサＣ＋ｏｚが設けられている。コンデン
サＣ１゜３は、出力コンデンサであり、コンデンサＣ１
ｏｔ）は、電源リップル除去用のコンデンサである。

この実施例回路のように、モノリシックＩＣで構成され
た低周波電力増幅回路では、前述のように、ＡＳＯ又は
サージ保護動作中でのリーク？′！流が生じ易いため、
この発明の適用によって確実な保護動作を実現すること
ができる。

この発明は、前記実施例に限定されず、低周波電力増幅
回路を構成する初段増幅回路、Ａ級電圧増幅回路及びＢ
級プッシュプル出力回路、並びＫこれらの付属的回路は
、前述のような各機能を有するものであれば、種々の回
路変形を行なうことができる。

【図面の簡単な説明】

第１図は、この発明に先立って提案された低周波電力増
幅回路の一例を示す回路図、第２図、第３図は、それぞ
れこの発明の基本的一実施例を示す回路図、第４図は、
この発明の具体的一実施例を示す回路図である。 ｌ・・・初段増幅回路、２・・・ＡＳＯ検出回路、３・
・・ス第　　１　　図 第　２　図 第　３　図

Claims (1)

1. 【特許請求の範囲】 １、ダーリントン形態の駆動トランジスタと出力トラン
   ジスタで構成されたＢ級プッシュプル出力回路を含む低
   周波電力増幅回路において、出力トランジスタのベース
   と基準電位端子間に、出力トランジスタのＡＳＯ検出信
   号により制御されるスイッチングトランジスタを設けた
   ことを特徴とする低周波電力増幅回路。 ２、ＡＳＯ検出信号は、駆動トランジスタのベース側に
   設けられ、Ａ級電圧増幅回路の負荷を構成する定電流ト
   ランジスタをオフするためにも用いられるものであるこ
   とを特徴とする特許請求の範囲第１項記載の低周波電力
   増幅回路。 ３、ＡＳＯ検出信号線は、サージ電圧検出信号線と共用
   されるものであることを特徴とする特許請求の範囲第２
   項記載の低周波電力増幅回路。