CN105024661A - 硅基低漏电流悬臂梁栅mos管乙类推挽功率放大器 - Google Patents
硅基低漏电流悬臂梁栅mos管乙类推挽功率放大器 Download PDFInfo
- Publication number
- CN105024661A CN105024661A CN201510379387.0A CN201510379387A CN105024661A CN 105024661 A CN105024661 A CN 105024661A CN 201510379387 A CN201510379387 A CN 201510379387A CN 105024661 A CN105024661 A CN 105024661A
- Authority
- CN
- China
- Prior art keywords
- cantilever beam
- beam grid
- nmos tube
- oxide
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 10
- 229910052710 silicon Inorganic materials 0.000 title abstract description 10
- 239000010703 silicon Substances 0.000 title abstract description 10
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 4
- 150000004706 metal oxides Chemical class 0.000 title abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000006880 cross-coupling reaction Methods 0.000 abstract description 2
- 238000004873 anchoring Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 108010085603 SFLLRNPND Proteins 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明的硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器包括三个悬臂梁栅NMOS管，一个悬臂梁栅PMOS管，恒流源和LC回路构成。三个悬臂梁栅NMOS区别仅在于它们的悬臂梁栅的形状不同，第一悬臂梁栅NMOS管(1)的悬臂梁栅为宽梁，第二悬臂梁栅NMOS管(15)，第三悬臂梁栅NMOS管(16)的悬臂梁栅为窄梁。该功率放大器的悬臂梁栅MOS管是制作在Si衬底上，其栅极是依靠锚区的支撑悬浮在栅氧化层上方的，形成悬臂梁结构。该交叉耦合的悬臂梁栅MOS管能够提供负阻给LC回路，从而补偿LC回路中电感的寄生电阻，从而提高本发明的乙类推挽功放输出端LC回路的品质因素。
Description
技术领域
本发明提出了硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器，属于微电子机械系统的技术领域。
背景技术
随着电子技术的发展，人们在某些电子系统中需要输出较大的功率，例如在家用音响系统往往需要把声频信号的功率提高到几瓦到几十瓦。在一般的多级放大电路中，除了有电压放大电路，也需要一个向负载提供功率的放大电路。功率放大电路分为甲类，乙类等。甲类放大电路中，电源持续不断的给负载输送功率，信号越大，输送给负载的功率越多，即使在理想状态下，甲类功放的效率最高也只能达到50％，其中静态电流是造成甲类功放效率不高的主要因素。而乙类功率放大器把静态工作点向下移动，使信号等于零时电源输出功率也等于零，这样电源供给功率以及管耗都随着输出功率的大小而变，提高了效率。随着集成电路的发展，芯片的规模变得很大，人们对于芯片的功耗越来越重视。太高的功耗会对芯片的散热材料提出更高的要求，还会使芯片的性能受到影响。所以对于功率放大器的低功耗的设计在集成电路的设计中显得越来越重要。
本发明即是基于Si工艺设计了一种具有极低的栅极漏电流的悬臂梁栅MOS管乙类推挽功率放大器，采用可动栅极的结构，可以有效的减少栅极漏电流从而降低该乙类推挽功率放大器的功耗。
发明内容
技术问题:本发明的目的是提供一种硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器，传统的乙类推挽功率放大器在输入交流信号时，N型MOS管和P型MOS管轮流导通成推挽式电路，传统MOS管由于栅极氧化层很薄，栅极和衬底之间场强很大，会有一定的栅极漏电流。在集成电路中，由于存在这样的漏电流会增加乙类推挽功率放大器的工作功耗。在本发明中可以使栅极漏电流得到有效的降低，同时该乙类功率放大器输出端LC回路并联了具有负阻特性的交叉耦合的悬臂梁栅MOS对管，能够补偿LC回路中电感的寄生电阻，从而提高本发明的乙类推挽功率放大器输出端LC回路的品质因素。
技术方案：本发明的一种硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器由第一悬臂梁栅NMOS管、第二悬臂梁栅NMOS管、第三悬臂梁栅NMOS管、悬臂梁栅PMOS管、恒流源和LC回路构成，该功率放大器中的悬臂梁栅MOS管是制作在P型Si衬底上，其输入引线都是利用多晶硅制作，悬臂梁栅MOS管的栅极是依靠锚区的支撑悬浮在栅氧化层上方的，形成悬臂梁栅，悬臂梁栅由Al制作,悬臂梁栅的锚区制作在栅氧化层上，悬臂梁栅下方设计有下拉电极板，第一悬臂梁栅NMOS管的下拉电极板通过高频扼流圈与电源-V2相连，第二悬臂梁栅PMOS管的下拉电极板通过高频扼流圈与电源+V2相连，第二悬臂梁栅NMOS管和第三悬臂梁栅NMOS管的下拉电极板接地，第一悬臂梁栅NMOS管的漏极通过高频扼流圈接+V1，悬臂梁栅PMOS管的漏极通过高频扼流圈接-V1，第一悬臂梁栅NMOS管和悬臂梁栅PMOS管的悬臂梁栅通过引线连在一起作为该乙类推挽式功率放大器的输入端vi，第一悬臂梁栅NMOS管的源极与悬臂梁栅PMOS管的源极连在一起作为输出端vo，输出端通过一个隔直流电容与LC回路，交叉耦合的第二悬臂梁栅MOS管和第三悬臂梁栅MOS管相连，LC回路一端与第三悬臂梁栅NMOS管的漏极相连，第三悬臂梁栅NMOS管的漏极通过引线和锚区与第二悬臂梁栅NMOS管的悬臂梁栅连在一起并通过高频扼流圈与+V3相连，LC回路的另一端与第二悬臂梁栅NMOS管的漏极相连，第二悬臂梁栅NMOS管的漏极通过引线和锚区和第三悬臂梁栅NMOS管的悬臂梁栅连载一起并通过高频扼流圈与+V3相连，第二悬臂梁栅NMOS管的源极和第三悬臂梁栅NMOS管的源极连在一起并与恒流源相连，恒流源的另一端接地，第二悬臂梁栅MOS管和第三悬臂梁栅MOS管与悬臂梁栅NMOS管这三个悬臂梁栅NMOS管区别仅在于它们的悬臂梁栅的形状不同，第一悬臂梁栅NMOS管的悬臂梁栅为宽梁，第二悬臂梁栅MOS管和第三悬臂梁栅MOS管的悬臂梁栅为窄梁。
根据权利要求1所述的硅基低漏电流悬臂梁栅MOS管高品质因素乙类推挽功率放大器，其特征在于所用的悬臂梁栅MOS的栅极并不是直接紧贴在氧化层上方，而是依靠锚区的支撑悬浮在氧化层上，形成悬臂梁结构，设计第一悬臂梁栅NMOS管和悬臂梁栅PMOS管的阈值电压VT的绝对值相等并且│VT│<│VA│，同时设计第一悬臂梁栅NMOS管和悬臂梁栅PMOS管2的悬臂梁下拉电压的绝对值为Vpullin,│VA-V2│<Vpullin<│VA+V2│,VA是输入信号vi的幅值,设计悬臂梁栅NMOS管1的悬臂梁栅6为宽梁，第二悬臂梁栅MOS管和第三悬臂梁栅MOS管的悬臂梁栅6为窄梁，该乙类推挽功率放大器工作时，将交流信号通过锚区加载到第一悬臂梁栅MOS管1和悬臂梁栅PMOS管2的悬臂梁开关之间，当输入信号处于正半周期时，第一悬臂梁栅MOS管1的悬臂梁与其下拉电极板之间电压为│VA+V2│，大于悬臂梁下拉电压为Vpullin，所以第一悬臂梁栅MOS管1的悬臂梁下拉与第一悬臂梁栅MOS管的栅氧化层贴紧，此时加载在栅极上的电压VA大于阈值电压VT，第一悬臂梁栅MOS管导通，而悬臂梁栅PMOS管2的悬臂梁与其下拉电极板之间电压为│VA-V2│，小于悬臂梁下拉电压为Vpullin，所以悬臂梁栅PMOS管2的悬臂梁是悬浮在栅氧化层上方，栅极氧化层中的场强比较小，因此悬臂梁栅PMOS管2关断，当输入信号处于负半周期时情况则相反，这样就使该乙类推挽功率放大器中的第一悬臂梁栅MOS管和悬臂梁栅PMOS管2随着输入信号的变化处于交替导通与关断，第一悬臂梁栅MOS管1和悬臂梁栅PMOS管2的关断意味着其悬臂梁栅MOS管的悬臂梁是悬浮在栅氧化层上方，栅极氧化层中的场强比较小，大大降低了栅极漏电流，从而降低了电路的功耗，该乙类功率放大器输出端接LC回路和交叉耦合的悬臂梁栅MOS对管，交叉耦合的悬臂梁栅MOS对管由第二悬臂梁栅MOS管和第三悬臂梁栅MOS管组成，设计第二悬臂梁栅MOS管和第三悬臂梁栅MOS管的阈值电压VT相等，同时设计第二悬臂梁栅MOS管和第三悬臂梁栅MOS管的阈值电压VT与它的悬臂梁下拉电压Vpullin相等，当第二悬臂梁栅MOS管和第三悬臂梁栅MOS管的悬臂梁与下拉电极板间的电压大于阈值电压VT的绝对值，所以悬臂梁被下拉到栅氧化层上，所以第二悬臂梁栅MOS管和第三悬臂梁栅MOS管导通，当第二悬臂梁栅MOS管和第三悬臂梁栅MOS管的悬臂梁和下拉电极板之间的电压小于阈值电压VT，悬臂梁是悬浮在栅氧化层上方，处于截止，该交叉耦合的悬臂梁栅MOS管对管在稳定工作时，第二悬臂梁栅MOS管和第三悬臂梁栅MOS管交替导通与关断，当悬臂梁栅MOS管关断，悬臂梁处于悬浮状态，也就没有栅极漏电流，从而降低了电路的功耗，该交叉耦合的第二悬臂梁栅MOS管和第三悬臂梁栅MOS管能够提供负阻给LC回路，从而补偿LC回路中电感的寄生电阻，从而提高该乙类推挽功放输出端LC回路的品质因素。
有益效果：本发明的硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器工作时悬臂梁栅NMOS管和悬臂梁栅PMOS管交替导通与关断。悬臂梁栅MOS管关断时悬臂梁栅是悬浮的，栅极氧化层中的场强比较小，因此该悬臂梁栅MOS管乙类推挽功率放大器的栅极漏电流大大减小。该乙类推挽放大器输出端的LC回路并联了具有负阻特性的交叉耦合的悬臂梁栅MOS对管，能够提供负阻给LC回路，从而补偿LC回路中电感的寄生电阻，从而提高本发明的乙类推挽功率放大器输出端LC回路的品质因素，该交叉耦合的悬臂梁栅MOS对管工作时两个悬臂梁栅MOS管也是交替导通与关断，当悬臂梁栅MOS管关断时，悬臂梁栅是悬浮的，栅极氧化层中的场强比较小，栅极漏电流也大大减小。从而使得本发明中的硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器的功耗得到有效的降低。
附图说明
图1为本发明硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器的俯视图，
图2为图1硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器的P-P’向的剖面图，
图3为图1硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器的A-A’向的剖面图，
图4为图1硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器的B-B’向的剖面图，
图5为硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器原理图和备注表格。
图中包括：第一悬臂梁栅NMOS管1，悬臂梁栅PMOS管2，P型Si衬底3，输入引线4，栅氧化层5，悬臂梁栅6，锚区7，下拉电极板8，通孔9，引线10，NMOS管有源区漏极11，NMOS管有源区源极12，N阱13，恒流源14，第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16，PMOS管有源区源极17，PMOS管有源区漏极18。
具体实施方式
本发明的硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器由悬臂梁栅NMOS管1，悬臂梁栅NMOS管15，悬臂梁栅NMOS管16和悬臂梁栅PMOS管2构成，悬臂梁栅MOS管是制作在P型Si衬底3制作，其输入引线4是利用多晶硅制作。本发明中的NMOS和PMOS的栅极是悬浮在栅氧化层5的上方，形成悬臂梁栅6，悬臂梁栅6由Al制作。悬臂梁栅6的两个锚区7制作在栅氧化层5上。锚区材料为多晶硅。悬臂梁下方设有下拉电极板8，下拉电极板8被二氧化硅层包裹，第一悬臂梁栅的NMOS管的下拉电极接电源-V2，悬臂梁栅的PMOS管的下拉电极接电源+V2，悬臂梁栅的NMOS管的漏极接电源+V1,悬臂梁栅的PMOS管的漏极接电源-V1,第一悬臂梁栅的NMOS管的栅极和悬臂梁栅的PMOS管的栅极接在一起作为输入端，第一悬臂梁栅的NMOS管的源极和悬臂梁栅的PMOS的源极接在一起作为输出端。
该乙类功率放大器输出端接LC回路和交叉耦合的悬臂梁栅MOS对管，交叉耦合的悬臂梁栅MOS对管由第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16组成，第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16都是制作在Si衬底上，其输入引线是利用多晶硅制作,其栅极不是附在氧化层上的多晶硅而是一个悬浮在氧化层的上方的悬臂梁，交流信号加载在悬臂梁上，悬臂梁由Al制作。悬臂梁下方设有下拉电极板，下拉电极由氧化硅材料覆盖，第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16的下拉电极接地，两个悬臂梁栅NMOS管形成交叉耦合结构，LC回路接在两个悬臂梁栅NMOS管的漏极之间。
设计第一悬臂梁栅NMOS管1和悬臂梁栅PMOS管2的阈值电压VT的绝对值相等并且│VT│<│VA│，同时设计第一悬臂梁栅MOS管和悬臂梁栅PMOS管2的悬臂梁下拉电压的绝对值为Vpullin,│VA-V2│<Vpullin<│VA+V2│,VA是Vi的幅值。该乙类推挽功率放大器工作时，将交流信号通过锚区加载到第一悬臂梁栅MOS管和悬臂梁栅PMOS管的悬臂梁开关之间，当输入信号处于正半周期时，第一悬臂梁栅MOS管的悬臂梁与其下拉电极板之间电压为│VA+V2│，大于悬臂梁下拉电压为Vpullin，所以第一悬臂梁栅MOS管的悬臂梁下拉与第一悬臂梁栅MOS管的栅氧化层贴紧，此时加载在栅极上的电压VA大于阈值电压VT，第一悬臂梁栅NMOS管1导通，而悬臂梁栅PMOS管2的悬臂梁与其下拉电极板之间电压为│VA-V2│，小于悬臂梁下拉电压为Vpullin，所以悬臂梁栅PMOS管2的悬臂梁是悬浮在栅氧化层上方，栅极氧化层中的场强比较小，因此悬臂梁栅PMOS管2关断，当输入信号处于负半周期时情况则相反，这样就使该乙类推挽功率放大器中的第一悬臂梁栅MOS管1和悬臂梁栅PMOS管2随着输入信号的变化处于交替导通与关断，第一悬臂梁栅MOS管1和悬臂梁栅PMOS管2的关断意味着其悬臂梁栅MOS管的悬臂梁是悬浮在栅氧化层上方，栅极氧化层中的场强比较小，大大降低了栅极漏电流，从而降低了电路的功耗。
该乙类功率放大器输出端接LC回路和交叉耦合的悬臂梁栅MOS对管，交叉耦合的悬臂梁栅MOS对管由第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16组成，设计第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16的阈值电压相等，同时设计第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16的阈值电压与它的悬臂梁下拉电压相等，当第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16的悬臂梁与下拉电极板间的电压大于阈值电压的绝对值，所以悬臂梁被下拉到栅氧化层上，所以第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16导通，当第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16的悬臂梁和下拉电极板之间的电压小于阈值电压，悬臂梁是悬浮在栅氧化层上方，处于截止，该交叉耦合的悬臂梁栅MOS管对管在稳定工作时，第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16交替导通与关断，当悬臂梁栅MOS管关断，悬臂梁处于悬浮状态，也就没有栅极漏电流，从而降低了电路的功耗。该交叉耦合的第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16能够提供负阻给LC回路，从而补偿LC回路中电感的寄生电阻，从而提高本发明的乙类推挽功放输出端LC回路的品质因素。
硅基悬臂梁栅MOS管高品质因素乙类推挽功率放大器的制备方法包括以下几个步骤：
1)准备P型Si衬底3；
2)初始氧化，生长SiO2层，作为掺杂的屏蔽层；
3)光刻SiO2层，刻出N阱9注入孔；
4)N阱9注入，在氮气环境下退火；退火完成后，在高温下进行杂质再分布，形成N阱9；
5)去除硅表面的全部氧化层；
6)底氧生长。通过热氧化在平整的硅表面生长一层均匀的氧化层，作为缓冲层。
7)沉积氮化硅，然后光刻和刻蚀氮化硅层，保留有源区的氮化硅，场区的氮化硅去除；
8)场氧化。对硅片进行高温热氧化，在场区生长了所需的厚氧化层；
9)去除氮化硅和底氧层，采用干法刻蚀技术将硅片表面的的氮化硅和底氧全部去除。
10)在硅片上涂覆一层光刻胶，光刻和刻蚀光刻胶，去除需要制作下拉电极板8位置的光刻胶。然后淀积一层Al，去除光刻胶以及光刻胶上的Al，形成下拉电极板；
11)进行栅氧化。形成一层高质量的氧化层；
12)离子注入，调整PMOS的阈值电压；
13)离子注入，调整NMOS的阈值电压；
14)利用CVD技术沉积多晶硅，光刻栅图形和多晶硅引线图形，通过干法刻蚀技术刻蚀多晶硅，保留输入引线4和悬臂梁栅6的锚区7位置的多晶硅。
15)通过旋涂方式形成PMGI牺牲层，然后光刻牺牲层，仅保留悬臂梁栅6下方的牺牲层；
16)蒸发生长Al；
17)涂覆光刻胶，保留悬臂梁栅6上方的光刻胶；
18)反刻Al，形成悬臂梁栅6；
19)涂覆光刻胶，光刻并刻蚀出硼的注入孔，注入硼，形成PMOS管的有源区10；
20)涂覆光刻胶，光刻并刻蚀出磷的注入孔，注入磷，形成NMOS管的有源区11；
21)制作通孔12和引线13；
22)释放PMGI牺牲层，形成悬浮的悬臂梁栅6；
本发明与现有技术的区别在于：
本发明中硅基悬臂梁栅MOS管高品质因素乙类推挽功率放大器与传统的乙类推挽功率放大器最大的区别在于所用的悬臂梁栅MOSFET的栅极并不是直接紧贴在氧化层上方，而是依靠锚区的支撑悬浮在氧化层上，形成悬臂梁结构。本发明中的乙类推挽功率放大器由第一悬臂梁栅NMOS管1,悬臂梁栅PMOS管2，第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS16，LC回路构成。设计第一悬臂梁栅NMOS管1和悬臂梁栅PMOS管2的阈值电压VT的绝对值相等并且│VT│<│VA│，同时设计第一悬臂梁栅MOS管1和悬臂梁栅PMOS管2的悬臂梁下拉电压的绝对值为Vpullin,│VA-V2│<Vpullin<│VA+V2│,VA是Vi的幅值。该乙类推挽功率放大器工作时，将交流信号通过锚区加载到第一悬臂梁栅MOS管1和悬臂梁栅PMOS管2的悬臂梁开关之间，当输入信号处于正半周期时，第一悬臂梁栅MOS管1的悬臂梁与其下拉电极板之间电压为│VA+V2│，大于悬臂梁下拉电压为Vpullin，所以第一悬臂梁栅MOS管1的悬臂梁下拉与第一悬臂梁栅MOS管1的栅氧化层贴紧，此时加载在栅极上的电压VA大于阈值电压VT，第一悬臂梁栅MOS管1导通，而悬臂梁栅PMOS管2的悬臂梁与其下拉电极板之间电压为│VA-V2│，小于悬臂梁下拉电压为Vpullin，所以悬臂梁栅PMOS管2的悬臂梁是悬浮在栅氧化层上方，栅极氧化层中的场强比较小，因此悬臂梁栅PMOS管2关断，当输入信号处于负半周期时情况则相反，这样就使该乙类推挽功率放大器中的第一悬臂梁栅MOS管1和悬臂梁栅PMOS管2随着输入信号的变化处于交替导通与关断，第一悬臂梁栅MOS管1和悬臂梁栅PMOS管2的关断意味着其悬臂梁栅MOS管的悬臂梁是悬浮在栅氧化层上方，大大降低了栅极漏电流，从而降低了电路的功耗。
该乙类功率放大器输出端接LC回路和交叉耦合的悬臂梁栅MOS对管，交叉耦合的悬臂梁栅MOS对管由第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16组成，设计第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16的阈值电压相等，同时设计第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16的阈值电压与它的悬臂梁下拉电压相等，当第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16的悬臂梁与下拉电极板间的电压大于阈值电压的绝对值，所以悬臂梁被下拉到栅氧化层上，所以第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16导通，当第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16的悬臂梁和下拉电极板之间的电压小于阈值电压，悬臂梁是悬浮在栅氧化层上方，处于截止，该交叉耦合的悬臂梁栅MOS管对管在稳定工作时，第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16交替导通与关断，当悬臂梁栅MOS管关断，悬臂梁处于悬浮状态，也就没有栅极漏电流，从而降低了电路的功耗。该交叉耦合的第二悬臂梁栅NMOS管15，第三悬臂梁栅NMOS管16能够提供负阻给LC回路，从而补偿LC回路中电感的寄生电阻，从而提高本发明的乙类推挽功放输出端LC回路的品质因素。
满足以上条件的结构即视为本发明的硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器。
Claims (1)
1.一种硅基低漏电流悬臂梁栅MOS管乙类推挽功率放大器，其特征是该放大器由第一悬臂梁栅NMOS管(1)、第二悬臂梁栅NMOS管(15)、第三悬臂梁栅NMOS管(16)、悬臂梁栅PMOS管(2)、恒流源(14)和LC回路构成，该功率放大器中的悬臂梁栅MOS管是制作在P型Si衬底(3)上，其输入引线(4)都是利用多晶硅制作，悬臂梁栅MOS管的栅极是依靠锚区(7)的支撑悬浮在栅氧化层(5)上方的，形成悬臂梁栅(6)，悬臂梁栅(6)由Al制作,悬臂梁栅(6)的锚区(7)制作在栅氧化层(5)上，悬臂梁栅(6)下方设计有下拉电极板(8)，第一悬臂梁栅NMOS管(1)的下拉电极板(8)通过高频扼流圈与电源-V2相连，第二悬臂梁栅PMOS管(2)的下拉电极板(8)通过高频扼流圈与电源+V2相连，第二悬臂梁栅NMOS管(15)和第三悬臂梁栅NMOS管(16)的下拉电极板(8)接地，第一悬臂梁栅NMOS管(1)的漏极(11)通过高频扼流圈接+V1，悬臂梁栅PMOS管(2)的漏极(18)通过高频扼流圈接-V1，第一悬臂梁栅NMOS管(1)和悬臂梁栅PMOS管(2)的悬臂梁栅(6)通过引线(4)连在一起作为该乙类推挽式功率放大器的输入端vi，第一悬臂梁栅NMOS管(1)的源极与悬臂梁栅PMOS管(2)的源极连在一起作为输出端vo，输出端通过一个隔直流电容与LC回路，交叉耦合的第二悬臂梁栅MOS管(15)和第三悬臂梁栅MOS管(16)相连，LC回路一端与第三悬臂梁栅NMOS管(16)的漏极(11)相连，第三悬臂梁栅NMOS管(16)的漏极(11)通过引线(10)和锚区(7)与第二悬臂梁栅NMOS管(15)的悬臂梁栅(6)连在一起并通过高频扼流圈与+V3相连，LC回路的另一端与第二悬臂梁栅NMOS管(15)的漏极(11)相连，第二悬臂梁栅NMOS管(15)的漏极(11)通过引线(10)和锚区(7)和第三悬臂梁栅NMOS管(16)的悬臂梁栅(6)连载一起并通过高频扼流圈与+V3相连，第二悬臂梁栅NMOS管(15)的源极(12)和第三悬臂梁栅NMOS管(16)的源极(12)连在一起并与恒流源相连，恒流源的另一端接地，第二悬臂梁栅MOS管(15)和第三悬臂梁栅MOS管(16)与悬臂梁栅NMOS管(1)这三个悬臂梁栅NMOS管区别仅在于它们的悬臂梁栅(6)的形状不同，第一悬臂梁栅NMOS管(1)的悬臂梁栅(6)为宽梁，第二悬臂梁栅MOS管(15)和第三悬臂梁栅MOS管(16)的悬臂梁栅(6)为窄梁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510379387.0A CN105024661B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流悬臂梁栅mos管乙类推挽功率放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510379387.0A CN105024661B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流悬臂梁栅mos管乙类推挽功率放大器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105024661A true CN105024661A (zh) | 2015-11-04 |
| CN105024661B CN105024661B (zh) | 2017-08-25 |
Family
ID=54414423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510379387.0A Expired - Fee Related CN105024661B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流悬臂梁栅mos管乙类推挽功率放大器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105024661B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191506A (ja) * | 1988-08-05 | 1989-04-11 | Hitachi Ltd | 低周波電力増幅回路 |
| CN1777021A (zh) * | 2005-12-06 | 2006-05-24 | 东南大学 | 压控振荡器 |
| CN101251426A (zh) * | 2007-12-28 | 2008-08-27 | 中国科学院上海微系统与信息技术研究所 | 纳米梁上mos电容衬底的压阻结构及检测方法 |
| CN102956693A (zh) * | 2012-11-01 | 2013-03-06 | 无锡中星微电子有限公司 | 一种finfet以及采用该finfet的应用电路 |
| CN203645632U (zh) * | 2013-12-27 | 2014-06-11 | 陕西烽火电子股份有限公司 | 一种适用于短波信号的功率放大电路 |
-
2015
- 2015-07-01 CN CN201510379387.0A patent/CN105024661B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191506A (ja) * | 1988-08-05 | 1989-04-11 | Hitachi Ltd | 低周波電力増幅回路 |
| CN1777021A (zh) * | 2005-12-06 | 2006-05-24 | 东南大学 | 压控振荡器 |
| CN101251426A (zh) * | 2007-12-28 | 2008-08-27 | 中国科学院上海微系统与信息技术研究所 | 纳米梁上mos电容衬底的压阻结构及检测方法 |
| CN102956693A (zh) * | 2012-11-01 | 2013-03-06 | 无锡中星微电子有限公司 | 一种finfet以及采用该finfet的应用电路 |
| CN203645632U (zh) * | 2013-12-27 | 2014-06-11 | 陕西烽火电子股份有限公司 | 一种适用于短波信号的功率放大电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105024661B (zh) | 2017-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10516296B2 (en) | Current sense apparatus and method | |
| CN114512535B (zh) | 一种双通道SiC横向LDMOS功率器件的制造方法 | |
| CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| TWI684093B (zh) | 具有順向與逆向背閘極偏壓之功率放大器漸變與功率控制 | |
| CN105024661A (zh) | 硅基低漏电流悬臂梁栅mos管乙类推挽功率放大器 | |
| CN104935277A (zh) | 硅基低漏电流固支梁栅mos管乙类推挽功率放大器 | |
| CN101211851A (zh) | 1.0微米高压cmos制造工艺 | |
| CN105024649B (zh) | 硅基低漏电流悬臂梁栅金属氧化物场效应晶体管或非门 | |
| CN104992941A (zh) | 硅基低漏电流固支梁栅cmos传输门及制备方法 | |
| CN104935298A (zh) | 硅基低漏电流悬臂梁栅mosfet或非门的rs触发器 | |
| CN104935278A (zh) | 氮化镓基低漏电流固支梁开关乙类推挽功率放大器及制备 | |
| CN104967437A (zh) | 硅基低漏电流悬臂梁栅cmos传输门及制备方法 | |
| CN104967439A (zh) | 氮化镓基低漏电流固支梁开关场效应晶体管或非门 | |
| CN104954008A (zh) | 硅基低漏电流双悬臂梁可动栅mos管或非门 | |
| CN104935263A (zh) | 氮化镓基低漏电流悬臂梁开关乙类推挽功率放大器 | |
| CN105140224A (zh) | 硅基低漏电流悬臂梁栅cmos管倒相器及制备方法 | |
| CN105161489A (zh) | 硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门 | |
| CN105007061A (zh) | 硅基低漏电流固支梁栅mosfet或非门的rs触发器 | |
| CN105141261A (zh) | 硅基低漏电流悬臂梁栅场效应晶体管差分放大器 | |
| CN207116437U (zh) | 一种高效率高可靠度的碳化硅mos管 | |
| CN104967410B (zh) | 硅基低漏电流固支梁栅场效应晶体管差分放大器 | |
| CN105141259A (zh) | 硅基低漏电流固支梁场效应晶体管混频器 | |
| CN104935300A (zh) | 硅基低漏电流四悬臂梁可动栅mos管的rs触发器 | |
| CN104953969B (zh) | 氮化镓基低漏电流固支梁开关差分放大器 | |
| CN104935290A (zh) | 硅基低漏电流固支梁栅的开关电容滤波器及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170825 |