CN105007061A - 硅基低漏电流固支梁栅mosfet或非门的rs触发器 - Google Patents
硅基低漏电流固支梁栅mosfet或非门的rs触发器 Download PDFInfo
- Publication number
- CN105007061A CN105007061A CN201510379674.1A CN201510379674A CN105007061A CN 105007061 A CN105007061 A CN 105007061A CN 201510379674 A CN201510379674 A CN 201510379674A CN 105007061 A CN105007061 A CN 105007061A
- Authority
- CN
- China
- Prior art keywords
- clamped beam
- nmos tube
- gate
- beam grid
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 13
- 239000010703 silicon Substances 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title abstract description 5
- 230000005669 field effect Effects 0.000 title abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 78
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 39
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000013461 design Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明的硅基低漏电流固支梁栅MOSFET或非门的RS触发器包括由第一固支梁栅NMOS管(1)和第二固支梁栅NMOS管(2)组成的第一或非门(G1)，由第三固支梁栅NMOS管(3)和第四固支梁栅NMOS管(4)组成的第二或非门(G2)和两个阻值较大的电阻构成，该RS触发器制作在P型硅衬底上，四个NMOS管的栅极悬浮在二氧化硅层之上，用Al制作而成；下拉电极在固支梁栅下的部分被在二氧化硅层覆盖，下拉电极接地；NMOS管的固支梁栅的下拉电压设计得与NMOS管的阈值电压相等，只有当固支梁栅上所加的电压大于NMOS管的阈值电压，该固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，正因为如此，就使本发明中的RS触发器具有较小的直流漏电流。
Description
技术领域
本发明提出了硅基低漏电流固支梁栅MOSFET(金属氧化物半导体场效应晶体管)或非门的RS触发器，属于MEMS(微电子机械系统)的技术领域。
背景技术
上世纪五十年代以来微电子技术的巨大发展推动了整个IT行业的兴盛，使得世界加速进入互联网时代，集成电路作为微电子技术的重中之重，也是显现出了强势的增长趋势，随着集成电路设计行业的不断发展，各种有特殊用途的芯片和电路被设计出来，这些芯片和电路都能实现自己特定的功能。但是近年来，芯片电路的集成规模越来越大，芯片内晶体管的散热和静态功耗问题变得越来越严重，芯片内温度的改变会影响晶体管和集成电路工作的稳定性。伴随着移动终端迅猛发展，而电池技术的发展遇到了前所未有的瓶颈，所以降低芯片功耗和散热的问题就显得尤为重要。
RS触发器电路作为数字电路的重要组成部分，它是各种具有复杂功能的触发器电路的基本构成部分，由于RS触发器电路的基础性，在中央处理器等数字式电路中有巨大的应用，所以对RS触发器电路的功耗和温度的控制就显得十分重要，由常规MOS管组成的RS触发器，随着集成度的提升，功耗变得越来越严重，功耗过大带来的芯片过热问题会严重影响集成电路的性能，MEMS技术的发展使得制造具有可动栅的晶体管成为可能，具有可动栅的晶体管可以有效降低栅极电压带来的栅极漏电流，进而降低RS触发器电路的功耗。
发明内容
技术问题：本发明的目的是提供一种硅基低漏电流固支梁栅MOSFET或非门的RS触发器，将传统RS触发器中采用的两个由常规MOS管构成的或非门换为两个由固支梁栅NMOS管构成的或非门(即四个具有固支梁栅的NMOS管)，可以有效地减小栅极漏电流从而降低电路的功耗。
技术方案：本发明是一种硅基低漏电流固支梁栅MOSFET或非门的RS触发器，包括由第一固支梁栅NMOS管和第二固支梁栅NMOS管组成的第一或非门，由第三固支梁栅NMOS管和第四固支梁栅NMOS管组成的第二或非门，每个或非门串接一个电阻，该RS触发器制作在P型硅衬底上，四个固支梁栅即NMOS管的栅极悬浮在二氧化硅层之上，用Al制作而成；固支梁栅的两端分别固定在两个锚区上，锚区用多晶硅制作在二氧化硅层上，N+有源区是NMOS管的源极和漏极，源极和漏极通过通孔与引线连接，下拉电极在固支梁栅下的部分被二氧化硅层覆盖；其中第一或非门的输出端通过导线与第二或非门的一个输入端相接，同样第二或非门的输出端也通过导线与第一或非门的一个输入端相连接，形成完全对称的结构；RS触发器有两个外接信号输入端分别是SD和RD，以及两个输出端Q和Q'。
所述的RS触发器所用的固支梁栅依靠锚区的支撑悬浮在二氧化硅层上方；NMOS管的固支梁栅的下拉电压设计的与NMOS管的阈值电压相等，只有当NMOS管的固支梁栅上所加的电压大于NMOS管的阈值电压时，其固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时固支梁栅就不能下拉，当该RS触发器在输入信号的作用下处于工作态时，两个NMOS管就在导通或者截止状态之间变化，当NMOS管处于关断态时其固支梁栅就处于悬浮态。
组成RS触发器的第一或非门、第二或非门中的两个NMOS管的源极连接在一起共同接地，两个NMOS管的栅极都是数字信号的输入端，两个NMOS管的漏极连接在一起然后通过电阻与电源电压相接，数字信号在两个NMOS管的栅极上输入，在两个NMOS管的漏极与其共同的负载电阻之间输出。
所述的电阻的阻值设置为当其中任意一个NMOS管导通时，相比于导通的NMOS管，该电阻5的阻值足够大可使得输出为低电平，当两个NMOS管都不能导通时，相比于截止的NMOS管，该电阻的阻值足够小可使得输出为高电平。
当该RS触发器处于工作态时，定义Q＝1，Q'＝0为触发器的1状态，定义Q＝0，Q'＝1为触发器的0状态，SD称为置位端，RD称为复位端。当SD＝1、RD＝0时，Q＝1，Q'＝0，在SD＝1信号消失以后，由于有Q端的高电平接回到G2的另一个输入端，因而电路的1状态得以保持；当SD＝0、RD＝1时，Q＝0，Q'＝1，在RD＝1信号消失以后，电路的0状态保持不变；当SD＝RD＝0时，电路维持原来的状态不变；当SD＝RD＝1时，Q＝Q'＝0，这既不是定义的1状态，也不是定义的0状态，而且当SD和RD同时回到0以后仍然无法判断触发器将回到哪个状态，因此，在正常工作时输入信号应遵守SDRD＝0的约束条件，那么SD＝RD＝1的信号将不允许输入。并且该RS触发器中的固支梁栅NMOS管随着输入信号的变化其状态也在导通与关断之间变化，当NMOS管处于关断态时其固支梁栅8就处于悬浮状态，这就意味着此刻该RS触发器中的MOSFET上不存在栅极漏电流，降低了RS触发器的静态功耗。由于RS触发器的新状态Q*(也称为次态)不仅与输入状态有关，而且也与RS触发器原来的状态Q(也称为初态)有关，所以可以把Q作为一个变量列入真值表，那么得到的RS触发器的真值表如下：
| SD | RD | Q | Q* |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
在本发明中的RS触发器所用的固支梁栅NMOS管的栅极并不是直接紧贴在二氧化硅层上，而是依靠锚区的支撑悬浮在二氧化硅层上方。NMOS管的固支梁栅的下拉电压设计得与NMOS管的阈值电压相等，只有当NMOS管的固支梁栅上所加的电压大于NMOS管的阈值电压时，其固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，当所加电压小于其阈值电压时固支梁栅就不能下拉，正因为如此，就使本发明中的RS触发器具有较小的直流漏电流。
有益效果：本发明的硅基低漏电流固支梁栅MOSFET或非门的RS触发器由于具有可动的固支梁栅，该NMOS管处于关断状态时，其固支梁栅及就处于悬浮状态，减小了栅极直流漏电流，使本发明中的RS触发器的功耗得到了有效地降低。
附图说明
图1是硅基低漏电流固支梁栅MOSFET或非门的RS触发器的俯视图。
图2是硅基低漏电流固支梁栅MOSFET或非门的RS触发器的A-A'向的剖面图。
图3是硅基低漏电流固支梁栅MOSFET或非门的RS触发器的B-B'向的剖面图。
图4是硅基低漏电流固支梁栅MOSFET或非门的RS触发器的原理图。
图中包括：第一固支梁栅NMOS管1、第二固支梁栅NMOS管2、第三固支梁栅NMOS管3、第四固支梁栅NMOS管4、电阻5、引线6、二氧化硅层7、固支梁栅8、锚区9、N+有源区10、通孔11、下拉电极12、P型硅衬底13、第一或非门G1、第二或非门G2。
具体实施方式
本发明的硅基低漏电流固支梁栅MOSFET或非门的RS触发器主要是分别由两个由固支梁栅NMOS管组成的第一或非门G1、第二或非门G2(即四个固支梁栅NMOS管：第一固支梁栅NMOS管1、第二固支梁栅NMOS管2、第三固支梁栅NMOS管3、第四固支梁栅NMOS管4)，每个或非门由两个固支梁栅NMOS管和一个阻值合适的电阻5构成，该RS触发器制作在P型硅衬底13上，四个固支梁栅NMOS管的栅极悬浮在二氧化硅层7之上，用Al制作而成；固支梁栅8的两个锚区9用多晶硅制作在二氧化硅层7上，N+有源区10是NMOS管的源极和漏极，源极和漏极通过通孔11与引线6连接，下拉电极12在固支梁栅8下的部分被二氧化硅层7覆盖。
组成RS触发器的或非门的结构是，或非门中的两个NMOS管的源极连接在一起共同接地，两个NMOS管的栅极都是数字信号的输入端，两个NMOS管的漏极连接在一起然后与同一电阻5相接，电阻5的阻值设置为当其中任意一个NMOS管导通时，相比于导通的NMOS管，该电阻5的阻值足够大可使得输出为低电平，当两个NMOS管都不能导通时，相比于截止的NMOS管，该电阻的阻值足够小可使得输出为高电平。电阻5与电源电压相接，数字信号在两个NMOS管的栅极上输入，在两个NMOS管的漏极与其共同的负载电阻5之间输出。
该RS触发器是由两个完全相同的或非门组成，其中第一或非门G1的输出端通过导线与另一个第二或非门G2的一个输入端相接，同样第二或非门G2的输出端也通过导线与第一或非门G1的一个输入端相连接，形成完全对称的结构。RS触发器有两个输入端分别是SD和RD，以及两个输出端Q和Q'，SD和RD分别是两个或非门没有与输出端相连接的各自的输入端，Q和Q'则是由两个或非门的输出端直接形成。
当该RS触发器处于工作态时，定义Q＝1，Q'＝0为触发器的1状态，定义Q＝0，Q'＝1为触发器的0状态，SD称为置位端，RD称为复位端。当SD＝1、RD＝0时，Q＝1，Q'＝0，在SD＝1信号消失以后，由于有Q端的高电平接回到G2的另一个输入端，因而电路的1状态得以保持；当SD＝0、RD＝1时，Q＝0，Q'＝1，在RD＝1信号消失以后，电路的0状态保持不变；当SD＝RD＝0时，电路维持原来的状态不变；当SD＝RD＝1时，Q＝Q'＝0，这既不是定义的1状态，也不是定义的0状态，而且当SD和RD同时回到0以后仍然无法判断触发器将回到哪个状态，因此，在正常工作时输入信号应遵守SDRD＝0的约束条件，那么SD＝RD＝1的信号将不允许输入。并且该RS触发器中的固支梁栅NMOS管随着输入信号的变化其状态也在导通与关断之间变化，当NMOS管处于关断态时其固支梁栅8就处于悬浮状态，这就意味着此刻该RS触发器中的MOSFET上不存在栅极漏电流，降低了RS触发器的静态功耗。由于RS触发器的新状态Q*(也称为次态)不仅与输入状态有关，而且也与RS触发器原来的状态Q(也称为初态)有关，所以可以把Q作为一个变量列入真值表，那么得到的RS触发器的真值表如下：
| SD | RD | Q | Q* |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
硅基低漏电流固支梁栅MOSFET或非门的RS触发器的制备方法包括以下几个步骤：
1)准备P型Si衬底13；
2)底氧生长，通过热氧化在平整的硅表面生长一层均匀的氧化层，作为缓冲层；
3)沉积氮化硅，然后光刻和刻蚀氮化硅层，保留有源区的氮化硅，场区的
4)氮化硅去除；
5)场氧化，对硅片进行高温热氧化，在场区生长了所需的厚氧化层7；
6)去除氮化硅和底氧层，采用干法刻蚀技术将硅片表面的的氮化硅和底氧全部去除；
7)在硅片上涂覆一层光刻胶，光刻和刻蚀光刻胶，去除需要制作固支梁电极板位置的光刻胶。然后淀积一层Al，去除光刻胶以及光刻胶上的Al，形成下拉电极12；
8)进行栅氧化，形成高质量的氧化层；
9)离子注入，调整NMOS的阈值电压；
10)利用CVD技术沉积多晶硅，光刻栅图形和多晶硅引线图形，通过干法刻蚀技术刻蚀多晶硅，保留输入引线6和固支梁栅的锚区9位置的多晶硅。
11)通过旋涂方式形成PMGI牺牲层，然后光刻牺牲层，仅保留固支梁栅8下方的牺牲层；
12)蒸发生长Al；
13)涂覆光刻胶，保留固支梁栅8上方的光刻胶；
14)反刻Al，形成固支梁栅8；
15)涂覆光刻胶，光刻并刻蚀出磷的注入孔，注入磷，形成NMOS管的有源区10；
16)制作通孔11和引线6；
17)释放PMGI牺牲层，形成悬浮的固支梁栅8；
本发明与现有技术的区别：
在本发明中的RS触发器所用的固支梁栅MOSFET的栅极并不是直接紧贴在二氧化硅层上方，而是依靠锚区的支撑悬浮在二氧化硅层上方。NMOS管的固支梁栅的下拉电压设计得与NMOS管的阈值电压相等，只有当NMOS管的固支梁栅上所加的电压大于NMOS管的阈值电压时，其固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时固支梁栅就不能下拉，当该RS触发器在输入信号的作用下处于工作态时，两个NMOS管就在导通或者截止状态之间变化，当NMOS管处于关断态时其固支梁栅就处于悬浮态，正因为如此，就使本发明中的RS触发器具有较小的直流漏电流。
满足以上条件的结构即可视为本发明的硅基低漏电流固支梁栅MOSFET或非门的RS触发器。
Claims (4)
1.一种硅基低漏电流固支梁栅MOSFET或非门的RS触发器，其特征在于该触发器包括由第一固支梁栅NMOS管（1）和第二固支梁栅NMOS管（2）组成的第一或非门（G1），由第三固支梁栅NMOS管（3）和第四固支梁栅NMOS管（4）组成的第二或非门（G2），每个或非门串接一个电阻（5），该RS触发器制作在P型硅衬底（13）上，四个固支梁栅（8）即NMOS管的栅极悬浮在二氧化硅层（7）之上，用Al制作而成；固支梁栅（8）的两端分别固定在两个锚区（9）上，锚区（9）用多晶硅制作在二氧化硅层（7）上，N+有源区（10）是NMOS管的源极和漏极，源极和漏极通过通孔（11）与引线（6）连接，下拉电极（12）在固支梁栅（8）下的部分被二氧化硅层（7）覆盖；其中第一或非门（G1）的输出端通过导线与第二或非门（G2）的一个输入端相接，同样第二或非门（G2）的输出端也通过导线与第一或非门（G1）的一个输入端相连接，形成完全对称的结构；RS触发器有两个外接信号输入端分别是SD和RD，以及两个输出端Q和Q'。
2.根据权利要求1所述的硅基低漏电流固支梁栅MOSFET或非门的RS触发器，其特征在于所述的RS触发器所用的固支梁栅（8）依靠锚区（9）的支撑悬浮在二氧化硅层（7）上方；NMOS管的固支梁栅（8）的下拉电压设计的与NMOS管的阈值电压相等，只有当NMOS管的固支梁栅（8）上所加的电压大于NMOS管的阈值电压时，其固支梁栅（8）才能下拉并接触二氧化硅层（7）从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时固支梁栅（8）就不能下拉，当该RS触发器在输入信号的作用下处于工作态时，两个NMOS管就在导通或者截止状态之间变化，当NMOS管处于关断态时其固支梁栅（8）就处于悬浮态。
3.根据权利要求1所述的硅基低漏电流固支梁栅MOSFET或非门的RS触发器，其特征在于组成RS触发器的第一或非门（G1）、第二或非门（G2）中的两个NMOS管的源极连接在一起共同接地，两个NMOS管的栅极都是数字信号的输入端，两个NMOS管的漏极连接在一起然后通过电阻（5）与电源电压相接，数字信号在两个NMOS管的栅极上输入，在两个NMOS管的漏极与其共同的负载电阻（5）之间输出。
4.根据权利要求3所述的硅基低漏电流固支梁栅MOSFET或非门的RS触发器，其特征在于所述的电阻（5）的阻值设置为当其中任意一个NMOS管导通时，相比于导通的NMOS管，该电阻5的阻值足够大可使得输出为低电平，当两个NMOS管都不能导通时，相比于截止的NMOS管，该电阻的阻值足够小可使得输出为高电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510379674.1A CN105007061B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁栅mosfet或非门的rs触发器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510379674.1A CN105007061B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁栅mosfet或非门的rs触发器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105007061A true CN105007061A (zh) | 2015-10-28 |
| CN105007061B CN105007061B (zh) | 2017-08-04 |
Family
ID=54379605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510379674.1A Expired - Fee Related CN105007061B (zh) | 2015-07-01 | 2015-07-01 | 硅基低漏电流固支梁栅mosfet或非门的rs触发器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105007061B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595667B2 (en) * | 2006-06-09 | 2009-09-29 | Mitsubishi Electric Corporation | Drive circuit |
| CN102385001A (zh) * | 2011-08-11 | 2012-03-21 | 东南大学 | 三通道微机械悬臂梁间接式微波功率传感器及制备方法 |
| CN102735935A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械硅基悬臂梁的相位检测器及检测方法 |
| CN102735934A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械砷化镓基的悬臂梁相位检测器及检测方法 |
-
2015
- 2015-07-01 CN CN201510379674.1A patent/CN105007061B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595667B2 (en) * | 2006-06-09 | 2009-09-29 | Mitsubishi Electric Corporation | Drive circuit |
| CN102385001A (zh) * | 2011-08-11 | 2012-03-21 | 东南大学 | 三通道微机械悬臂梁间接式微波功率传感器及制备方法 |
| CN102735935A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械硅基悬臂梁的相位检测器及检测方法 |
| CN102735934A (zh) * | 2012-06-20 | 2012-10-17 | 东南大学 | 基于微机械砷化镓基的悬臂梁相位检测器及检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105007061B (zh) | 2017-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN104935298A (zh) | 硅基低漏电流悬臂梁栅mosfet或非门的rs触发器 | |
| CN103489928A (zh) | 一种电容器结构及其制造方法 | |
| CN105007061A (zh) | 硅基低漏电流固支梁栅mosfet或非门的rs触发器 | |
| US10134721B2 (en) | Variable holding voltage silicon controlled rectifier using separate and distinct bipolars | |
| CN105024649B (zh) | 硅基低漏电流悬臂梁栅金属氧化物场效应晶体管或非门 | |
| CN104935300A (zh) | 硅基低漏电流四悬臂梁可动栅mos管的rs触发器 | |
| CN104967430B (zh) | 氮化镓基低漏电流固支梁开关或非门的rs触发器 | |
| CN104967439A (zh) | 氮化镓基低漏电流固支梁开关场效应晶体管或非门 | |
| CN104967437B (zh) | 硅基低漏电流悬臂梁栅cmos传输门及制备方法 | |
| CN105161489A (zh) | 硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门 | |
| CN104992941B (zh) | 硅基低漏电流固支梁栅cmos传输门及制备方法 | |
| CN104954008A (zh) | 硅基低漏电流双悬臂梁可动栅mos管或非门 | |
| CN105141261A (zh) | 硅基低漏电流悬臂梁栅场效应晶体管差分放大器 | |
| CN105141259A (zh) | 硅基低漏电流固支梁场效应晶体管混频器 | |
| CN105140224A (zh) | 硅基低漏电流悬臂梁栅cmos管倒相器及制备方法 | |
| CN104967410A (zh) | 硅基低漏电流固支梁栅场效应晶体管差分放大器 | |
| CN105024648B (zh) | 硅基低漏电流悬臂梁场效应晶体管混频器 | |
| CN104953969B (zh) | 氮化镓基低漏电流固支梁开关差分放大器 | |
| CN104993808A (zh) | 氮化镓基低漏电流悬臂梁开关或非门的rs触发器 | |
| CN105448967A (zh) | 一种新型栅结构及其制造方法 | |
| CN105024661A (zh) | 硅基低漏电流悬臂梁栅mos管乙类推挽功率放大器 | |
| CN104733458A (zh) | Cmos反相器 | |
| CN105140227A (zh) | 氮化镓基低漏电流悬臂梁的与非门 | |
| CN105049032A (zh) | 氮化镓基低漏电流悬臂梁开关场效应晶体管或非门 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170804 |