CN114512535B - 一种双通道SiC横向LDMOS功率器件的制造方法 - Google Patents
一种双通道SiC横向LDMOS功率器件的制造方法 Download PDFInfo
- Publication number
- CN114512535B CN114512535B CN202210401125.XA CN202210401125A CN114512535B CN 114512535 B CN114512535 B CN 114512535B CN 202210401125 A CN202210401125 A CN 202210401125A CN 114512535 B CN114512535 B CN 114512535B
- Authority
- CN
- China
- Prior art keywords
- region
- hole
- barrier layer
- drain
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 9
- 238000002407 reforming Methods 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种双通道SiC横向LDMOS功率器件的制造方法，在碳化硅衬底上形成阻挡层，并对所述阻挡层蚀刻形成通孔，进行离子注入，形成第二导电通道n1区；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底进行离子注入，形成漏极导电区；相同的方式形成第二导电通道n2区、隔离层；第一导电沟道n1区、源极重掺杂区和漏极重掺杂区；清除阻挡层，进行氧化或者淀积形成绝缘层；在绝缘层上刻蚀形成通孔，并淀积源极金属层、漏极金属层和栅极金属层，利用了器件纵向的空间构建两路电流通路，来提高器件的电流密度，降低导通电阻。
Description
技术领域
本发明涉及一种双通道SiC横向LDMOS功率器件的制造方法。
背景技术
SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
然而在SiC集成电路中，功率器件的高频特性优化和低导通电阻是永恒不变的追求，因此如何通过结构的优化来降低LDMOS导通电阻，提高SiC集成电路的效率，是本领域中的重要技术问题。
发明内容
本发明要解决的技术问题，在于提供一种双通道SiC横向LDMOS功率器件的制造方法，利用了器件纵向的空间构建两路电流通路，来提高器件的电流密度，降低导通电阻。
本发明是这样实现的：一种双通道SiC横向LDMOS功率器件的制造方法，包括：
步骤1、在碳化硅衬底上形成阻挡层，并对所述阻挡层蚀刻形成通孔，通过环形通孔对碳化硅衬底进行离子注入，形成第二导电通道n1区；
步骤2、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底进行离子注入，形成漏极导电区；
步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底进行离子注入，形成第二导电通道n2区；
步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底进行离子注入，形成隔离层；
步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底进行离子注入，以形成第一导电沟道n1区；
步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔进行离子注入，以形成源极重掺杂区和漏极重掺杂区；
步骤7、清除阻挡层，进行氧化或者淀积形成绝缘层；
步骤8、在绝缘层上刻蚀形成通孔，并淀积源极金属层、漏极金属层和栅极金属层。
进一步地，所述碳化硅衬底为P型，所述隔离层为P型，所述漏极导电区、第二导电通道n1区、第二导电通道n2区、漏极重掺杂区、源极重掺杂区以及第一导电沟道n1区均为N型。
本发明的优点在于：
在垂直方向具有两个导电通道；为提高器件响应速度，两个导电通道均为n型；两个导电通道由不同的栅极接口对器件进行开关控制，同一个源极提供载流子；综合来看，该器件结构在横向器件中能在维持相同耐压等级的情况下总的导通电阻减小。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种双通道SiC横向LDMOS功率器件的制造方法流程图一。
图2是本发明一种双通道SiC横向LDMOS功率器件的制造方法流程图二。
图3是本发明一种双通道SiC横向LDMOS功率器件的制造方法流程图三。
图4是本发明一种双通道SiC横向LDMOS功率器件的制造方法流程图四。
图5是本发明一种双通道SiC横向LDMOS功率器件的制造方法流程图五。
图6是本发明一种双通道SiC横向LDMOS功率器件的制造方法流程图六。
图7是本发明一种双通道SiC横向LDMOS功率器件的制造方法流程图七。
图8是本发明一种双通道SiC横向LDMOS功率器件的制造方法流程图八。
图9是本发明一种双通道SiC横向LDMOS功率器件的原理示意图。
具体实施方式
如图1至9所示，本发明一种双通道SiC横向LDMOS功率器件的制造方法，包括：
步骤1、在碳化硅衬底10上形成阻挡层，并对所述阻挡层蚀刻形成通孔，通过环形通孔对碳化硅衬底10进行离子注入，形成第二导电通道n1区12；
步骤2、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底10进行离子注入，形成漏极导电区11；
步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底10进行离子注入，形成第二导电通道n2区13；
步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底10进行离子注入，形成隔离层14；
步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底10进行离子注入，以形成第一导电沟道n1区17；
步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔进行离子注入，以形成源极重掺杂区16和漏极重掺杂区15；
步骤7、清除阻挡层，进行氧化或者淀积形成绝缘层21；
步骤8、在绝缘层21上刻蚀形成通孔，并淀积源极金属层19、漏极金属层18和栅极金属层20。
所述碳化硅衬底10为P型，所述隔离层14为P型，所述漏极导电区11、第二导电通道n1区12、第二导电通道n2区13、漏极重掺杂区15、源极重掺杂区16以及第一导电沟道n1区17均为N型。
如图9所示，通过上述方法得到了双通道SiC横向LDMOS功率器件，包括：
一碳化硅衬底10；
一漏极导电区11，所述漏极导电区11底部连接至所述碳化硅衬底10的上侧面；
一第二导电通道n1区12，所述第二导电通道n1区12的底部连接至所述碳化硅衬底10的上侧面，所述第二导电通道n1区12的左侧面连接至所述漏极导电区11的右侧面；
一第二导电通道n2区13，所述第二导电通道n2区13的底部连接至所述碳化硅衬底10，所述第二导电通道n2区13的左侧面连接至所述第二导电通道n1区12的右侧面；
一隔离层14，所述隔离层14底部分别连接所述第二导电通道n1区12以及第二导电通道n2区13；所述隔离层14左侧面连接至所述漏极导电区11右侧面，所述隔离层14连接至所述第二导电通道n2区13；
一漏极重掺杂区15，所述漏极重掺杂区15设于所述漏极导电区11内；
一源极重掺杂区16，所述源极重掺杂区16设于所述隔离层14内；
一第一导电沟道n1区17，所述第一导电沟道n1区17底部以及右侧面均连接至所述隔离层14，所述第一导电沟道n1区17左侧面连接至所述漏极导电区11右侧面；
一漏极金属层18，所述漏极金属层18底部连接至所述漏极重掺杂区15；
一源极金属层19，所述源极金属层19底部连接至所述源极重掺杂区16；
以及，一栅极金属层20，所述栅极金属层20底部连接至所述隔离层14；
所述源极金属层19、漏极金属层18以及栅极金属层20之间均设有绝缘层21。
所述碳化硅衬底10为P型，所述隔离层14为P型，所述漏极导电区11、第二导电通道n1区12、第二导电通道n2区13、漏极重掺杂区15、源极重掺杂区16以及第一导电沟道n1区17均为N型。
第一导电通道是通过漏极金属层18，之后依次通过源极重掺杂区16、漏极导电区11、第一导电沟道n1区17、隔离层14、源极重掺杂区16至源极金属层19，通过左侧的栅极金属层20进行控制第一导电通道；
第二导电通道是通过漏极金属层18，之后依次通过源极重掺杂区16、漏极导电区11、第二导电通道n1区12、第二导电通道n2区13、隔离层14、源极重掺杂区16至源极金属层19，通过右侧的栅极金属层20进行控制第二导电通道；碳化硅衬底10为导电型SiC衬底，掺杂类型为p型；
漏极导电区11用以实现漏极金属层18电流向第二导电通道的连通，漏极导电区11的掺杂浓度较低，用以实现承受电压，第二导电通道n2区13的掺杂浓度较高，用以降低第二导电通道导通电阻，使两个通道电流密度分布相对均匀，第二导电通道n2区13的掺杂浓度是漏极导电区11的掺杂浓度的10至100倍；同时从散热角度分析第二导电通道电流密度要低于第一导电通道，故第一导电沟道n1区17和第二导电通道n1区12的长度一致，第二导电通道n2区13增加的阻抗用以限制第二导电通道电流。
隔离区是包括漏极导电区11、隔离层14、第二导电通道n2区13和碳化硅衬底10；隔离区用以实现两个通道之间的隔离，控制电流通道；利用了器件纵向的空间构建电流通路，来提高器件的电流密度，降低导通电阻。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (2)
1.一种双通道SiC横向LDMOS功率器件的制造方法，其特征在于，包括：
步骤1、在碳化硅衬底上形成阻挡层，并对所述阻挡层蚀刻形成通孔，通过环形通孔对碳化硅衬底进行离子注入，形成第二导电通道n1区；
步骤2、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底进行离子注入，形成漏极导电区；
步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底进行离子注入，形成第二导电通道n2区；
步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底进行离子注入，形成隔离层；
步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对碳化硅衬底进行离子注入，以形成第一导电沟道n1区；
步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔进行离子注入，以形成源极重掺杂区和漏极重掺杂区；
步骤7、清除阻挡层，进行氧化或者淀积形成绝缘层；
步骤8、在绝缘层上刻蚀形成通孔，并淀积源极金属层、漏极金属层和栅极金属层；
所述漏极导电区底部连接至所述碳化硅衬底的上侧面；所述第二导电通道n1区的底部连接至所述碳化硅衬底的上侧面，所述第二导电通道n1区的左侧面连接至所述漏极导电区的右侧面；所述第二导电通道n2区的底部连接至所述碳化硅衬底，所述第二导电通道n2区的左侧面连接至所述第二导电通道n1区的右侧面；所述隔离层底部分别连接所述第二导电通道n1区以及第二导电通道n2区；所述隔离层左侧面连接至所述漏极导电区右侧面，所述隔离层连接至所述第二导电通道n2区；所述漏极重掺杂区设于所述漏极导电区内；所述源极重掺杂区设于所述隔离层内；所述第一导电沟道n1区底部以及右侧面均连接至所述隔离层，所述第一导电沟道n1区左侧面连接至所述漏极导电区右侧面；所述漏极金属层18底部连接至所述漏极重掺杂区；所述源极金属层底部连接至所述源极重掺杂区；所述栅极金属层底部连接至所述隔离层；所述源极金属层、漏极金属层以及栅极金属层之间均设有绝缘层。
2.如权利要求1所述的一种双通道SiC横向LDMOS功率器件的制造方法，其特征在于，所述碳化硅衬底为P型，所述隔离层为P型，所述漏极导电区、第二导电通道n1区、第二导电通道n2区、漏极重掺杂区、源极重掺杂区以及第一导电沟道n1区均为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210401125.XA CN114512535B (zh) | 2022-04-18 | 2022-04-18 | 一种双通道SiC横向LDMOS功率器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210401125.XA CN114512535B (zh) | 2022-04-18 | 2022-04-18 | 一种双通道SiC横向LDMOS功率器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114512535A CN114512535A (zh) | 2022-05-17 |
| CN114512535B true CN114512535B (zh) | 2022-07-05 |
Family
ID=81554797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210401125.XA Active CN114512535B (zh) | 2022-04-18 | 2022-04-18 | 一种双通道SiC横向LDMOS功率器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114512535B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117393439B (zh) * | 2023-12-12 | 2024-02-13 | 浏阳泰科天润半导体技术有限公司 | 一种增强耐压能力的碳化硅双槽栅ldmos的制造方法 |
| CN117912956B (zh) * | 2024-03-18 | 2024-06-14 | 泰科天润半导体科技（北京）有限公司 | 一种低阻平面栅碳化硅mosfet的制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050540B (zh) * | 2012-12-20 | 2016-03-30 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的横向功率器件 |
| CN104733532A (zh) * | 2015-03-13 | 2015-06-24 | 西安电子科技大学 | 横向双扩散金属氧化物半导体场效应管 |
| CN105261641A (zh) * | 2015-08-21 | 2016-01-20 | 西安电子科技大学 | 异质结高电子迁移率自旋场效应晶体管及制造方法 |
| CN107706235B (zh) * | 2017-10-31 | 2019-10-15 | 沈阳工业大学 | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 |
| CN211907438U (zh) * | 2020-05-27 | 2020-11-10 | 桂林电子科技大学 | 一种多层堆叠的ldmos功率器件 |
| CN112420846B (zh) * | 2020-12-04 | 2023-03-14 | 重庆邮电大学 | 一种具有表面和体内双沟道的横向超结薄层soi-ldmos器件 |
-
2022
- 2022-04-18 CN CN202210401125.XA patent/CN114512535B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114512535A (zh) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114512535B (zh) | 一种双通道SiC横向LDMOS功率器件的制造方法 | |
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN114744023A (zh) | 一种U型栅沟槽型SiC MOSFET的制造方法 | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN115632031B (zh) | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN114496761B (zh) | 一种圆形栅纵向mosfet功率器件的制造方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN114744029A (zh) | 一种P型SiC LDMOS功率器件的制造方法 | |
| CN114999922B (zh) | 一种具有耐压结构的碳化硅mosfet的制造方法 | |
| CN117747648A (zh) | 半导体装置 | |
| CN218274607U (zh) | 一种降低栅电荷的碳化硅mosfet | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN115084247A (zh) | 一种双沟槽型碳化硅mosfet的制造方法 | |
| CN115376923A (zh) | 一种非对称沟槽型碳化硅mosfet的制造方法 | |
| CN111627982B (zh) | 一种高性能超结结构igbt的结构及其方法 | |
| CN104269436A (zh) | 采用两种性质的本征应变膜的应变ldmos器件 | |
| CN115000016B (zh) | 一种提高电流能力的碳化硅mosfet的制造方法 | |
| CN217485451U (zh) | 一种U型栅沟槽型SiC MOSFET | |
| CN221304696U (zh) | 一种增加耐压能力的碳化硅mosfet | |
| CN218215313U (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet | |
| CN115083919B (zh) | 一种增加耐压能力的碳化硅mosfet的制造方法 | |
| CN218769540U (zh) | 一种具有耐压结构的碳化硅mosfet | |
| CN217485452U (zh) | 一种P型SiC LDMOS功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |