CN217485452U - 一种P型SiC LDMOS功率器件 - Google Patents

Abstract

本实用新型提供了一种P型SiCLDMOS功率器件，包括：外延层连接至碳化硅衬底上侧面，外延层上设有源区欧姆接触区；隔离区底部连接至所述碳化硅衬底上侧面，所述隔离区一侧面连接至所述外延层，所述隔离区上设有漏极欧姆接触区；承压区底部以及一侧面连接至所述外延层，所述承压区另一侧面连接至所述隔离区；漏极金属层连接至所述漏极欧姆接触区；源极金属层连接至所述源区欧姆接触区；栅极金属层连接至所述外延层；漏极金属层、源极金属层以及栅极金属层之间均设有绝缘层；降低了器件工作在反向耐压情况下的耐压区的空穴浓度，在不改变器件耐压的情况下，减少器件横向尺寸。

Description

一种P型SiC LDMOS功率器件

技术领域

本实用新型涉及一种P型SiC LDMOS功率器件。

背景技术

SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。

然而SiC MOSFET的发展还局限在分立器件领域，对于集成电路领域研究较少，尤其是对于带有耐压能力功率集成电路而言，很少有研究。在功率集成电路中，p型LDMOS是做电源的重要器件，现阶段还没有进行相关研究。

实用新型内容

本实用新型要解决的技术问题，在于提供一种P型SiC LDMOS功率器件，降低了器件工作在反向耐压情况下的耐压区的空穴浓度，在不改变器件耐压的情况下，减少器件横向尺寸。

本实用新型是这样实现的：一种P型SiC LDMOS功率器件，包括：

一碳化硅衬底；

一外延层，所述外延层连接至所述碳化硅衬底上侧面，所述外延层上设有源区欧姆接触区；

一隔离区，所述隔离区底部连接至所述碳化硅衬底上侧面，所述隔离区一侧面连接至所述外延层，所述隔离区上设有漏极欧姆接触区；

一承压区，所述承压区底部以及一侧面连接至所述外延层，所述承压区另一侧面连接至所述隔离区；

一漏极金属层，所述漏极金属层连接至所述漏极欧姆接触区；

一源极金属层，所述源极金属层连接至所述源区欧姆接触区；

一栅极金属层，所述栅极金属层连接至所述外延层；

所述漏极金属层、源极金属层以及栅极金属层之间均设有绝缘层。

进一步地，所述漏极金属层设有突起部，所述突起部一侧面连接至所述绝缘层，所述突起部位于隔离区以及设定长度的承压区上方。

进一步地，所述碳化硅衬底以及外延层均为N型，所述隔离区、承压区、漏极欧姆接触区以及源区欧姆接触区均为P型。

本实用新型的优点在于：

一、本实用新型一种P型SiC LDMOS功率器件为p型导电，适用于集成电路的功率器件；

二、本实用新型一种P型SiC LDMOS功率器件，在不降低耐压等级的情况下，通过漏极电极结构调整，降低了器件工作在反向耐压情况下的耐压区的空穴浓度，在不改变器件耐压的情况下，减少器件横向尺寸；

三、综合来看，该器件通过对漏极结构的微小调整，减少了器件的尺寸，提高了功率密度，对于降低集成电路尺寸来说有较好的意义。

附图说明

下面参照附图结合实施例对本实用新型作进一步的说明。

图1是本实用新型一种P型SiC LDMOS功率器件的结构示意图。

图2是本实用新型一种P型SiC LDMOS功率器件的制造方法的流程图一。

图3是本实用新型一种P型SiC LDMOS功率器件的制造方法的流程图二。

图4是本实用新型一种P型SiC LDMOS功率器件的制造方法的流程图三。

图5是本实用新型一种P型SiC LDMOS功率器件的制造方法的流程图四。

图6是本实用新型一种P型SiC LDMOS功率器件的制造方法的流程图五。

图7是本实用新型一种P型SiC LDMOS功率器件的制造方法的流程图六。

图8是本实用新型一种P型SiC LDMOS功率器件的制造方法的流程图七。

图9是本实用新型一种P型SiC LDMOS功率器件的制造方法的流程图八。

图10是本实用新型一种P型SiC LDMOS功率器件的制造方法的流程图九。

具体实施方式

如图1所示，本实用新型一种P型SiC LDMOS功率器件，包括：

一碳化硅衬底1；

一外延层2，所述外延层2连接至所述碳化硅衬底1上侧面，所述外延层2上设有源区欧姆接触区21；

一隔离区3，所述隔离区3底部连接至所述碳化硅衬底1上侧面，所述隔离区3一侧面连接至所述外延层2，所述隔离区3上设有漏极欧姆接触区31；

一承压区4，所述承压区4底部以及一侧面连接至所述外延层2，所述承压区4另一侧面连接至所述隔离区3；

一漏极金属层5，所述漏极金属层5连接至所述漏极欧姆接触区31；

一源极金属层6，所述源极金属层6连接至所述源区欧姆接触区21；

一栅极金属层7，所述栅极金属层7连接至所述外延层2；

所述漏极金属层5、源极金属层6以及栅极金属层7之间均设有绝缘层8，所述碳化硅衬底1以及外延层2均为N型，所述隔离区3、承压区4、漏极欧姆接触区31以及源区欧姆接触区21均为P型。

所述漏极金属层5设有突起部51，所述突起部51一侧面连接至所述绝缘层8，所述突起部51位于隔离区3以及设定长度的承压区4上方。

漏极金属层5的突起部51和绝缘层8以及下方的隔离区3和小部分承压区4形成了平行板电容器，其有感生电荷的效果。

在漏极金属层5承受大电压时，漏极金属层5为高电平，在隔离区3和小部分承压区4感应生成电子，会进一步降低这两个区域的空穴浓度，从而降低这两个区域的等效掺杂浓度，进而提高承受电压的能力；故在更小尺寸下就能实现器件原来的耐压特性，实现器件的小尺寸化。

在漏极金属层5处于低电平时，等效电容器上下板没有电势差，对器件的导通特性没有影响。

如图2至10所示，上述的P型SiC LDMOS功率器件的制造方法，包括如下步骤：

步骤1：准备一具有外延层2的碳化硅衬底1；

步骤2：在外延层2上形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对外延层2进行离子注入，形成隔离区3；

步骤3：重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对外延层进行离子注入，形成承压区4；

步骤4：重新形成阻挡层9，并对阻挡层蚀刻形成通孔，通过通孔对外延层2以及承压区3进行离子注入，以形成源区欧姆接触区21和漏极欧姆接触区31；

步骤5：清除所有的阻挡层9，进行氧化或者淀积形成绝缘层8；

步骤6：在绝缘层8上形成阻挡层9，并对阻挡层9以及绝缘层8蚀刻形成通孔，之后淀积源极金属层6以及漏极金属层5；

步骤7：重新形成阻挡层9，并对阻挡层9以及绝缘层8蚀刻形成通孔，淀积栅极金属层7；

步骤a、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，淀积漏极金属成为突起部51，形成所述突起部51与隔离区3和承压区4的平行板电容器；

步骤8：清除阻挡层9，完成制造；

所述碳化硅衬底1以及外延层2均为N型，所述隔离区3、承压区4、漏极欧姆接触区31以及源区欧姆接触区21均为P型。

虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。

Claims (3)

1.一种P型SiC LDMOS功率器件，其特征在于，包括：

一碳化硅衬底；

一外延层，所述外延层连接至所述碳化硅衬底上侧面，所述外延层上设有源区欧姆接触区；

一隔离区，所述隔离区底部连接至所述碳化硅衬底上侧面，所述隔离区一侧面连接至所述外延层，所述隔离区上设有漏极欧姆接触区；

一承压区，所述承压区底部以及一侧面连接至所述外延层，所述承压区另一侧面连接至所述隔离区；

一漏极金属层，所述漏极金属层连接至所述漏极欧姆接触区；

一源极金属层，所述源极金属层连接至所述源区欧姆接触区；

一栅极金属层，所述栅极金属层连接至所述外延层；

所述漏极金属层、源极金属层以及栅极金属层之间均设有绝缘层。

2.如权利要求1所述的一种P型SiC LDMOS功率器件，其特征在于，所述漏极金属层设有突起部，所述突起部一侧面连接至所述绝缘层，所述突起部位于隔离区以及设定长度的承压区上方。

3.如权利要求1所述的一种P型SiC LDMOS功率器件，其特征在于，所述碳化硅衬底以及外延层均为N型，所述隔离区、承压区、漏极欧姆接触区以及源区欧姆接触区均为P型。

Images