JP4165829B2 - トランスインピーダンスアンプ - Google Patents

Description

本発明は、光受信回路において、受光素子が光電気変換した電流信号を受信し電圧信号に変換増幅するトランスインピーダンスアンプにかかり、特に、ダイナミックレンジの大きな入力電流に対応できるトランスインピーダンスアンプに関する。

高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（以下、ＰＯＮという：Passive Optical Network）システム等の光伝送回路では、光信号を電気信号に変換する光受信回路において、トランスインピーダンスアンプを用いる。
トランスインピーダンスアンプは、受信した光信号を受光素子により光電気変換して得られた入力電流Ｉｉｎを入力とし、帰還抵抗の値に比例するトランスインピーダンス利得によって、出力電圧Ｖｏｕｔに変換して出力するものである。

この種のトランスインピーダンスアンプでは、入力電流Ｉｉｎが大きくなると出力電圧Ｖｏｕｔの振幅が飽和し波形歪が生じる。
したがって、従来のトランスインピーダンスアンプは、高感度と広ダイナミックレンジ特性を両立させるために、入力電流Ｉｉｎが大きくなった場合に帰還抵抗の値を小さくしてトランスインピーダンス利得を下げることで、大電流入力時も歪の少ない出力電圧Ｖｏｕｔを得るようにしている。

図１５に、従来のトランスインピーダンスアンプ３００の基本構成を示す（例えば、非特許文献１など参照）。このトランスインピーダンスアンプ３００は、増幅回路３１１と利得切替回路３１２とを有し、受光素子１００から出力された入力電流Ｉｉｎを電圧変換して信号増幅を行い出力電圧Ｖｏｕｔを得る回路である。利得切替回路３１２は、帰還抵抗ＲＦとダイオードＤ１を並列に接続した構成である。

このトランスインピーダンスアンプ３００では、入力電流Ｉｉｎが大きくなった場合、増幅回路３１１の入力端子と出力端子との電圧差が大きくなって、帰還抵抗ＲＦと並列に挿入したダイオードＤ１がオンする。これにより、等価的に帰還抵抗の値が下がるため、トランスインピーダンス利得が下がり、大電流が入力された場合でも出力電圧Ｖｏｕｔの飽和を回避できる。

図１６に、利得切替回路として、ダイオードのオン／オフにより１つの帰還抵抗ＲＦの値を切り替えるだけでなく、複数の帰還抵抗を切替接続するよう構成した従来の他のトランスインピーダンスアンプ４００の基本構成を示す（例えば、特許文献１など参照）。このトランスインピーダンスアンプ４００は、トランスインピーダンスアンプコア回路４１０と、利得切替判断回路４２０とを備えている。トランスインピーダンスアンプコア回路４１０は、増幅回路４１１と利得切替回路４１２とを有し、受光素子１００から出力された入力電流Ｉｉｎを電圧変換して信号増幅を行う。利得切替判断回路４２０は、トランスインピーダンスアンプコア回路４１０からの出力電圧Ｖｏｕｔに応じて利得切替回路４１２での利得切り替えを制御する。

このトランスインピーダンスアンプ４００は、スイッチが直列接続された複数の帰還抵抗で利得切替回路４１２を構成し、増幅回路４１１からの出力電圧Ｖｏｕｔの直流レベルを利得切替判断回路４２０によりモニタして得た利得切替信号ＳＥＬによって、利得切替回路４１２のスイッチをオン／オフして帰還抵抗の値を切り替えるものである。

なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特許第３２５９７０７号（特開２０００−２５２７７４）公報 猿渡、菅原、井辺、著「１５６Ｍｂｐｓバースト信号対応光受信器」、電子情報通信学会総合大会、予稿集、１９９７年、Ｂ−１０−１２８

通常、高速データ伝送を可能とする光伝送システム、特にＰＯＮシステムにおいては、高感度で広入力ダイナミックレンジ、かつバースト応答性が要求される。図１７にＰＯＮシステムの構成を示す。このＰＯＮシステムは、１台の局側装置（ＯＬＴ：Optical Line Terminal）５０１と複数台の宅側装置（ＯＮＵ：Optical Network Unit）５１１〜５１ｎとからなり、光カプラ５０２などのパッシブデバイスと光ファイバ５０３を介して接続されている。

この際、各宅側装置５１１〜５１ｎからの上り（ＯＮＵからＯＬＴへ）のデータすなわちパケット５２１〜５２ｎは、それぞれの経路の違いにより、局側装置５０１への到達時の光パワーが異なってくる。このため、局側装置５０１の光受信回路で用いられるトランスインピーダンスアンプ（ＴＩＡ：TransImpedance Amp）には広いダイナミックレンジが要求される。

図１７のＰＯＮシステムでは、ある宅側装置がパケットを送出している間（パケット期間）は、他の宅側装置はパケットを送出できないので、伝送効率を高めるには、パケット間の時間を短くする必要がある。図１８に示すように、パケット５２０の先頭には、プリアンブル５３１と呼ばれる特定ビットが用意され、局側装置５０１でパケットの同期に使用される。

前述したように、局側装置５０１への到達時の光パワーの差Ｐｄに起因して、各パケット５２０の信号振幅はパケットごとに異なっている。また、伝送効率を高めるためには、短いプリアンブル５３１でパケットを同期させて後続のペイロード５３２を受信しなければならず、短いプリアンブル５３１で、瞬時に利得を切り替えることができる光受信回路が必要となる。このため、光受信回路には、瞬時応答が可能で、広ダイナミックレンジを有するトランスインピーダンスアンプが要求される。

しかしながら、前述した従来技術では、例えば、図１５で説明した従来のトランスインピーダンスアンプ３００によれば、帰還抵抗ＲＦに並列にダイオードＤ１を挿入する構成であるため、入力電流Ｉｉｎが大きくなった場合、出力電圧Ｖｏｕｔの直流伝達特性に大きな歪が生じてしまい、出力電圧Ｖｏｕｔの波形のデューティが悪化してしまう。デューティ特性が悪くなると符号誤りが生じ伝送特性の劣化を引き起こすという問題があった。

また、図１６で説明した従来のトランスインピーダンスアンプ４００によれば、直流伝達特性の歪の問題は解決できるが、利得切替判断回路４２０での利得切替の判断は、通常、トランスインピーダンスアンプ４００の出力電圧Ｖｏｕｔの高レベルと低レベルを、ハイレベルホールド回路、ローレベルホールド回路でそれぞれホールドし、その電位差が一定以上になったことをコンパレータ４２３等で識別することで切替判断を行うため、ホールドに時間がかかり、瞬時応答性に劣ってしまうという問題があった。

すなわち、ハイレベルホールド回路は、オペアンプ４２１、コンデンサＣ１、ダイオードＤ２で構成され、またローレベルホールド回路は、オペアンプ４２２、コンデンサＣ２、ダイオードＤ３で構成され、ホールド性を確保するには、コンデンサＣ１，Ｃ２に大きな容量を持たせることが必要であるが、その場合、コンデンサＣ１，Ｃ２に充電するまでの時間がかかるため瞬時応答が難しくなる。また、ＬＳＩ内にコンデンサＣ１、Ｃ２を構成した場合はレイアウト面積が大きくなってしまう。

さらに、高感度で広ダイナミックレンジを実現するために、利得切替回路４１２の帰還抵抗の本数が２本以上に増えた場合、利得切替判断アルゴリズムで利得の状態を把握しておく必要があり、回路構成の複雑化とともに瞬時応答性を下げる要因となる。なお、利得状態を把握する回路例としては、例えば図１９に示すようなＳＲラッチ回路４３１，４３２とアンド回路４３を使用した論理回路によって状態を保持する保持回路４３０が知られている。

以上のように、従来の高感度で広入力ダイナミックレンジを実現するトランスインピーダンスアンプでは、バーストデータに対応した瞬時応答を実現できないという課題があった。また、瞬時応答性を重視した場合、ノイズによる誤動作が増加する傾向があるため、ノイズを抑制して動作安定性を得るための構成も必要となるが、前述した従来技術では、このようなノイズに対する動作安定性についてあまり考慮されていないという課題があった。
本発明はこのような課題を解決するためのものであり、高感度および広入力ダイナミックレンジを実現でき、バーストデータに対応した瞬時応答を実現できるとともに、ノイズに対する動作安定性を実現できるトランスインピーダンスアンプを提供することを目的としている。

このような目的を達成するために、本発明にかかるトランスインピーダンスアンプは、入力された電流を所望の利得で増幅し電圧信号として出力する第１の増幅回路を含む、第１のトランスインピーダンスアンプコア回路と、第１の増幅回路と同一構成を有し電流が無入力の場合の電圧信号を出力する第２の増幅回路を含む、第２のトランスインピーダンスアンプコア回路と、第１および第２のトランスインピーダンスアンプコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、この中間段バッファ回路から出力された差動出力信号を比較入力電圧とし、この比較入力電圧を第１のヒステリシス特性で比較判定した結果に基づき第１および第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路とを備え、第１のトランスインピーダンスアンプコア回路は、利得切替信号に基づき第１の増幅回路の利得を切り替える第１の利得切替回路を有し、第２のトランスインピーダンスアンプコア回路は、利得切替信号に基づき第２の増幅回路の利得を切り替える第２の利得切替回路と、第２の増幅回路に接続されて当該第２のトランスインピーダンスアンプコア回路から出力する電圧信号の高周波成分を減衰させるフィルタ回路と、当該フィルタ回路の接続端子の少なくともいずれか一方に設けられて、利得切替信号に基づき最も高い利得が切替選択されている状態で当該フィルタ回路を動作させ、利得切替信号に基づき最も高い利得以外の利得が切替選択されている状態で当該フィルタ回路を非動作とするスイッチとを有している。

また、第２の増幅回路により、入力端子に接続された信号入力端子へ入力された電流を帰還抵抗値で定まる利得で増幅し信号出力端子から電圧信号として出力し、第２の利得切替回路を第２の増幅回路の信号入力端子と信号出力端子の間に接続して、利得切替信号に基づき帰還抵抗値を切り替えるものとし、フィルタ回路を、第２の増幅回路の信号入力端子と信号出力端子の間に接続された容量素子で実現してもよい。

あるいは、第２の増幅回路により、入力端子に接続された信号入力端子へ入力された電流を帰還抵抗値で定まる利得で増幅し信号出力端子から電圧信号として出力し、第２の利得切替回路を第２の増幅回路の信号入力端子と信号出力端子の間に接続して、利得切替信号に基づき帰還抵抗値を切り替えるものとし、フィルタ回路を、第２の増幅回路の信号入力端子と所定電源電位との間に接続された容量素子で実現してもよい。

あるいは、第２の増幅回路により、入力端子に接続された信号入力端子へ入力された電流を帰還抵抗値で定まる利得で増幅し信号出力端子から電圧信号として出力し、第２の利得切替回路を第２の増幅回路の信号入力端子と信号出力端子の間に接続して、利得切替信号に基づき帰還抵抗値を切り替えるものとし、フィルタ回路を、第２の増幅回路の信号出力端子と所定電源電位との間に接続された容量素子で実現してもよい。

また、スイッチとして、ＭＯＳトランジスタを用いてもよい。

本発明によれば、利得切替判断回路により、中間段バッファ回路からの差動出力信号である比較入力電圧が第１のヒステリシス特性で比較判定された結果に基づき利得切替信号が出力されて、第１および第２のトランスインピーダンスアンプコア回路の利得が切り替えられる利得切替動作が行われるとともに、第２のトランスインピーダンスアンプコア回路のフィルタ回路により、第２のトランスインピーダンスアンプコア回路から高周波成分が減衰した出力信号が出力される。また、利得切替信号に基づき最も高い利得が切替選択されている状態で当該フィルタ回路が動作し、利得切替信号に基づき最も高い利得以外の利得が切替選択されている状態で当該フィルタ回路が非動作となる。

これにより、比較入力電圧に基づき利得切替要否を判断するためにヒステリシス特性が利用されるため、利得切替判断のための比較入力電圧を応答時間の遅いレベルホールド回路で保持する必要がなくなり、入力電流に応じて変化する比較入力電圧に基づき瞬時に利得切替判断が可能となり、バーストデータに対応した瞬時応答を実現できる。また、フィルタ回路により、第２のトランスインピーダンスアンプコア回路からの出力信号の雑音帯域を削減でき、十分な低雑音特性が得られる。

また、利得切り替えを行う場合、歪みの少ない差動信号を生成するために参照電位を出力する第２のトランスインピーダンスコア回路は、第１のトランスインピーダンス回路の出力電位と同じ出力電位を生成する必要があるが、第２のトランスインピーダンスコア回路の雑音帯域を削減するフィルタ回路をスイッチで切替制御を行うことにより、雑音特性を改善できるとともに瞬時応答性と動作安定を得ることができる。
したがって、低雑音性を重視した場合でも、ノイズを抑制して動作安定を得ることができ、瞬時応答性と動作安定性とを兼ね備えたトランスインピーダンスアンプを実現できる。

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかるトランスインピーダンスアンプについて説明する。図１は、本発明の第１の実施の形態にかかるトランスインピーダンスアンプの構成を示すブロック図である。

このトランスインピーダンスアンプ２００は、高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（ＰＯＮ）システム等の光伝送回路において、受光素子１００で受信した光ファイバからの光信号を電気信号に変換する光受信回路で用いられる。

図１に示すように、トランスインピーダンスアンプ２００は、主な回路構成として、第１のトランスインピーダンスアンプコア回路２１０、第２のトランスインピーダンスアンプコア回路２２０、中間段バッファ回路２３０、出力バッファ回路２４０、および利得切替判断回路２５０を備えている。

第１のトランスインピーダンスアンプコア回路２１０は、入力端子が受光素子１００の出力端子に接続されて、受光素子１００から出力された入力電流Ｉｉｎを電圧変換して信号増幅を行い、入力電流Ｉｉｎに応じて変化する出力電圧Ｖ１を出力端子から出力する増幅回路２１１と、この増幅回路２１１の入力端子と出力端子との間に接続されて、利得切替判断回路２５０からの利得切替信号ＳＥＬに応じて増幅回路２１１のトランスインピーダンス利得を切り替える利得切替回路２１２とを有している。

第２のトランスインピーダンスアンプコア回路２２０は、第１のトランスインピーダンスアンプコア回路２１０の増幅回路２１１と同様であるものの入力端子が開放されており、出力電圧Ｖ１の参照電圧として入力電流Ｉｉｎに応じて変化しない一定の出力電圧Ｖ２を出力端子から出力する増幅回路２２１と、第１のトランスインピーダンスアンプコア回路２１０の利得切替回路２１２と同様の利得切替回路２２２と、増幅回路２２１から出力される出力電圧Ｖ２の高周波成分を減衰させるフィルタ回路２２３とを有している。

中間段バッファ回路２３０は、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の出力端子が差動入力端子に接続されて、この差動入力端子に入力された出力電圧Ｖ１，Ｖ２を差動増幅し（例えば、利得＝１）、出力電圧Ｖ３（非反転出力）および出力電圧Ｖ４（反転出力）からなる差動出力信号として差動出力端子から出力するバッファ回路である。
出力バッファ回路２４０は、中間段バッファ回路２３０の差動出力端子が差動入力端子に接続されて、この差動入力端子に入力された出力電圧Ｖ３，Ｖ４を差動増幅し（例えば、利得＝１）、出力電圧Ｖｏｕｔｐ（非反転出力）およびＶｏｕｔｎ（反転出力）を、トランスインピーダンスアンプ２００の出力電圧Ｖｏｕｔとして出力するバッファ回路である。

利得切替判断回路２５０は、中間段バッファ回路２３０の出力電圧Ｖ３，Ｖ４からなる比較入力電圧Ｖｃ（＝Ｖ４−Ｖ３）を入力として、この比較入力電圧を第１のヒステリシス特性で比較判定した結果に基づき第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得切替回路２１２，２２２に利得切替信号ＳＥＬを出力する利得切替コンパレータ２５１を有し、この利得切替信号ＳＥＬにより、受光素子１００からの入力電流Ｉｉｎに応じて第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得を切り替える判断回路である。

本実施の形態では、利得切替判断回路２５０で、中間段バッファ回路２３０からの差動出力信号である比較入力電圧Ｖｃを第１のヒステリシス特性で比較判定した結果に基づき利得切替信号を出力することにより、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得を切り替える利得切替動作を行うとともに、第２のトランスインピーダンスアンプコア回路２２０から高周波成分を減衰させた出力電圧Ｖ２を出力するようにしたものである。

［トランスインピーダンスアンプコア回路］
次に、図２および図３を参照して、本発明の第１の実施の形態にかかるトランスインピーダンスアンプで用いられる第１のトランスインピーダンスアンプコア回路について詳細に説明する。図２は、本発明の第１の実施の形態にかかるトランスインピーダンスアンプで用いられる第１のトランスインピーダンスアンプコア回路の構成を示す回路図である。図３は、本発明の第１の実施の形態にかかるトランスインピーダンスアンプで用いられる第２のトランスインピーダンスアンプコア回路の構成を示す回路図である。

図２に示すように、第１のトランスインピーダンスアンプコア回路２１０は、増幅回路２１１と利得切替回路２１２とから構成されている。
増幅回路２１１は、入力端子に接続された信号入力端子へ入力された入力電流Ｉｉｎを帰還抵抗値で定まる利得で増幅し信号出力端子から電圧信号として出力する増幅回路である。
利得切替回路２１２は、増幅回路２１１の信号入力端子と信号出力端子の間に接続されて、利得切替判断回路２５０からの利得切替信号ＳＥＬに基づき増幅回路２１１の帰還抵抗値を切り替える回路である。図２において、利得切替回路２１２は、抵抗素子ＲＦａと抵抗素子ＲＦｂ（抵抗値：ＲＦａ＞ＲＦｂ）の並列回路から構成されており、抵抗素子ＲＦｂには利得切替信号ＳＥＬに応じてオン／オフするスイッチＳＷ１が直列接続されている。

このスイッチＳＷ１は、例えばＮＭＯＳトランジスタからなり、そのゲート端子に入力される利得切替信号ＳＥＬがLOWレベルの場合に非導通（オフ）状態となって、利得切替回路２１２全体の帰還抵抗値は抵抗素子ＲＦａの抵抗値となる。一方、ゲート端子に入力される利得切替信号ＳＥＬがHIGHレベルの場合に導通（オン）状態となって、抵抗素子ＲＦａと抵抗素子ＦＲｂが並列接続され、利得切替回路２１２全体の帰還抵抗値は抵抗素子ＲＦａと抵抗素子ＦＲｂの並列接続抵抗値となる。
したがって、利得切替信号ＳＥＬがLOWレベルの場合は帰還抵抗値が大きいため、第１のトランスインピーダンスアンプコア回路２１０の利得が大きくなり、利得切替信号ＳＥＬがHIGHレベルの場合は帰還抵抗値が小さいため、第１のトランスインピーダンスアンプコア回路２１０の利得は小さくなる。

図３に示すように、第２のトランスインピーダンスアンプコア回路２２０は、増幅回路２２１、利得切替回路２２２、およびフィルタ回路２２３から構成されている。
増幅回路２２１は、信号入力端子へ入力された入力電流Ｉｉｎを帰還抵抗値で定まる利得で増幅し信号出力端子から電圧信号として出力する増幅回路である。第２のトランスインピーダンスアンプコア回路２２０の場合、信号入力端子が開放されているため入力電流Ｉｉｎがゼロ（無入力）の場合の出力電圧Ｖ２（直流電圧）が信号出力端子から出力される。

利得切替回路２２２は、増幅回路２２１の信号入力端子と信号出力端子の間に接続されて、利得切替判断回路２５０からの利得切替信号ＳＥＬに基づき増幅回路２２１の帰還抵抗値を切り替える回路である。図３において、利得切替回路２２２は、抵抗素子ＲＦａと抵抗素子ＲＦｂの並列回路から構成されており、抵抗素子ＲＦｂには利得切替信号ＳＥＬに応じてオン／オフするスイッチＳＷ１が直列接続されている。なお、利得切替回路２２２の動作については、前述した利得切替回路２１２と同様であり、ここでの説明は省略する。

フィルタ回路２２３は、増幅回路２２１から出力される出力電圧Ｖ２の高周波成分を減衰させる回路である。図３には、増幅回路２２１の信号入力端子と信号出力端子の間に接続された容量素子Ｃからなるフィルタ回路２２３が示されており、増幅回路２２１および利得切替回路２２２と協働して、ローパスフィルタ機能付きの増幅回路を構成している。
このフィルタ回路２２３の配置位置については、増幅回路２２１の信号入力端子と信号出力端子の間に限定されるものではなく、フィルタ回路２２３Ｘやフィルタ回路２２３Ｙなど、他の位置に配置してもよい。

例えば、フィルタ回路２２３Ｘは、増幅回路２２１の信号入力端子と接地電位との間に接続した例を示しており、増幅回路２２１へ入力される入力信号の高周波成分がフィルタ回路２２３Ｘの容量素子Ｃにより減衰し、結果として低雑音の出力電圧Ｖ２が第２のトランスインピーダンスアンプコア回路２２０から出力される。
また、フィルタ回路２２３Ｙは、増幅回路２２１の信号出力端子と接地電位との間に接続した例を示しており、増幅回路２２１から出力される出力電圧Ｖ２の高周波成分がフィルタ回路２２３Ｙの容量素子Ｃにより減衰し、結果として低雑音の出力電圧Ｖ２が第２のトランスインピーダンスアンプコア回路２２０から出力される。
なお、フィルタ回路２２３Ｘ，２２３Ｙにおいて、容量素子の一端が接続される接地電位は、低インピーダンスであれば任意の電源電位でよい。

［第１の実施の形態の動作］
次に、図４〜図７を参照して、本発明の第１の実施の形態にかかるトランスインピーダンスアンプの動作について説明する。図４は、本発明の第１の実施の形態にかかるトランスインピーダンスアンプの各部における信号波形例である。図５は、利得切替コンパレータが持つヒステリシス特性例である。図６は、利得切替コンパレータの動作特性例である。図７は、本発明の第１の実施の形態にかかるトランスインピーダンスアンプの動作例を示すタイミングチャートである。

まず、図４を参照して、第１のトランスインピーダンスアンプコア回路２１０、第２のトランスインピーダンスアンプコア回路２２０、中間段バッファ回路２３０、および出力バッファ回路２４０の動作について説明する。
光ファイバを介して宅側装置（ＯＮＵ）から局側装置（ＯＬＴ）へ到達した光信号は、局側装置の光波長分割多重回路（ＷＤＭ：Wavelength Division Multiplex）で分離された後、光受信回路の受光素子１００により光電気変換され、入力電流Ｉｉｎとしてトランスインピーダンスアンプ２００へ入力される。

トランスインピーダンスアンプ２００の第１のトランスインピーダンスアンプコア回路２１０は、入力された入力電流Ｉｉｎを増幅回路２１１で電圧変換して信号増幅を行い、この入力電流Ｉｉｎに応じて変化する出力電圧Ｖ１を出力する。
一方、第２のトランスインピーダンスアンプコア回路２２０は、常時、出力電圧Ｖ１の参照電圧として入力電流Ｉｉｎに応じて変化しない一定の出力電圧Ｖ２を出力している。

中間段バッファ回路２３０には、これら第１のトランスインピーダンスアンプコア回路２１０の出力電圧Ｖ１と、第２のトランスインピーダンスアンプコア回路２２０の出力電圧Ｖ２が入力され、入力電流Ｉｉｎが大きくなると出力電圧Ｖ３，Ｖ４との間の電位差（Ｖ４−Ｖ３）が大きくなるような差動出力信号が得られる。これら出力電圧Ｖ３，Ｖ４は、所定の中心電位Ｖ０を中心として上下に対称な振幅を持つ信号波形となる。
中間段バッファ回路２３０の差動出力信号は、出力バッファ回路２４０に入力され、出力電圧Ｖｏｕｔｐ（非反転出力）およびＶｏｕｔｎ（反転出力）からなるトランスインピーダンスアンプ２００の出力電圧Ｖｏｕｔとして出力される。

次に、図５〜図７を参照して、利得切替判断回路２５０の動作について説明する。
中間段バッファ回路２３０の差動出力信号は、比較入力電圧Ｖｃとして利得切替判断回路２５０へ供給され、利得切替判断回路２５０の利得切替コンパレータ２５１へ入力される。
図５に示すように、利得切替コンパレータ２５１は、所定の電圧検出レベルＶｈからなるヒステリシス特性（第１のヒステリシス特性）を有している。ここでは、ヒステリシスコンパレータの立ち上がり動作が行われる差動入力端子の入力電圧すなわち比較入力電圧を電圧検出レベルという。

本実施の形態にかかるトランスインピーダンスアンプ２００の構成では、常に、受光素子１００から入力電流Ｉｉｎが入力されるため、出力電圧Ｖ２＞出力電圧Ｖ１となり、比較入力電圧Ｖｃ（＝Ｖ４−Ｖ３）＞０である。
このような比較入力電圧Ｖｃを差動入力とする利得切替コンパレータ２５１では、比較入力電圧Ｖｃが電圧検出レベルＶｈと比較されることになる。したがって、比較入力電圧Ｖｃが電圧検出レベルＶｈを超えた時点で、利得切替コンパレータ２５１からの出力すなわち利得切替信号ＳＥＬの論理が反転する。

この際、一度反転した場合、そのヒステリシス特性の立ち下がり動作まで比較入力電圧Ｖｃが変化しない限り、出力論理はリセットされない。本実施の形態では、比較入力電圧Ｖｃ＞０であるため、ヒステリシス特性の立ち下がり動作まで比較入力電圧Ｖｃが変化せず、結果として一度反転した場合には、その論理が保持される。したがって、入力信号Ｉｉｎがゼロの場合の比較入力電圧Ｖｃを基準電圧Ｖｎとした場合、利得切替コンパレータ２５１では、基準電圧Ｖｎより高い比較入力電圧Ｖｃに対するヒステリシス特性（立ち上がり動作領域）しか利用されていない。
本実施の形態では、パケットを受信する前に、利得切替信号ＳＥＬの論理を「利得大」に初期化しておき、利得切替コンパレータ２５１のヒステリシス特性における立ち上がり動作に応じて、利得切替信号ＳＥＬの論理を「利得大」から「利得小」へ切り替えている。

なお、利得切替信号ＳＥＬの初期化については、外部からのリセット信号に応じて、利得切替コンパレータ２５１内部のヒステリシスコンパレータの比較電位を強制的に初期値に戻すスイッチ（ＭＯＳトランジスタ）を、利得切替コンパレータ２５１内に設ければよい。外部リセット信号については、公知の技術を利用して、網側からパケットごとに送られているリセット信号を検出して得ることができる。

したがって、図６に示すように、入力電流Ｉｉｎが電流値Ｉ１に到達した時点で、比較入力電圧Ｖｃが電圧検出レベルＶｈへ到達し、利得切替コンパレータ２５１が立ち上がり動作して、利得切替信号ＳＥＬの論理が「利得大」から「利得小」へ切り替えられる。これにより、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得が小さくなり、結果としてトランスインピーダンスアンプの出力電圧Ｖｏｕｔや比較入力電圧Ｖｃは小さくなる。

これにより、図７に示すように、時刻Ｔ１においてパケットの受信が開始されて入力電流Ｉｉｎが増加し、時刻Ｔ２において比較入力電圧Ｖｃが電圧検出レベルＶｈへ到達した場合、利得切替コンパレータ２５１からの利得切替信号ＳＥＬが「利得大」から「利得小」へ反転する。これにより、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得が小さくなる。

この後、利得低減により比較入力電圧Ｖｃが電圧検出レベルＶｈを下回っても、利得切替コンパレータ２５１のヒステリシス特性により、Ｖｃ＜−Ｖｈとならない限り利得切替コンパレータ２５１は立ち下がり動作せず、利得切替信号ＳＥＬは「利得大」から「利得小」へは反転しない。これにより、利得切替信号ＳＥＬの論理が「利得大」から「利得小」へ切り替えられた後、利得低減さらには入力電流Ｉｉｎの低減が発生した場合でも、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得は保持され、安定した出力電圧Ｖｏｕｔが出力される。

このように、本実施の形態では、利得切替判断回路２５０で、中間段バッファ回路２３０からの差動出力信号である比較入力電圧Ｖｃを第１のヒステリシス特性で比較判定した結果に基づき利得切替信号ＳＥＬを出力することにより、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得を切り替える利得切替動作を行うようにしたので、比較入力電圧Ｖｃに基づき利得切替要否を判断するためにヒステリシス特性が利用されるため、利得切替判断のための比較入力電圧Ｖｃを応答時間の遅いレベルホールド回路で保持する必要がなくなり、入力電流Ｉｉｎに応じて変化する比較入力電圧Ｖｃに基づき瞬時に利得切替判断が可能となり、バーストデータに対応した瞬時応答を実現できる。

さらに、本実施の形態では、第２のトランスインピーダンスアンプコア回路２２０にフィルタ回路２２３を設け、高周波成分を減衰させた出力電圧Ｖ２を出力するようにしたので、リファレンス電圧となる出力電圧Ｖ２の信号帯域を削減でき、十分な低雑音特性が得られる。

本実施の形態のように、トランスインピーダンスアンプコア回路を２つ設け、そのうち一方の第１のトランスインピーダンスアンプコア回路２１０を、受光素子１００からの入力電流Ｉｉｎを増幅するメインコアとして用い、他方の第２のトランスインピーダンスアンプコア回路２２０を、リファレンス電位を発生させるダミーコアとして用いる構成のトランスインピーダンスアンプでは、低雑音化するためメインコアとダミーコアで同一の回路構成を用いる。
しかしながら、このような構成では、高い瞬時応答性か得られるものの、ダミーコアもメインコアと同一の広い周波数特性を持つため、本来、直流成分しか必要のないリファレンス電圧にノイズによる高周波成分が現れやすく、雑音特性が悪化する原因となる。

本実施の形態では、このダミーコアに相当する第２のトランスインピーダンスアンプコア回路２２０にフィルタ回路２２３を設けて、第２のトランスインピーダンスアンプコア回路２２０の周波数特性のうち高周波帯域を削減するようにしたので、リファレンス電圧すなわち出力電圧Ｖ２の信号帯域を削減でき、十分な低雑音特性が得られる。
したがって、瞬時応答性を重視した場合でも、ノイズを抑制して動作安定性を得ることができ、瞬時応答性と動作安定性とを兼ね備えたトランスインピーダンスアンプを実現できる。

［第２の実施の形態］
次に、図８を参照して、本発明の第２の実施の形態にかかるトランスインピーダンスアンプについて説明する。図８は、本発明の第２の実施の形態にかかるトランスインピーダンスアンプで用いられる利得切替判断回路の構成を示す回路図である。図９は、本発明の第２の実施の形態にかかるトランスインピーダンスアンプで用いられる第１のトランスインピーダンスアンプコア回路の構成例を示す回路図であり、前述の図２と同じまたは同等部分には同一符号を付してある。図１０は、本発明の第２の実施の形態にかかるトランスインピーダンスアンプで用いられる第２のトランスインピーダンスアンプコア回路の構成例を示す回路図であり、前述の図３と同じまたは同等部分には同一符号を付してある。

前述した第１の実施の形態では、トランスインピーダンスアンプコア回路２１０，２２０での利得切り替えが「利得大」と「利得小」の１段切り替えの場合を例として説明した。本実施の形態では、利得切り替えが複数段の場合について、具体的には、トランスインピーダンスアンプコア回路２１０，２２０での利得切り替えが「利得大」、「利得中」、および「利得小」の２段切り替えの場合を例として説明する。なお、本実施の形態にかかるトランスインピーダンスアンプのうち、利得切替判断回路と第１および第２のトランスインピーダンスアンプコア回路以外の構成については、前述した第１の実施の形態と同等であり、ここでの詳細な説明は省略する。

図８に示すように、前述した第１の実施の形態で説明した利得切替判断回路２５０と比較して、本実施の形態で用いる利得切替判断回路２５０Ａには、前述した利得切替コンパレータ２５１に加えて、利得切替コンパレータ２５２とスイッチ２５３とが追加されている。このうち、利得切替コンパレータ２５２については、前述した利得切替コンパレータ２５１と同等である。

スイッチ２５３は、中間段バッファ回路２３０の差動出力端子と、利得切替コンパレータ２５２の差動入力端子との間に設けられたスイッチ回路である。スイッチ２５３の切替制御入力端子には、利得切替コンパレータ２５１の出力端子が接続されており、利得切替コンパレータ２５１から出力される第１の利得切替信号ＳＥＬ１の論理が「利得大」から「利得中」へ反転した時点で「オフ」から「オン」へ動作して、比較入力電圧Ｖｃを利得切替コンパレータ２５２へ供給する。

利得切替コンパレータ２５２は、差動入力端子がスイッチ２５３を介して中間段バッファ回路２３０の差動出力端子に接続されて、この差動入力端子に入力された比較入力電圧Ｖｃをヒステリシス特性で比較判定し、その結果に応じた利得切替信号ＳＥＬ２を出力端子から出力することにより、トランスインピーダンスアンプコア回路２１０，２２０の利得を「利得中」から「利得小」へ切り替える利得切替動作を行うヒステリシスコンパレータである。

また、図９に示すように、前述した第１の実施の形態で説明した第１のトランスインピーダンスアンプコア回路２１０と比較して、本実施の形態で用いる第１のトランスインピーダンスアンプコア回路２１０Ａには、利得切替回路２１２に代えて利得切替回路２１２Ａが設けられている。

利得切替回路２１２Ａは、利得切替回路２１２の抵抗素子ＲＦａに対して、抵抗素子ＲＦｃ（抵抗値：ＲＦａ＞ＲＦｂ＞ＲＦｃ）とスイッチＳＷ２の直列接続回路が並列的に追加されている。この際、スイッチＳＷ１が第１の利得切替信号ＳＥＬ１の論理に応じて動作し、スイッチＳＷ２が第２の利得切替信号ＳＥＬ２の論理に応じて動作する。スイッチＳＷ１，ＳＷ２をオフさせた状態で帰還抵抗値が最も大きく「利得大」となる。以下、スイッチＳＷ１，ＳＷ２を順にオンさせることにより帰還抵抗値が段階的に小さくなり、「利得大」→「利得中」→「利得小」と遷移する。

また、図１０に示すように、前述した第１の実施の形態で説明した第２のトランスインピーダンスアンプコア回路２２０と比較して、本実施の形態で用いる第２のトランスインピーダンスアンプコア回路２２０Ａには、利得切替回路２２２に代えて利得切替回路２２２Ａが設けられており、フィルタ回路２２３に代えてフィルタ回路２２３Ａが設けられている。

利得切替回路２２２Ａは、利得切替回路２１２Ａと同様の構成であり、スイッチＳＷ１，ＳＷ２を順にオンさせることにより帰還抵抗値が段階的に小さくなり、「利得大」→「利得中」→「利得小」と遷移する。
フィルタ回路２２３Ａは、容量素子ＣとスイッチＳＷｃの直列接続回路から構成されており、第１の利得切替信号ＳＥＬ１および第２の利得切替信号ＳＥＬ２の論理に応じて切り替えられる第２のトランスインピーダンスアンプコア回路２２０Ａの利得に合わせて、容量素子Ｃの接続／開放が制御される。

［第２の実施の形態の動作］
次に、図１１を参照して、本発明の第２の実施の形態にかかるトランスインピーダンスアンプの動作について説明する。図１１は、利得切替コンパレータの動作特性例である。図１２は、本発明の第２の実施の形態にかかるトランスインピーダンスアンプの動作例を示すタイミングチャートである。ここでは、第１および第２のトランスインピーダンスアンプコア回路２１０Ａ，２２０Ａの利得が最大のときのみフィルタ回路２２３Ａを動作させ、他の利得のときにはフィルタ回路２２３Ａを非動作状態とする場合について説明する。

図１１に示すように、入力電流Ｉｉｎが増加して電流値Ｉ１に到達するまでの期間すなわち初期状態には、比較入力電圧Ｖｃが電圧検出レベルＶｈより小さいため利得切替信号ＳＥＬ１が「利得大」の論理を示す。これに応じてスイッチ２５３はオフ状態に制御されており、利得切替コンパレータ２５２に比較入力電圧Ｖｃは供給されないため、利得切替信号ＳＥＬ２は「利得中」の論理を示す。したがって、利得切替回路２１２Ａ，２１２ＢのスイッチＳＷ１，ＳＷ２はオフ状態となって「利得大」が選択される。

また、利得切替信号ＳＥＬ１によりスイッチＳＷｃがオン状態となって容量素子Ｃが増幅回路２２１の信号入力端子と信号出力端子との間に接続されてフィルタ回路２２３Ａが動作する。これにより、「利得大」が選択された場合、第２のトランスインピーダンスアンプコア回路２２０の周波数特性のうち高周波帯域が削減されて、リファレンス電圧すなわち出力電圧Ｖ２の信号帯域が削減され、低雑音特性を有するトランスインピーダンスアンプが実現される。

その後、入力電流Ｉｉｎが増加して電流値Ｉ１に達した時点で、比較入力電圧Ｖｃが電圧検出レベルＶｈに到達し、利得切替コンパレータ２５１が立ち上がり動作して、利得切替信号ＳＥＬ１の論理が「利得大」から「利得中」へ切り替えられる。これにより、利得切替回路２１２Ａ，２１２ＢのスイッチＳＷ１がオン状態に制御されて帰還抵抗値が小さくなり「利得中」が選択される。
また、利得切替信号ＳＥＬ１によりスイッチＳＷｃがオフ状態となって容量素子Ｃが増幅回路２２１の信号入力端子と信号出力端子との間から切り離されてフィルタ回路２２３Ａが非動作となる。これにより、「利得大」以外が選択された場合、第２のトランスインピーダンスアンプコア回路２２０の周波数特性は削減されなくなる。

利得切替信号ＳＥＬ１の論理が「利得大」から「利得中」へ切り替えられた場合、スイッチ２５３がオン状態となって比較入力電圧Ｖｃが利得切替コンパレータ２５２へ供給される。この際、前述したように第１および第２のトランスインピーダンスアンプコア回路２１０Ａ，２２０Ａの利得が「利得中」に制御されるため、結果としてトランスインピーダンスアンプの出力電圧Ｖｏｕｔや比較入力電圧Ｖｃが低減する。このため、利得切替コンパレータ２５２では、比較入力電圧Ｖｃが電圧検出レベルＶｈに到達せず、利得切替信号ＳＥＬ２の論理は「利得中」のままとなる。

その後、入力電流Ｉｉｎがさらに増加して電流値Ｉ２に到達した時点で、比較入力電圧Ｖｃが電圧検出レベルＶｈへ再び到達し、利得切替コンパレータ２５２が立ち上がり動作して、利得切替信号ＳＥＬ２の論理が「利得中」から「利得小」へ切り替えられる。これにより、利得切替回路２１２Ａ，２１２ＢのスイッチＳＷ２がオン状態に制御されて帰還抵抗値がさらに小さくなり「利得小」が選択される。
また、利得切替信号ＳＥＬ１によりスイッチＳＷｃはオフ状態のままであり容量素子Ｃが増幅回路２２１の信号入力端子と信号出力端子との間から切り離されてフィルタ回路２２３Ａが非動作のままとなる。これにより、「利得大」以外が選択された場合、第２のトランスインピーダンスアンプコア回路２２０の周波数特性は削減されなくなる。

これにより、図１２に示すように、時刻Ｔ１１においてパケットの受信が開始されて比較入力電圧Ｖｃが電圧検出レベルＶｈへ到達するまでの期間では、利得切替コンパレータ２５１からの利得切替信号ＳＥＬ１が「利得大」を示し、利得切替信号ＳＥＬ２が「利得中」を示すことから、スイッチＳＷ１，ＳＷ２がオフして、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得が「利得大」となる。また、スイッチＳＷｃがオンして、フィルタ回路２２３Ａが接続され、第２のトランスインピーダンスアンプコア回路２２０の周波数特性が削減される。

その後、入力電流Ｉｉｎが増加し、時刻Ｔ１２において比較入力電圧Ｖｃが電圧検出レベルＶｈへ到達した場合、利得切替コンパレータ２５１からの利得切替信号ＳＥＬ１が「利得大」から「利得中」へ反転する。これにより、スイッチＳＷ１がオンして、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得が「利得中」となり、比較入力電圧Ｖｃは低減する。また、スイッチＳＷｃがオフして、フィルタ回路２２３Ａが切り離され、第２のトランスインピーダンスアンプコア回路２２０の周波数特性は削減されなくなる。

その後、入力電流Ｉｉｎが増加し、時刻Ｔ１３において比較入力電圧Ｖｃが再び電圧検出レベルＶｈへ到達した場合、利得切替コンパレータ２５２からの利得切替信号ＳＥＬ２が「利得中」から「利得小」へ反転する。これにより、スイッチＳＷ２がオンして、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得が「利得小」となる。また、スイッチＳＷｃがオフしているため、フィルタ回路２２３Ａが切り離されており、第２のトランスインピーダンスアンプコア回路２２０の周波数特性は削減されていない。

このように、本実施の形態では、前述した第１の実施の形態の利得切替判断回路２５０を構成する利得切替コンパレータ２５１に加えて、同等の利得切替コンパレータ２５２を設け、利得切替コンパレータ２５１から出力される第１の利得切替信号ＳＥＬ１の論理が反転した時点でスイッチ２５３を「オフ」から「オン」へ動作させて、比較入力電圧Ｖｃを利得切替コンパレータ２５２の差動入力端子へ供給するようにしたので、前述した第１の実施の形態の作用効果が得られるとともに、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得を複数段で切り替えることができる。

なお、本実施の形態では、「利得大」、「利得中」、および「利得小」の２段切り替えを行う場合を例として説明したが、これに限定されるものではなく、３段以上の場合には、スイッチを介して利得切替コンパレータを必要な段数だけ直列接続し、前段の利得切替コンパレータから出力される利得切替信号で当該スイッチのオン／オフを制御すればよい。
また、本実施の形態では、各利得切替コンパレータで、同一のヒステリシス特性すなわち電圧検出レベルを用いる場合を例として説明したが、これに限定されるものではなく、それぞれ個別のヒステリシス特性すなわち電圧検出レベルを用いてもよい。

また、本実施の形態では、トランスインピーダンスアンプコア回路２２０Ａのフィルタ回路２２３ＡのスイッチＳＷｃを利得切替信号ＳＥＬ１で制御して、利得切替回路２２２Ａで「利得大」が選択されている場合にのみフィルタ回路２２３Ａを動作させるようにしたので、利得が最大の場合にのみ、第２のトランスインピーダンスアンプコア回路２２０Ａの周波数特性のうち高周波帯域を削減することができ、リファレンス電圧すなわち出力電圧Ｖ２の追従性が維持されて、トランスインピーダンスアンプの瞬時応答性を維持できる。

前述したように、リファレンス電圧を発生させるダミーコアすなわち第２のトランスインピーダンスアンプコア回路２２０では、フィルタ回路２２３を追加することにより、ダミーコアの周波数特性のうち高周波帯域を削減して、リファレンス電圧すなわち出力電圧Ｖ２の信号帯域を削減でき、低雑音特性を有するトランスインピーダンスアンプを実現できる。
一方、本実施の形態のような第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得を複数段で切り替える構成では、利得切り替えに応じてリファレンス電圧の直流電位も変化する。

したがって、このような構成で、常時、フィルタ回路を動作させた場合、フィルタ回路の容量素子と帰還抵抗の時定数に応じて、利得切り替え時のリファレンス電圧の変化に遅れが生じ、トランスインピーダンスアンプの入力電流Ｉｉｎの変化に対する出力電圧Ｖｏｕｔの追従性が低下する。

本実施の形態では、トランスインピーダンスアンプコア回路の利得が最大の場合にのみフィルタ回路を動作状態とするようにしたので、利得切り替えが行われる時点でフィルタ回路の容量素子が切り離されて利得切り替え時のリファレンス電圧の変化に遅れが生じなくなり、トランスインピーダンスアンプの入力電流Ｉｉｎの変化に対する出力電圧Ｖｏｕｔの追従性が良好となり、トランスインピーダンスアンプの瞬時応答性を維持することができる。

また、ノイズによりリファレンス電圧に発生する高周波成分は利得が高い場合に顕著であり、利得が最大の場合にのみフィルタ回路を動作させることにより、トランスインピーダンスアンプとして十分な低雑音特性が得られる。
なお、本実施の形態では、利得が最大の場合以外の状態において、利得切替信号ＳＥＬ１が「利得中」を示すことに着目し、この利得切替信号ＳＥＬ１よりフィルタ回路のスイッチＳＷｃを制御する構成を例として説明したが、利得切替信号ＳＥＬ１が利得が最大の場合以外の状態において「利得大」を示す構成を採用する場合、各利得切替信号から利得が最大の場合を示す信号を論理回路により生成し、その信号に基づきＳＷｃを制御すればよい。

［第３の実施の形態］
次に、図１３，図１４を参照して、本発明の第３の実施の形態にかかるトランスインピーダンスアンプで用いられるトランスインピーダンスアンプコア回路の具体例について説明する。図１３は、本発明の第３の実施の形態にかかるトランスインピーダンスアンプで用いられる第１のトランスインピーダンスアンプコア回路の主要部構成例を示す回路図である。図１４は、本発明の第３の実施の形態にかかるトランスインピーダンスアンプで用いられる第２のトランスインピーダンスアンプコア回路の主要部構成例を示す回路図である。

図１３のトランスインピーダンスアンプコア回路２１０Ｂには、利得を「利得大」、「利得中」、および「利得小」の２段切り替えを行う利得切替回路２１２Ｂとして、トランスインピーダンス利得を決める帰還抵抗ＲＦ１，ＲＦ２，ＲＦ３、開ループ利得を決める負荷抵抗ＲＬ１，ＲＬ２，ＲＬ３が設けられており、それら帰還抵抗および負荷抵抗をＮＭＯＳトランジスタＭＮ１〜ＭＮ４をスイッチとして所望の抵抗値に切り替える。なお、帰還抵抗および負荷抵抗を切り替えるスイッチとしてのＮＭＯＳトランジスタＭＮ１〜ＭＮ４は切替信号の論理を反転すればＰＭＯＳトランジスタでも実現可能である。

一方、図１４のトランスインピーダンスアンプコア回路２２０Ｂは、前述した図１３の構成に加えて、容量素子ＣとスイッチＳＷｃに相当するＭＯＳトランジスタＭＰ５の直列接続回路からなるフィルタ回路２２３Ｂが設けられている。なお、容量素子Ｃを接続／開放するスイッチとしてのＰＭＯＳトランジスタＭＰ５は切替信号の論理を反転すればＮＭＯＳトランジスタでも実現可能である。

また、図１３および図１４では、帰還抵抗を切り替えるスイッチに使用するＮＭＯＳトランジスタＭＮ１、ＭＮ２の基板端子を、ソースではなく接地電位（ＧＮＤ）へ接続し、基板電位をソース電位より低電位としている。このようにすることで、空乏層が広がり、ＮＭＯＳトランジスタのドレイン・ソース間の寄生容量を減らして、トランスインピーダンスアンプの帯域を改善できるため、高速動作が可能となる。

本トランスインピーダンスアンプは、高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク，（以下、ＰＯＮと称する）システム等の光伝送回路において、光信号を電気信号に変換する光受信回路に好適である。

本発明の第１の実施の形態にかかるトランスインピーダンスアンプの構成を示すブロック図である。 本発明の第１の実施の形態にかかるトランスインピーダンスアンプで用いられる第１のトランスインピーダンスアンプコア回路の構成を示す回路図である。 本発明の第１の実施の形態にかかるトランスインピーダンスアンプで用いられる第２のトランスインピーダンスアンプコア回路の構成を示す回路図である。 本発明の第１の実施の形態にかかるトランスインピーダンスアンプの各部における信号波形例である。 利得切替コンパレータが持つヒステリシス特性例である。 利得切替コンパレータの動作特性例である。 本発明の第１の実施の形態にかかるトランスインピーダンスアンプの動作例を示すタイミングチャートである。 本発明の第２の実施の形態にかかるトランスインピーダンスアンプで用いられる利得切替判断回路の構成を示す回路図である。 本発明の第２の実施の形態にかかるトランスインピーダンスアンプで用いられる第１のトランスインピーダンスアンプコア回路の構成例を示す回路図である。 本発明の第２の実施の形態にかかるトランスインピーダンスアンプで用いられる第２のトランスインピーダンスアンプコア回路の構成例を示す回路図である。 利得切替コンパレータの動作特性例である。 本発明の第２の実施の形態にかかるトランスインピーダンスアンプの動作例を示すタイミングチャートである。 本発明の第３の実施の形態にかかるトランスインピーダンスアンプで用いられる第１のトランスインピーダンスアンプコア回路の主要部構成例を示す回路図である。 本発明の第３の実施の形態にかかるトランスインピーダンスアンプで用いられる第２のトランスインピーダンスアンプコア回路の主要部構成例を示す回路図である。 従来のトランスインピーダンスアンプの回路図である。 従来別の例のトランスインピーダンスアンプの回路図である。 一般的なＰＯＮシステムの構成例である。 一般的なＰＯＮシステムの上りデータとして送信されるパケットの構成例である。 従来のトランスインピーダンスアンプで用いられる保持回路の構成例を示す回路図である。

符号の説明

１００…受光素子、２００…トランスインピーダンスアンプ、２１０，２１０Ａ，２１０Ｂ…第１のトランスインピーダンスアンプコア回路、２１１…増幅回路、２１２，２１２Ａ，２１２Ｂ…利得切替回路、２２０，２２０Ａ，２２０Ｂ…第２のトランスインピーダンスアンプコア回路、２２１…増幅回路、２２２，２２２Ａ，２２２Ｂ…利得切替回路、２２３，２２３Ａ，２２３Ｂ…フィルタ回路、２３０…中間段バッファ回路、２４０…出力バッファ回路、２５０，２５０Ａ…利得切替判断回路、２５１，２５２…利得切替コンパレータ、２５３…スイッチ、５０１…局側装置（ＯＬＴ）、５０２…光カプラ、５０３…光ファイバ、５１１〜５１ｎ…宅側装置（ＯＮＵ）、５２１〜５２ｎ…パケット、Ｉｉｎ…入力電流、Ｖ１，Ｖ２…出力電圧、Ｖ３…出力電圧（非反転出力）、Ｖ４…出力電圧（反転出力）、Ｖｃ…比較入力電圧、Ｖｈ…電圧検出レベル、ＳＥＬ，ＳＥＬ１，ＳＥＬ２…利得切替信号、Ｖｏｕｔ…出力電圧、Ｖｏｕｔｐ…出力電圧（非反転出力）、Ｖｏｕｔｎ…出力電圧（反転出力）。

Claims (5)

1. 入力された電流を所望の利得で増幅し電圧信号として出力する第１の増幅回路を含む、第１のトランスインピーダンスアンプコア回路と、
   前記第１の増幅回路と同一構成を有し電流が無入力の場合の電圧信号を出力する第２の増幅回路を含む、第２のトランスインピーダンスアンプコア回路と、
   前記第１および第２のトランスインピーダンスアンプコア回路からの出力信号を差動増幅して出力する中間段バッファ回路と、
   この中間段バッファ回路から出力された差動出力信号を比較入力電圧とし、この比較入力電圧を第１のヒステリシス特性で比較判定した結果に基づき前記第１および第２のトランスインピーダンスアンプコア回路の利得を切り替える利得切替信号を出力する利得切替判断回路とを備え、
   前記第１のトランスインピーダンスアンプコア回路は、前記利得切替信号に基づき前記第１の増幅回路の利得を切り替える第１の利得切替回路を有し、
   前記第２のトランスインピーダンスアンプコア回路は、前記利得切替信号に基づき前記第２の増幅回路の利得を切り替える第２の利得切替回路と、前記第２の増幅回路に接続されて当該第２のトランスインピーダンスアンプコア回路から出力する電圧信号の高周波成分を減衰させるフィルタ回路と、当該フィルタ回路の接続端子の少なくともいずれか一方に設けられて、前記利得切替信号に基づき最も高い利得が切替選択されている状態で当該フィルタ回路を動作させ、前記利得切替信号に基づき最も高い利得以外の利得が切替選択されている状態で当該フィルタ回路を非動作とするスイッチとを有する
   ことを特徴とするトランスインピーダンスアンプ。
2. 請求項１に記載のトランスインピーダンスアンプにおいて、
   前記第２の増幅回路は、信号入力端子へ入力された電流を帰還抵抗値で定まる利得で増幅し信号出力端子から電圧信号として出力し、
   前記第２の利得切替回路は、前記第２の増幅回路の信号入力端子と信号出力端子の間に接続されて、前記利得切替信号に基づき前記帰還抵抗値を切り替え、
   前記フィルタ回路は、前記第２の増幅回路の信号入力端子と信号出力端子の間に接続された容量素子からなることを特徴とするトランスインピーダンスアンプ。
3. 請求項１に記載のトランスインピーダンスアンプにおいて、
   前記第２の増幅回路は、前記入力端子に接続された信号入力端子へ入力された電流を帰還抵抗値で定まる利得で増幅し信号出力端子から電圧信号として出力し、
   前記第２の利得切替回路は、前記第２の増幅回路の信号入力端子と信号出力端子の間に接続されて、前記利得切替信号に基づき前記帰還抵抗値を切り替え、
   前記フィルタ回路は、前記第２の増幅回路の信号入力端子と所定電源電位との間に接続された容量素子からなることを特徴とするトランスインピーダンスアンプ。
4. 請求項１に記載のトランスインピーダンスアンプにおいて、
   前記第２の増幅回路は、前記入力端子に接続された信号入力端子へ入力された電流を帰還抵抗値で定まる利得で増幅し信号出力端子から電圧信号として出力し、
   前記第２の利得切替回路は、前記第２の増幅回路の信号入力端子と信号出力端子の間に接続されて、前記利得切替信号に基づき前記帰還抵抗値を切り替え、
   前記フィルタ回路は、前記第２の増幅回路の信号出力端子と所定電源電位との間に接続された容量素子からなることを特徴とするトランスインピーダンスアンプ。
5. 請求項１に記載のトランスインピーダンスアンプにおいて、
   前記スイッチは、ＭＯＳトランジスタからなることを特徴とするトランスインピーダンスアンプ。

Images