JPH11112439A - 光バースト受信装置および方法 - Google Patents
光バースト受信装置および方法Info
- Publication number
- JPH11112439A JPH11112439A JP9274711A JP27471197A JPH11112439A JP H11112439 A JPH11112439 A JP H11112439A JP 9274711 A JP9274711 A JP 9274711A JP 27471197 A JP27471197 A JP 27471197A JP H11112439 A JPH11112439 A JP H11112439A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- logic
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/695—Arrangements for optimizing the decision element in the receiver, e.g. by using automatic threshold control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6931—Automatic gain control of the preamplifier
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 例えば光ＰＯＮ伝送システムにおける、局側
の光バースト受信装置に関し、低周波数応答に起因する
受信不能の問題を解決する。 【解決手段】 受光素子１１からの出力を増幅する前置
増幅回路１２と、その出力信号と閾値とを差動入力とし
論理“１”または“０”を識別する主増幅回路１８と、
出力信号の“１”レベル検出回路および“０”レベル検
出回路を有する閾値制御回路１４と、検出された前記論
理のレベルに関するレベル値を、セル信号を受信する毎
に更新して記憶するメモリ／演算回路とを備え、前記論
理“１”および“０”のレベルの差のほぼ半分の値をレ
ベル値となし、現在受信中の出力信号について検出され
た論理“０”のレベルと、記憶されているレベル値とを
加算する加算回路をさらに含み、その加算値を主増幅回
路１８に印加するように構成する。
の光バースト受信装置に関し、低周波数応答に起因する
受信不能の問題を解決する。 【解決手段】 受光素子１１からの出力を増幅する前置
増幅回路１２と、その出力信号と閾値とを差動入力とし
論理“１”または“０”を識別する主増幅回路１８と、
出力信号の“１”レベル検出回路および“０”レベル検
出回路を有する閾値制御回路１４と、検出された前記論
理のレベルに関するレベル値を、セル信号を受信する毎
に更新して記憶するメモリ／演算回路とを備え、前記論
理“１”および“０”のレベルの差のほぼ半分の値をレ
ベル値となし、現在受信中の出力信号について検出され
た論理“０”のレベルと、記憶されているレベル値とを
加算する加算回路をさらに含み、その加算値を主増幅回
路１８に印加するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は光バースト受信装置
に関する。マルチメディア技術の発展に伴い、光ファイ
バを用いた光通信が急速に普及しつつある。特に、これ
までは幹線系での光通信の普及が主体であったが、これ
からは、ＦＴＴＨ（Ｆｉｂｅｒ Ｔｏ Ｔｈｅ Ｈｏｍ
ｅ）の実現のために、加入者系での光通信への展開が主
体となる。ここに言う加入者系とは、個々の加入者（ユ
ーザ）に止まらず、ローカル・エリア・ネットワーク等
も含むものである。なお、本発明において述べる加入者
系とは、さらに、２以上のコンピュータ間で通信を行う
ような系まで含み得るものである。
に関する。マルチメディア技術の発展に伴い、光ファイ
バを用いた光通信が急速に普及しつつある。特に、これ
までは幹線系での光通信の普及が主体であったが、これ
からは、ＦＴＴＨ（Ｆｉｂｅｒ Ｔｏ Ｔｈｅ Ｈｏｍ
ｅ）の実現のために、加入者系での光通信への展開が主
体となる。ここに言う加入者系とは、個々の加入者（ユ
ーザ）に止まらず、ローカル・エリア・ネットワーク等
も含むものである。なお、本発明において述べる加入者
系とは、さらに、２以上のコンピュータ間で通信を行う
ような系まで含み得るものである。
【０００２】上記加入者系は、例えばＰＯＮ（Ｐａｓｓ
ｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）伝送システ
ムにおいては、局側装置と１本の共用光ファイバ伝送路
を介して接続する光分岐器（スターカプラ）と、この光
分岐器に個別光ファイバ伝送路を介してそれぞれ接続す
る複数の加入者側装置とから構成される。ここに局側装
置から各加入者側装置への下り方向光伝送は、連続的に
セル信号を送信することにより行い、一方、複数の加入
者側装置から局側装置への上り方向光伝送は、各加入者
側装置毎に予め割り当てたタイムスロットをそれぞれ用
い時分割で、固定ビット長のセル単位に、各加入者毎の
セル信号をバースト状に送信することにより行う。
ｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）伝送システ
ムにおいては、局側装置と１本の共用光ファイバ伝送路
を介して接続する光分岐器（スターカプラ）と、この光
分岐器に個別光ファイバ伝送路を介してそれぞれ接続す
る複数の加入者側装置とから構成される。ここに局側装
置から各加入者側装置への下り方向光伝送は、連続的に
セル信号を送信することにより行い、一方、複数の加入
者側装置から局側装置への上り方向光伝送は、各加入者
側装置毎に予め割り当てたタイムスロットをそれぞれ用
い時分割で、固定ビット長のセル単位に、各加入者毎の
セル信号をバースト状に送信することにより行う。
【０００３】後者の上記上り方向光伝送について見る
と、局側装置は、各加入者側装置内の光送信装置からセ
ル信号をバースト的に受信することになる。本発明は、
局側装置内において、上記のバースト的なセル信号を受
信するための光バースト受信装置について述べるもので
ある。この光バースト受信装置は、上記個別光ファイバ
伝送路の伝送損失がそれぞれ異なることに起因して、タ
イムスロット毎に受信光レベルの異なるセル信号を受信
することになり、そのためのＡＴＣ（Ａｕｔｏｍａｔｉ
ｃ Ｔｈｒｅｓｈｏｌｄ Ｃｏｎｔｒｏｌ）およびＡＧ
Ｃ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）
が重要な課題となる。
と、局側装置は、各加入者側装置内の光送信装置からセ
ル信号をバースト的に受信することになる。本発明は、
局側装置内において、上記のバースト的なセル信号を受
信するための光バースト受信装置について述べるもので
ある。この光バースト受信装置は、上記個別光ファイバ
伝送路の伝送損失がそれぞれ異なることに起因して、タ
イムスロット毎に受信光レベルの異なるセル信号を受信
することになり、そのためのＡＴＣ（Ａｕｔｏｍａｔｉ
ｃ Ｔｈｒｅｓｈｏｌｄ Ｃｏｎｔｒｏｌ）およびＡＧ
Ｃ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）
が重要な課題となる。
【０００４】
【従来の技術】例えば上記のＰＯＮ伝送システムに用い
られる、局側装置内の光バースト受信装置として、下記
ｉ）およびii）の制御方式に基づく光バースト受信回路
が既に発表されている。 ｉ）第１は、高速のレベル検出回路を利用した、高速Ａ
ＴＣ／ＡＧＣ方式、 ii）第２は、ＰＯＮ伝送システムにおける主要な情報の
１つであるシーケンス制御情報（後述）を利用した、シ
ステムＡＴＣ／ＡＧＣ方式、である。
られる、局側装置内の光バースト受信装置として、下記
ｉ）およびii）の制御方式に基づく光バースト受信回路
が既に発表されている。 ｉ）第１は、高速のレベル検出回路を利用した、高速Ａ
ＴＣ／ＡＧＣ方式、 ii）第２は、ＰＯＮ伝送システムにおける主要な情報の
１つであるシーケンス制御情報（後述）を利用した、シ
ステムＡＴＣ／ＡＧＣ方式、である。
【０００５】図１０は本発明が適用される伝送システム
の一例を概略的に示す図であり、前述したＰＯＮ伝送シ
ステムである。本図において、１は局側装置であり、図
中右側に示す他の局側装置１と連携して、幹線系を構成
する。一方、図中左側に示す複数の加入者側装置（No.
１，No. ２…No. ｎ）５と連携して加入者系を構成す
る。本発明は、後者の加入者系に関連する。
の一例を概略的に示す図であり、前述したＰＯＮ伝送シ
ステムである。本図において、１は局側装置であり、図
中右側に示す他の局側装置１と連携して、幹線系を構成
する。一方、図中左側に示す複数の加入者側装置（No.
１，No. ２…No. ｎ）５と連携して加入者系を構成す
る。本発明は、後者の加入者系に関連する。
【０００６】この加入者系では、局側装置１から各加入
者側装置５への下り方向光伝送と、その逆の、各加入者
側装置５から局側装置１への上り方向光伝送とが行われ
る。本発明は、後者の上り方向光伝送に関連する。この
上り方向光伝送は、各加入者側装置５内の光伝送装置
（図中、電気／光変換器“Ｅ／Ｏ”にて示す）６およ
び、上記下り方向光伝送との相互干渉を防ぐためのフィ
ルタ機能をも備えた波長分割多重器（ＷＤＭ；Ｗａｖｅ
ｌｅｎｇｔｈＤｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｅ
ｒ）７から、セル信号ＣＬを送信することにより行う。
セル信号ＣＬは、個別光ファイバ伝送路８と、光分岐器
（スターカプラＳＣ：Ｓｔａｒ Ｃｏｕｐｌｅｒ）４
と、複数の加入者側装置５に共通の共用光ファイバ伝送
路９とを経て、局側装置１に到達する。この共用光ファ
イバ伝送路９上では、各加入者側装置５からのセル信号
ＣＬがバースト状に伝送される。なお、局側装置１から
各加入者側装置５への下り方向伝送においては、連続的
なセル信号列が伝送路９および８に送出される。
者側装置５への下り方向光伝送と、その逆の、各加入者
側装置５から局側装置１への上り方向光伝送とが行われ
る。本発明は、後者の上り方向光伝送に関連する。この
上り方向光伝送は、各加入者側装置５内の光伝送装置
（図中、電気／光変換器“Ｅ／Ｏ”にて示す）６およ
び、上記下り方向光伝送との相互干渉を防ぐためのフィ
ルタ機能をも備えた波長分割多重器（ＷＤＭ；Ｗａｖｅ
ｌｅｎｇｔｈＤｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｅ
ｒ）７から、セル信号ＣＬを送信することにより行う。
セル信号ＣＬは、個別光ファイバ伝送路８と、光分岐器
（スターカプラＳＣ：Ｓｔａｒ Ｃｏｕｐｌｅｒ）４
と、複数の加入者側装置５に共通の共用光ファイバ伝送
路９とを経て、局側装置１に到達する。この共用光ファ
イバ伝送路９上では、各加入者側装置５からのセル信号
ＣＬがバースト状に伝送される。なお、局側装置１から
各加入者側装置５への下り方向伝送においては、連続的
なセル信号列が伝送路９および８に送出される。
【０００７】上記上り方向光伝送において、局側装置１
に到達したバースト状のセル信号ＣＬは、この局側装置
１内の波長分割多重器（ＷＤＭ）３を介して、受信装置
（光／電気変換器“Ｏ／Ｅ”にて示す）２にて受信さ
れ、各セル信号ＣＬに含まれるデータの論理“１”およ
び“０”が識別される。本発明は、この受信装置２につ
いて述べるものであり、これを光バースト受信装置と称
する。光セル信号をバースト的に受信する装置だからで
ある。
に到達したバースト状のセル信号ＣＬは、この局側装置
１内の波長分割多重器（ＷＤＭ）３を介して、受信装置
（光／電気変換器“Ｏ／Ｅ”にて示す）２にて受信さ
れ、各セル信号ＣＬに含まれるデータの論理“１”およ
び“０”が識別される。本発明は、この受信装置２につ
いて述べるものであり、これを光バースト受信装置と称
する。光セル信号をバースト的に受信する装置だからで
ある。
【０００８】図１１は高速ＡＴＣ／ＡＧＣ方式による光
バースト受信装置の回路構成を示す図であり、この方式
に対比されるもう一方の方式であるシステムＡＴＣ／Ａ
ＧＣ方式による光バースト受信装置の回路構成について
は後述の図１３に示す。ただし、図１１および１３にお
いて、ＡＧＣの系統については記載を省略する。図１１
を参照すると、高速ＡＴＣ／ＡＧＣ方式による光バース
ト受信装置１０は、まずその入力段において、各加入者
側装置５からのバースト状光セル信号ＣＬを受信してこ
れを電気信号に変換する受光素子１１を有する。
バースト受信装置の回路構成を示す図であり、この方式
に対比されるもう一方の方式であるシステムＡＴＣ／Ａ
ＧＣ方式による光バースト受信装置の回路構成について
は後述の図１３に示す。ただし、図１１および１３にお
いて、ＡＧＣの系統については記載を省略する。図１１
を参照すると、高速ＡＴＣ／ＡＧＣ方式による光バース
ト受信装置１０は、まずその入力段において、各加入者
側装置５からのバースト状光セル信号ＣＬを受信してこ
れを電気信号に変換する受光素子１１を有する。
【０００９】受光素子１１からのバースト状電気セル信
号は、前置増幅回路１２にて低雑音の出力信号に変換さ
れた後、バッファ１３を介して、一方では主増幅回路１
８の第１入力Ｉに印加され、他方では閾値制御回路１４
に入力される。この閾値制御回路１４からの出力は、閾
値として、主増幅回路１８の第２入力IIへ印加される。
この閾値は、第１入力Ｉへ印加された、前置増幅回路１
２からの出力信号（ディジタル信号）ＣＬｏｕｔの論理
“１”および“０”を、主増幅回路１８にて識別する際
の参照電圧となる。
号は、前置増幅回路１２にて低雑音の出力信号に変換さ
れた後、バッファ１３を介して、一方では主増幅回路１
８の第１入力Ｉに印加され、他方では閾値制御回路１４
に入力される。この閾値制御回路１４からの出力は、閾
値として、主増幅回路１８の第２入力IIへ印加される。
この閾値は、第１入力Ｉへ印加された、前置増幅回路１
２からの出力信号（ディジタル信号）ＣＬｏｕｔの論理
“１”および“０”を、主増幅回路１８にて識別する際
の参照電圧となる。
【００１０】この参照電圧としての閾値レベルを生成す
るのが閾値制御回路１４であり、“１”レベル検出回路
１５と、“０”レベル検出回路１６と、１／２電圧発生
回路１７とからなる。“１”レベル検出回路１５は、上
記出力信号ＣＬｏｕｔの論理“１”のレベルを検出し、
“０”レベル検出回路１６は、該信号ＣＬｏｕｔの論理
“１”のレベルを検出する。そして、“１”および
“０”レベル検出回路１５および１６からの各検出レベ
ルの中央値、すなわち“１”レベルと“０”レベルの中
間の値が、上記１／２電圧発生回路１７より、上記閾値
として主増幅回路１８に与えられる。ここに、主増幅回
路１８において、閾値を超えた信号ＣＬｏｕｔは論理
“１”と識別され、閾値を超えない信号ＣＬｏｕｔは識
別され、さらに、増幅されて整形された相補的なディジ
タル出力（“１”／“０”）となる。なお、このディジ
タル出力は、例えば後段の、ビット同期のためのリタイ
ミング回路（図示せず）に供給される。
るのが閾値制御回路１４であり、“１”レベル検出回路
１５と、“０”レベル検出回路１６と、１／２電圧発生
回路１７とからなる。“１”レベル検出回路１５は、上
記出力信号ＣＬｏｕｔの論理“１”のレベルを検出し、
“０”レベル検出回路１６は、該信号ＣＬｏｕｔの論理
“１”のレベルを検出する。そして、“１”および
“０”レベル検出回路１５および１６からの各検出レベ
ルの中央値、すなわち“１”レベルと“０”レベルの中
間の値が、上記１／２電圧発生回路１７より、上記閾値
として主増幅回路１８に与えられる。ここに、主増幅回
路１８において、閾値を超えた信号ＣＬｏｕｔは論理
“１”と識別され、閾値を超えない信号ＣＬｏｕｔは識
別され、さらに、増幅されて整形された相補的なディジ
タル出力（“１”／“０”）となる。なお、このディジ
タル出力は、例えば後段の、ビット同期のためのリタイ
ミング回路（図示せず）に供給される。
【００１１】上記“１”レベル検出回路１５および
“０”レベル検出回路１６は基本的には同一の構成を有
し、図示するとおり、差動アンプ（ＤＡ１，ＤＡ０）
と、ダイオード（Ｄ１，Ｄ０）と、コンデンサ（Ｃ１，
Ｃ０）と、バッファ（ＢＵＦ１，ＢＵＦ０）とからな
る。ダイオードＤ１とダイオードＤ０とは相互に逆極性
で接続され、それぞれ“１”レベルのチャージおよび
“０”レベルのチャージをコンデンサＣ１およびＣ０に
対して行う。ここに、コンデンサＣ１の一端は、コンデ
ンサＣ０の一端側に接続されており、“０”レベルの変
動に追従して“１”レベルも変動するようになってい
る。この追従の様子は、図１２より明らかである。
“０”レベル検出回路１６は基本的には同一の構成を有
し、図示するとおり、差動アンプ（ＤＡ１，ＤＡ０）
と、ダイオード（Ｄ１，Ｄ０）と、コンデンサ（Ｃ１，
Ｃ０）と、バッファ（ＢＵＦ１，ＢＵＦ０）とからな
る。ダイオードＤ１とダイオードＤ０とは相互に逆極性
で接続され、それぞれ“１”レベルのチャージおよび
“０”レベルのチャージをコンデンサＣ１およびＣ０に
対して行う。ここに、コンデンサＣ１の一端は、コンデ
ンサＣ０の一端側に接続されており、“０”レベルの変
動に追従して“１”レベルも変動するようになってい
る。この追従の様子は、図１２より明らかである。
【００１２】図１２は図１１の受信装置１０内における
要部の波形を示し、（Ａ）は閾値制御回路１４内の要部
の波形、（Ｂ）は主増幅回路１８からの出力波形をそれ
ぞれ示す図である。同図（Ａ）において、波形“０”
は、“０”レベル検出回路１６の出力波形、これに追従
してレベルシフトする波形“１”は、“１”レベル検出
回路１５の出力波形である。そして、これら波形“０”
と波形“１”の中間値を、上記閾値として生成する１／
２電圧発生回路１７の出力波形を同図中、ＴＨとして示
す。
要部の波形を示し、（Ａ）は閾値制御回路１４内の要部
の波形、（Ｂ）は主増幅回路１８からの出力波形をそれ
ぞれ示す図である。同図（Ａ）において、波形“０”
は、“０”レベル検出回路１６の出力波形、これに追従
してレベルシフトする波形“１”は、“１”レベル検出
回路１５の出力波形である。そして、これら波形“０”
と波形“１”の中間値を、上記閾値として生成する１／
２電圧発生回路１７の出力波形を同図中、ＴＨとして示
す。
【００１３】図１２において、波形“０”および波形
“１”が徐々に下降しているのは、出力信号ＣＬｏｕｔ
の先頭の部分（いわゆるプリアンブルと呼ばれる“１”
と“０”の交番ビット列）が、その出力信号ＣＬｏｕｔ
の本体部分に対し、レベルが上昇するという性質がある
からである（後述）。また、同図中の“リセット”は、
セル信号とセル信号との間のガード領域を利用して上記
コンデンサＣ１およびＣ０をリセットすることを表して
いる。
“１”が徐々に下降しているのは、出力信号ＣＬｏｕｔ
の先頭の部分（いわゆるプリアンブルと呼ばれる“１”
と“０”の交番ビット列）が、その出力信号ＣＬｏｕｔ
の本体部分に対し、レベルが上昇するという性質がある
からである（後述）。また、同図中の“リセット”は、
セル信号とセル信号との間のガード領域を利用して上記
コンデンサＣ１およびＣ０をリセットすることを表して
いる。
【００１４】図１３はシステムＡＴＣ／ＡＧＣ方式によ
る光バースト受信装置の回路構成を示す図である。な
お、全図を通して、同様の構成要素については同一の参
照番号または記号を付して示す。したがって、本図に示
す光バースト受信装置２０をなす構成のうち、受光素子
１１、前置増幅回路１２、バッファ１３、“１”レベル
検出回路１５（１５′），“０”レベル検出回路１６
（１６′）、主増幅回路１８（１８′）については、図
１１で説明したとおりである。
る光バースト受信装置の回路構成を示す図である。な
お、全図を通して、同様の構成要素については同一の参
照番号または記号を付して示す。したがって、本図に示
す光バースト受信装置２０をなす構成のうち、受光素子
１１、前置増幅回路１２、バッファ１３、“１”レベル
検出回路１５（１５′），“０”レベル検出回路１６
（１６′）、主増幅回路１８（１８′）については、図
１１で説明したとおりである。
【００１５】図１３に示す、システムＡＴＣ／ＡＧＣ方
式による光バースト受信装置に特徴的な回路構成は、メ
モリ／演算回路２１であり、また、このメモリ／演算回
路２１との連携のために必要なＡ／Ｄ変換器２５（２
５′），Ａ／Ｄ変換器２６（２６′）およびＤ／Ａ変換
器２７（２７′）をさらに含んでなる閾値制御回路２４
（２４′）である。なお、閾値制御回路が参照番号２４
および２４′で示すように２系統あり、主増幅回路も参
照番号１８および１８′で示すように２系統あるのは、
例えば奇数番目のセルの出力信号ＣＬｏｕｔと偶数番目
のセルの出力信号ＣＬｏｕｔを、第１の系統（２４，１
８）と第２の系統（２４′，１８′）で交互に切り換え
て動作させ一方の系統からの出力を選択回路２８によっ
て選択することにより、各系統の動作速度を半減させる
ためである。したがって、上記の２系統による構成は、
システムＡＴＣ／ＡＧＣ方式の原理とは直接関係がな
い。
式による光バースト受信装置に特徴的な回路構成は、メ
モリ／演算回路２１であり、また、このメモリ／演算回
路２１との連携のために必要なＡ／Ｄ変換器２５（２
５′），Ａ／Ｄ変換器２６（２６′）およびＤ／Ａ変換
器２７（２７′）をさらに含んでなる閾値制御回路２４
（２４′）である。なお、閾値制御回路が参照番号２４
および２４′で示すように２系統あり、主増幅回路も参
照番号１８および１８′で示すように２系統あるのは、
例えば奇数番目のセルの出力信号ＣＬｏｕｔと偶数番目
のセルの出力信号ＣＬｏｕｔを、第１の系統（２４，１
８）と第２の系統（２４′，１８′）で交互に切り換え
て動作させ一方の系統からの出力を選択回路２８によっ
て選択することにより、各系統の動作速度を半減させる
ためである。したがって、上記の２系統による構成は、
システムＡＴＣ／ＡＧＣ方式の原理とは直接関係がな
い。
【００１６】システムＡＴＣ／ＡＧＣ方式の原理を端的
に表すのは、メモリ／演算回路２１の存在である。メモ
リ／演算回路２１は、各加入者毎にメモリ領域を有し、
各加入者から送信された第（ｊ−１）番目（ｊ＝１，
２，３，４…）のセル信号に対応する出力信号ＣＬｏｕ
ｔの論理“１”のレベルをａ、論理“０”のレベルをｂ
として、それぞれ加入者毎のメモリ領域に記憶する。そ
して、各加入者毎に、第ｊ番目のセル信号に対応する出
力信号ＣＬｏｕｔの論理“１”および“０”の、主増幅
回路１８（１８′）での識別に用いる閾値ＴＨは、各加
入者における直前（第（ｊ−１）番目）のセル信号に対
応する出力信号ＣＬｏｕｔについてメモリ／演算回路に
記憶されている、上記ａおよびｂの値から演算により求
める。この演算により得られた図中の値Ｃ（＝（ａ＋
ｂ）／２）を現在受信中の（第ｊ番目の）出力信号ＣＬ
ｏｕｔの論理“１”，“０”の識別に用いる。この値Ｃ
は、上記値ａおよびｂの中間値に相当し、図１２（Ａ）
のレベルＴＨに対応する。このように現在の出力信号Ｃ
Ｌｏｕｔの論理“１”，“０”の識別に用いる閾値とし
て、直前の出力信号ＣＬｏｕｔにおいて得ている、論理
“１”のレベルと論理“０”のレベルとから演算（ｃ＝
（ａ＋ｂ）／２）により求めるので、このシステムＡＴ
Ｃ／ＡＧＣ方式は、前述した高速ＡＴＣ／ＡＧＣ方式に
比べて低速動作で済むという利点がある。
に表すのは、メモリ／演算回路２１の存在である。メモ
リ／演算回路２１は、各加入者毎にメモリ領域を有し、
各加入者から送信された第（ｊ−１）番目（ｊ＝１，
２，３，４…）のセル信号に対応する出力信号ＣＬｏｕ
ｔの論理“１”のレベルをａ、論理“０”のレベルをｂ
として、それぞれ加入者毎のメモリ領域に記憶する。そ
して、各加入者毎に、第ｊ番目のセル信号に対応する出
力信号ＣＬｏｕｔの論理“１”および“０”の、主増幅
回路１８（１８′）での識別に用いる閾値ＴＨは、各加
入者における直前（第（ｊ−１）番目）のセル信号に対
応する出力信号ＣＬｏｕｔについてメモリ／演算回路に
記憶されている、上記ａおよびｂの値から演算により求
める。この演算により得られた図中の値Ｃ（＝（ａ＋
ｂ）／２）を現在受信中の（第ｊ番目の）出力信号ＣＬ
ｏｕｔの論理“１”，“０”の識別に用いる。この値Ｃ
は、上記値ａおよびｂの中間値に相当し、図１２（Ａ）
のレベルＴＨに対応する。このように現在の出力信号Ｃ
Ｌｏｕｔの論理“１”，“０”の識別に用いる閾値とし
て、直前の出力信号ＣＬｏｕｔにおいて得ている、論理
“１”のレベルと論理“０”のレベルとから演算（ｃ＝
（ａ＋ｂ）／２）により求めるので、このシステムＡＴ
Ｃ／ＡＧＣ方式は、前述した高速ＡＴＣ／ＡＧＣ方式に
比べて低速動作で済むという利点がある。
【００１７】
【発明が解決しようとする課題】本発明に係る光バース
ト受信装置は、公知の現象である、フォトダイオードの
“低周波数応答”に起因する後述の問題点を克服するこ
とを意図しているので、この低周波数応答について予め
説明しておく。図１４の（Ａ）は低周波数応答の影響が
ない場合、（Ｂ）は低周波数応答の影響がある場合の、
出力信号ＣＬｏｕｔの波形をそれぞれ示す図である。
ト受信装置は、公知の現象である、フォトダイオードの
“低周波数応答”に起因する後述の問題点を克服するこ
とを意図しているので、この低周波数応答について予め
説明しておく。図１４の（Ａ）は低周波数応答の影響が
ない場合、（Ｂ）は低周波数応答の影響がある場合の、
出力信号ＣＬｏｕｔの波形をそれぞれ示す図である。
【００１８】図１４の（Ａ）および（Ｂ）において、横
軸は時間を表し、縦軸は出力信号ＣＬｏｕｔの論理
“１”および“０”のレベルを表す。既述したＰＯＮ伝
送システムでは、局側装置１において既述のシーケンス
制御情報を有している。このシーケンス制御情報は、ど
のタイムスロットではどの加入者（ｉ…ｋ…）からのセ
ル信号を送信させる、というシーケンスを制御するため
の情報であり、各加入者はこのシーケンス制御情報を予
め受信して、自身からのセル信号の送信タイミングが割
り当てられる。図１４の（Ａ）および（Ｂ）では、加入
者ｋ（加入者ｉ以外の加入者）→加入者ｉ→加入者ｋ→
加入者ｉ→…というシーケンスで、局側装置１内の光バ
ースト受信装置（２，１０，２０）が、各加入者からの
セル信号をバースト的に受信している例を示している。
同一の加入者ｉについては、論理“１”のレベルがほぼ
同じであるのに対し、異なる加入者ｋ（ｋ＝１，２，３
…）については、論理“１”のレベルはまちまちであ
る。この理由は、図１０に示すとおり、光分岐器（Ｓ
Ｃ）4 と各加入者側装置５とを接続するそれぞれの個別
光ファイバ伝送路８の長さ等が異なるため、各個別光フ
ァイバ伝送路８毎に伝送損失が異なるからである。
軸は時間を表し、縦軸は出力信号ＣＬｏｕｔの論理
“１”および“０”のレベルを表す。既述したＰＯＮ伝
送システムでは、局側装置１において既述のシーケンス
制御情報を有している。このシーケンス制御情報は、ど
のタイムスロットではどの加入者（ｉ…ｋ…）からのセ
ル信号を送信させる、というシーケンスを制御するため
の情報であり、各加入者はこのシーケンス制御情報を予
め受信して、自身からのセル信号の送信タイミングが割
り当てられる。図１４の（Ａ）および（Ｂ）では、加入
者ｋ（加入者ｉ以外の加入者）→加入者ｉ→加入者ｋ→
加入者ｉ→…というシーケンスで、局側装置１内の光バ
ースト受信装置（２，１０，２０）が、各加入者からの
セル信号をバースト的に受信している例を示している。
同一の加入者ｉについては、論理“１”のレベルがほぼ
同じであるのに対し、異なる加入者ｋ（ｋ＝１，２，３
…）については、論理“１”のレベルはまちまちであ
る。この理由は、図１０に示すとおり、光分岐器（Ｓ
Ｃ）4 と各加入者側装置５とを接続するそれぞれの個別
光ファイバ伝送路８の長さ等が異なるため、各個別光フ
ァイバ伝送路８毎に伝送損失が異なるからである。
【００１９】また図中のＯＨは、各出力信号ＣＬｏｕｔ
対応の入力セル信号を構成するビットフォーマットのう
ちのオーバーヘッド領域を表し、既述のプリアンブルを
含む。このオーバーヘッド領域ＯＨに続くのが、本来の
データ情報や宛先情報を収容するためのペイロード領域
ＰＬである。さらに図中のＧＤはガードタイムを表し、
隣接するセル相互での衝突を防ぐためのスペースであ
る。
対応の入力セル信号を構成するビットフォーマットのう
ちのオーバーヘッド領域を表し、既述のプリアンブルを
含む。このオーバーヘッド領域ＯＨに続くのが、本来の
データ情報や宛先情報を収容するためのペイロード領域
ＰＬである。さらに図中のＧＤはガードタイムを表し、
隣接するセル相互での衝突を防ぐためのスペースであ
る。
【００２０】まず図１４の（Ａ）について見ると、出力
信号ＣＬｏｕｔの各波形には何ら波形異常が見られな
い。これは、（Ａ）が低周波数応答の影響がない場合だ
からである。ここに低周波数応答とは、既述の受光素子
１１をなすフォトダイオードに固有の現象であり、フォ
トダイオードの内部で生ずる電界が小さい領域、あるい
はそのような電界が生じていない領域において受けた光
（セル信号）により生成された電子および正孔は、長い
時定数（例えば１〜１００μｓ）をもって消滅するとい
う事実に基づいて生ずる現象である。
信号ＣＬｏｕｔの各波形には何ら波形異常が見られな
い。これは、（Ａ）が低周波数応答の影響がない場合だ
からである。ここに低周波数応答とは、既述の受光素子
１１をなすフォトダイオードに固有の現象であり、フォ
トダイオードの内部で生ずる電界が小さい領域、あるい
はそのような電界が生じていない領域において受けた光
（セル信号）により生成された電子および正孔は、長い
時定数（例えば１〜１００μｓ）をもって消滅するとい
う事実に基づいて生ずる現象である。
【００２１】かかる低周波数応答の影響がある場合、図
１４の（Ａ）で示した一連の出力信号ＣＬｏｕｔは、同
図の（Ｂ）で示すように、特異な波形をもって現れる。
特異な波形とは、第１に図示するように、バースト的に
現れる出力信号ＣＬｏｕｔの論理“０”のレベルが徐々
に持ち上がることであり、第２に、その出力信号ＣＬｏ
ｕｔの直後にガードタイムＧＤをおいてすぐ出現する後
続の出力信号ＣＬｏｕｔにあっては、その立上がり部分
（ＯＨ）が吊り上げられてそれ以後徐々に本来の“０”
のレベルに落ち着く（すそ引き）ことである（図１２の
（Ａ）参照）。さらに第３には、論理“１”のレベルが
大きい出力信号ＣＬｏｕｔ程、上記の持ち上がり傾向お
よびすそ引き傾向が大きく現れることである。本発明
は、低周波数応答に起因して、図１４の（Ｂ）に示す特
異波形を伴う出力信号ＣＬｏｕｔを処理するための技法
について述べるものである。
１４の（Ａ）で示した一連の出力信号ＣＬｏｕｔは、同
図の（Ｂ）で示すように、特異な波形をもって現れる。
特異な波形とは、第１に図示するように、バースト的に
現れる出力信号ＣＬｏｕｔの論理“０”のレベルが徐々
に持ち上がることであり、第２に、その出力信号ＣＬｏ
ｕｔの直後にガードタイムＧＤをおいてすぐ出現する後
続の出力信号ＣＬｏｕｔにあっては、その立上がり部分
（ＯＨ）が吊り上げられてそれ以後徐々に本来の“０”
のレベルに落ち着く（すそ引き）ことである（図１２の
（Ａ）参照）。さらに第３には、論理“１”のレベルが
大きい出力信号ＣＬｏｕｔ程、上記の持ち上がり傾向お
よびすそ引き傾向が大きく現れることである。本発明
は、低周波数応答に起因して、図１４の（Ｂ）に示す特
異波形を伴う出力信号ＣＬｏｕｔを処理するための技法
について述べるものである。
【００２２】図１５は高速ＡＴＣ／ＡＧＣ方式による光
バースト受信装置において使用される閾値を示す図であ
る。すなわち、図１１に示す光バースト受信装置におい
て用いる閾値（主増幅回路１８の第２入力II）は、図１
５の点線ＴＨ１で示すように変化する。特に、同図中の
右側に示す２つの出力信号ＣＬｏｕｔのように、大きな
“１”レベルで現れたセルの直後に続くセルの先頭に見
られる大きなすそ引きの部分においても、その閾値ＴＨ
１も忠実に追従し、論理“１”および“０”の両レベル
（図１２の（Ａ）のＴＨ参照）の中間値が確保されてお
り、これは大きな利点である。
バースト受信装置において使用される閾値を示す図であ
る。すなわち、図１１に示す光バースト受信装置におい
て用いる閾値（主増幅回路１８の第２入力II）は、図１
５の点線ＴＨ１で示すように変化する。特に、同図中の
右側に示す２つの出力信号ＣＬｏｕｔのように、大きな
“１”レベルで現れたセルの直後に続くセルの先頭に見
られる大きなすそ引きの部分においても、その閾値ＴＨ
１も忠実に追従し、論理“１”および“０”の両レベル
（図１２の（Ａ）のＴＨ参照）の中間値が確保されてお
り、これは大きな利点である。
【００２３】ところが逆に不利点もある。図１５を参照
すると、ガードタイムＧＤが大であり、オーバーヘッド
領域も大であることである。このことは、ＰＯＮ伝送シ
ステム全体の伝送効率という観点からするときわめて不
利である。このようにＧＤが大、ＯＨも大となる理由は
次のとおりである。図１１の回路構成のもとでは、各セ
ル信号ＣＬを受光する毎に、その受光の前に、電気出力
信号ＣＬｏｕｔの論理“１”および“０”の各レベルを
検出する“１”レベル検出回路１５および“０”レベル
検出回路１６を初期状態に戻しておかなければならな
い。つまりこれら回路１５および１６内の各コンデンサ
Ｃ１およびＣ０をリセットしておかなければならない
（図１２（Ａ）の“リセット”参照）。そしてこのリセ
ットは、実際にセル信号ＣＬを受光する前のガードタイ
ムＧＤのスペースで十分に完了しておかなければならな
い。この結果、ガードタイムＧＤは大になってしまう。
すると、ガードタイムＧＤが大であり、オーバーヘッド
領域も大であることである。このことは、ＰＯＮ伝送シ
ステム全体の伝送効率という観点からするときわめて不
利である。このようにＧＤが大、ＯＨも大となる理由は
次のとおりである。図１１の回路構成のもとでは、各セ
ル信号ＣＬを受光する毎に、その受光の前に、電気出力
信号ＣＬｏｕｔの論理“１”および“０”の各レベルを
検出する“１”レベル検出回路１５および“０”レベル
検出回路１６を初期状態に戻しておかなければならな
い。つまりこれら回路１５および１６内の各コンデンサ
Ｃ１およびＣ０をリセットしておかなければならない
（図１２（Ａ）の“リセット”参照）。そしてこのリセ
ットは、実際にセル信号ＣＬを受光する前のガードタイ
ムＧＤのスペースで十分に完了しておかなければならな
い。この結果、ガードタイムＧＤは大になってしまう。
【００２４】また、“１”および“０”レベル検出回路
１５および１６は、上記のリセットの都度、コンデンサ
Ｃ１およびＣ０のチャージを初めから行うので、このチ
ャージのための上記のプリアンブル（論理“１”と
“０”の交番ビット）の長さを長くとらなければならな
い。このプリアンブルは、各出力信号ＣＬｏｕｔの先頭
に含まれている。この結果、オーバーヘッド領域ＯＨは
大になってしまう。
１５および１６は、上記のリセットの都度、コンデンサ
Ｃ１およびＣ０のチャージを初めから行うので、このチ
ャージのための上記のプリアンブル（論理“１”と
“０”の交番ビット）の長さを長くとらなければならな
い。このプリアンブルは、各出力信号ＣＬｏｕｔの先頭
に含まれている。この結果、オーバーヘッド領域ＯＨは
大になってしまう。
【００２５】図１６はシステムＡＴＣ／ＡＧＣ方式によ
る光バースト受信装置において使用される閾値を示す図
である。すなわち、図１３に示す光バースト受信装置に
おいて用いる閾値（主増幅回路１８の第２入力II）は、
図１６の点線ＴＨ２で示すように変化する。ところで、
図１６から明らかなように、システムＡＴＣ／ＡＧＣ方
式のもとでは、ガードタイムＧＤも小さいし、オーバー
ヘッド領域ＯＨも小さい。したがって、ＰＯＮ伝送シス
テム全体の伝送効率はきわめて良い。これは、上述した
高速ＡＴＣ／ＡＧＣ方式にはない大きな利点である。
る光バースト受信装置において使用される閾値を示す図
である。すなわち、図１３に示す光バースト受信装置に
おいて用いる閾値（主増幅回路１８の第２入力II）は、
図１６の点線ＴＨ２で示すように変化する。ところで、
図１６から明らかなように、システムＡＴＣ／ＡＧＣ方
式のもとでは、ガードタイムＧＤも小さいし、オーバー
ヘッド領域ＯＨも小さい。したがって、ＰＯＮ伝送シス
テム全体の伝送効率はきわめて良い。これは、上述した
高速ＡＴＣ／ＡＧＣ方式にはない大きな利点である。
【００２６】このように、ＧＤもＯＨも小さくすること
ができるのは、上述した高速ＡＴＣ／ＡＧＣ方式による
場合と異なり、ガードタイムＧＤにおける上述したリセ
ット動作もオーバーヘッド領域ＯＨにおける上述したチ
ャージ動作も不要となるからである。なぜなら、システ
ムＡＴＣ／ＡＧＣ方式のもとでは、各加入者ｉについて
見ると、この加入者ｉに関する現在（第ｊ番目）受信中
の出力信号ＣＬｏｕｔの識別に用いる閾値は、この加入
者ｉに関する直前（第（ｊ−１）番目）の出力信号ＣＬ
ｏｕｔをもとに得て記憶していた閾値を流用するからで
ある。これは、異なる加入者相互間では、それぞれが用
いる閾値のレベルは異なるが、個々の加入者ｉについて
だけ見ると、第（ｊ−１）番目のセル信号ＣＬと第ｊ番
目のセル信号ＣＬとの間では、そのレベルに関し殆んど
変化はないことに着目したものである。
ができるのは、上述した高速ＡＴＣ／ＡＧＣ方式による
場合と異なり、ガードタイムＧＤにおける上述したリセ
ット動作もオーバーヘッド領域ＯＨにおける上述したチ
ャージ動作も不要となるからである。なぜなら、システ
ムＡＴＣ／ＡＧＣ方式のもとでは、各加入者ｉについて
見ると、この加入者ｉに関する現在（第ｊ番目）受信中
の出力信号ＣＬｏｕｔの識別に用いる閾値は、この加入
者ｉに関する直前（第（ｊ−１）番目）の出力信号ＣＬ
ｏｕｔをもとに得て記憶していた閾値を流用するからで
ある。これは、異なる加入者相互間では、それぞれが用
いる閾値のレベルは異なるが、個々の加入者ｉについて
だけ見ると、第（ｊ−１）番目のセル信号ＣＬと第ｊ番
目のセル信号ＣＬとの間では、そのレベルに関し殆んど
変化はないことに着目したものである。
【００２７】ところがこのシステムＡＴＣ／ＡＧＣ方式
の場合には不利点もある。これは図１６の右端のセルに
ついて示すとおり、閾値ＴＨ２による論理の識別が困難
になる部分が生じてしまうことであり、受信不能という
問題をもたらす。また受信不能にまでは至らなかったと
しても、符号誤り率（ＢＥＲ）の劣化という問題をもた
らす。
の場合には不利点もある。これは図１６の右端のセルに
ついて示すとおり、閾値ＴＨ２による論理の識別が困難
になる部分が生じてしまうことであり、受信不能という
問題をもたらす。また受信不能にまでは至らなかったと
しても、符号誤り率（ＢＥＲ）の劣化という問題をもた
らす。
【００２８】したがって本発明は上記問題点に鑑み、周
波数応答に起因する受信不能あるいは符号誤り率の劣化
を生じさせることなく、高い伝送効率を維持することを
可能にする光バースト受信装置および方法を提供するこ
とを目的とするものである。
波数応答に起因する受信不能あるいは符号誤り率の劣化
を生じさせることなく、高い伝送効率を維持することを
可能にする光バースト受信装置および方法を提供するこ
とを目的とするものである。
【００２９】
【課題を解決するための手段】図１は本発明に基づく光
バースト受信装置の原理ブロック図である。本発明の光
バースト受信装置３０は、図１３に示したシステムＡＴ
Ｃ／ＡＧＣ方式の光バースト受信装置２０と同様に、受
光素子１１と、前置増幅回路１２と、“１”レベル検出
回路１５および“０”レベル検出回路１６からなる閾値
制御回路１４と、主増幅回路１８とを有すると共に、前
述のメモリ／演算回路（２１）とは異なるメモリ／演算
回路３１と、新規な加算回路３２とを含んでなる。すな
わち、本発明に係る光バースト受信装置３０は、（ｉ）
各加入者ｉから送信されるセル信号ＣＬを受信した受光
素子１１からの出力を増幅する前置増幅回路１２と、
（ii）前置増幅回路１２からの出力信号ＣＬｏｕｔと閾
値ＴＨ３（図２）とを差動入力とし、この閾値ＴＨ３を
参照電圧として出力信号ＣＬｏｕｔの論理“１”または
“０”を識別しさらに増幅して出力する主増幅回路１８
と、（iii ）出力信号ＣＬｏｕｔの論理“１”のレベル
および論理“０”のレベルをそれぞれ検出する“１”レ
ベル検出回路１５および“０”レベル検出回路１６を有
する閾値制御回路１４と、検出された論理“１”のレベ
ルおよび論理“０”のレベルに関するレベル値を、各加
入者ｉから送信されるセル信号ＣＬを受信する毎に更新
して当該加入者に割り当てたメモリ領域に記憶するメモ
リ／演算回路３１と、を備えると共に、メモリ／演算回
路３１は、閾値制御回路１４からの論理“１”のレベル
Ａj および論理“０”のレベルＢj を入力とし、これら
レベルの差分のほぼ半分の値Ｃ（＝（Ａj-1 −Ｂj-1 ）
／２）を演算により得て上記のレベル値として出力し、
閾値制御回路１４は、現在受信中の出力信号ＣＬｏｕｔ
（ｊ）について“０”レベル検出回路１６により検出さ
れた論理“０”のレベルと、上記のメモリ領域に記憶さ
れているレベル値とを加算する加算回路３２をさらに含
み、この加算回路３２からの加算値（ＴＨ３）を、閾値
ＴＨ３として、主増幅回路１８の第２入力IIに印加する
ように構成してなる。
バースト受信装置の原理ブロック図である。本発明の光
バースト受信装置３０は、図１３に示したシステムＡＴ
Ｃ／ＡＧＣ方式の光バースト受信装置２０と同様に、受
光素子１１と、前置増幅回路１２と、“１”レベル検出
回路１５および“０”レベル検出回路１６からなる閾値
制御回路１４と、主増幅回路１８とを有すると共に、前
述のメモリ／演算回路（２１）とは異なるメモリ／演算
回路３１と、新規な加算回路３２とを含んでなる。すな
わち、本発明に係る光バースト受信装置３０は、（ｉ）
各加入者ｉから送信されるセル信号ＣＬを受信した受光
素子１１からの出力を増幅する前置増幅回路１２と、
（ii）前置増幅回路１２からの出力信号ＣＬｏｕｔと閾
値ＴＨ３（図２）とを差動入力とし、この閾値ＴＨ３を
参照電圧として出力信号ＣＬｏｕｔの論理“１”または
“０”を識別しさらに増幅して出力する主増幅回路１８
と、（iii ）出力信号ＣＬｏｕｔの論理“１”のレベル
および論理“０”のレベルをそれぞれ検出する“１”レ
ベル検出回路１５および“０”レベル検出回路１６を有
する閾値制御回路１４と、検出された論理“１”のレベ
ルおよび論理“０”のレベルに関するレベル値を、各加
入者ｉから送信されるセル信号ＣＬを受信する毎に更新
して当該加入者に割り当てたメモリ領域に記憶するメモ
リ／演算回路３１と、を備えると共に、メモリ／演算回
路３１は、閾値制御回路１４からの論理“１”のレベル
Ａj および論理“０”のレベルＢj を入力とし、これら
レベルの差分のほぼ半分の値Ｃ（＝（Ａj-1 −Ｂj-1 ）
／２）を演算により得て上記のレベル値として出力し、
閾値制御回路１４は、現在受信中の出力信号ＣＬｏｕｔ
（ｊ）について“０”レベル検出回路１６により検出さ
れた論理“０”のレベルと、上記のメモリ領域に記憶さ
れているレベル値とを加算する加算回路３２をさらに含
み、この加算回路３２からの加算値（ＴＨ３）を、閾値
ＴＨ３として、主増幅回路１８の第２入力IIに印加する
ように構成してなる。
【００３０】図２は本発明に係る光バースト受信装置に
おいて使用する閾値を示す図であり、この閾値が上記の
ＴＨ３である。上記本発明に係る構成によれば、従来の
システムＡＴＣ／ＡＧＣ方式の場合における、図１６の
○印で示す受信不能の問題は解決される。なぜなら、加
入者ｉからの出力信号ＣＬｏｕｔにおける先頭部分にお
いても、閾値ＴＨ３は、論理“１”および“０”の各レ
ベルのほぼ中間値となっているからである。
おいて使用する閾値を示す図であり、この閾値が上記の
ＴＨ３である。上記本発明に係る構成によれば、従来の
システムＡＴＣ／ＡＧＣ方式の場合における、図１６の
○印で示す受信不能の問題は解決される。なぜなら、加
入者ｉからの出力信号ＣＬｏｕｔにおける先頭部分にお
いても、閾値ＴＨ３は、論理“１”および“０”の各レ
ベルのほぼ中間値となっているからである。
【００３１】しかも、図２に表すとおり、ガードタイム
ＧＤとオーバーヘッド領域ＯＨは共に小さく、図１６で
説明した、従来のシステムＡＴＣ／ＡＧＣ方式による利
点はそのまま維持されている。上記の本発明に係る閾値
ＴＨ３の生成原理は、図１６に示す従来の閾値ＴＨ２の
生成原理とは全く異なり、以下のとおりである。
ＧＤとオーバーヘッド領域ＯＨは共に小さく、図１６で
説明した、従来のシステムＡＴＣ／ＡＧＣ方式による利
点はそのまま維持されている。上記の本発明に係る閾値
ＴＨ３の生成原理は、図１６に示す従来の閾値ＴＨ２の
生成原理とは全く異なり、以下のとおりである。
【００３２】従来の閾値ＴＨ２は、図１３に示すｃのよ
うに、ｃ＝（ａ＋ｂ）／２で求めている。つまり、第
（ｊ−１）番目のセル信号ＣＬについての論理“１”の
レベル（ａ）と論理“０”のレベル（ｂ）とを加算した
値（ａ＋ｂ）を求め、それを半分にして、現在の第ｊ番
目のセル信号ＣＬについての閾値ＴＨ２（＝（ａ＋ｂ）
／２）としている。
うに、ｃ＝（ａ＋ｂ）／２で求めている。つまり、第
（ｊ−１）番目のセル信号ＣＬについての論理“１”の
レベル（ａ）と論理“０”のレベル（ｂ）とを加算した
値（ａ＋ｂ）を求め、それを半分にして、現在の第ｊ番
目のセル信号ＣＬについての閾値ＴＨ２（＝（ａ＋ｂ）
／２）としている。
【００３３】これに対し、本発明の閾値ＴＨ３は、第
（ｊ−１）番目のセル信号ＣＬについての論理“１”の
レベル（Ａj-1 ）と論理“０”のレベル（Ｂj-1 ）のレ
ベル差（Ａj-1 −Ｂj-1 ）、すなわち振幅を求め、それ
を半分にして、その振幅の半分の値Ｃである（Ａj-1 −
Ｂj-1 ）／２を求める。そして、現在受信中の第ｊ番目
のセル信号についての出力信号Ｂj に対して、その差分
の半分の値Ｃである（Ａ j-1 −Ｂj-1 ）／２を、加算回
路３２にて重畳し、閾値ＴＨ３（＝Ｃ＋Ｂj ）を得てい
る。これにより、出力信号ＣＬｏｕｔの先頭部分では、
すそ引き部分のＢ j がそのままＴＨ３に反映し、ＴＨ３
はその先頭部分においても追従可能となっている。
（ｊ−１）番目のセル信号ＣＬについての論理“１”の
レベル（Ａj-1 ）と論理“０”のレベル（Ｂj-1 ）のレ
ベル差（Ａj-1 −Ｂj-1 ）、すなわち振幅を求め、それ
を半分にして、その振幅の半分の値Ｃである（Ａj-1 −
Ｂj-1 ）／２を求める。そして、現在受信中の第ｊ番目
のセル信号についての出力信号Ｂj に対して、その差分
の半分の値Ｃである（Ａ j-1 −Ｂj-1 ）／２を、加算回
路３２にて重畳し、閾値ＴＨ３（＝Ｃ＋Ｂj ）を得てい
る。これにより、出力信号ＣＬｏｕｔの先頭部分では、
すそ引き部分のＢ j がそのままＴＨ３に反映し、ＴＨ３
はその先頭部分においても追従可能となっている。
【００３４】図３は本発明に係る光バースト受信方法を
表すフローチャートであり、前述した光バースト受信装
置の動作は、本図に表す方法としても把握することがで
きる。 ステップＳ１：光のセル信号ＣＬを受光素子１１に受け
て、電気の出力信号ＣＬｏｕｔを生成する。
表すフローチャートであり、前述した光バースト受信装
置の動作は、本図に表す方法としても把握することがで
きる。 ステップＳ１：光のセル信号ＣＬを受光素子１１に受け
て、電気の出力信号ＣＬｏｕｔを生成する。
【００３５】ステップＳ２：出力信号ＣＬｏｕｔの論理
“１”のレベルと論理“０”のレベルとを検出する（識
別制御回路１４）。 ステップＳ３：検出された論理“１”のレベルＡj-1 と
論理“０”のレベルＢ j-1 を記憶する（メモリ／演算回
路３１のメモリ領域）。 ステップＳ４：記憶されている論理“１”のレベルＡ
j-1 と論理“０”のレベルＢj-1 の差分の半分の値Ｃを
求める（メモリ／演算回路３１での演算）。
“１”のレベルと論理“０”のレベルとを検出する（識
別制御回路１４）。 ステップＳ３：検出された論理“１”のレベルＡj-1 と
論理“０”のレベルＢ j-1 を記憶する（メモリ／演算回
路３１のメモリ領域）。 ステップＳ４：記憶されている論理“１”のレベルＡ
j-1 と論理“０”のレベルＢj-1 の差分の半分の値Ｃを
求める（メモリ／演算回路３１での演算）。
【００３６】ステップＳ５：現在受信中の出力信号ＣＬ
ｏｕｔについて検出された論理“０”のレベルＢj と、
上記の差分の半分の値Ｃとを加算して閾値ＴＨ３を生成
する（加算回路３２）。 ステップＳ６：閾値ＴＨ３を用いて、現在受信中の出力
信号ＣＬｏｕｔの論理“１”または“０”を識別する。
ｏｕｔについて検出された論理“０”のレベルＢj と、
上記の差分の半分の値Ｃとを加算して閾値ＴＨ３を生成
する（加算回路３２）。 ステップＳ６：閾値ＴＨ３を用いて、現在受信中の出力
信号ＣＬｏｕｔの論理“１”または“０”を識別する。
【００３７】
【発明の実施の形態】図４は本発明の要部を具体的に表
す図である。図１の構成における、“１”レベル検出回
路１５および“０”レベル検出回路１６からなる閾値制
御回路１４と、メモリ／演算回路３１と、加算回路３２
の部分を表しているが、図４では、実際の例としてＡ／
Ｄ変換器２５および２６と、Ｄ／Ａ変換器２７が描かれ
ている。
す図である。図１の構成における、“１”レベル検出回
路１５および“０”レベル検出回路１６からなる閾値制
御回路１４と、メモリ／演算回路３１と、加算回路３２
の部分を表しているが、図４では、実際の例としてＡ／
Ｄ変換器２５および２６と、Ｄ／Ａ変換器２７が描かれ
ている。
【００３８】検出された論理“１”のレベルＡj （アナ
ログ）および論理“０”のレベルＢ j （アナログ）は、
それぞれ、Ａ／Ｄ変換器２５および２６を介してディジ
タル値Ｘj およびＹj に変換されて、メモリ／演算回路
３１内の該当メモリ領域に格納される。今、新たにセル
信号ＣＬを受信し、対応する第ｊ番目の出力信号ＣＬｏ
ｕｔが閾値制御回路１４に入力されると、メモリ／演算
回路３１は、同一加入者より直前に入力された第（ｊ−
１）番目のセル信号に対応する出力信号ＣＬｏｕｔ（ｊ
−１）についてのディジタル値Ｘj-1 およびＹj-1 を読
み出し、さらにその中間値（ディジタル）Ｚj-1 を演算
して、Ｚj-1 ＝（Ｘj-1 −Ｙj-1 ）／２を得る。
ログ）および論理“０”のレベルＢ j （アナログ）は、
それぞれ、Ａ／Ｄ変換器２５および２６を介してディジ
タル値Ｘj およびＹj に変換されて、メモリ／演算回路
３１内の該当メモリ領域に格納される。今、新たにセル
信号ＣＬを受信し、対応する第ｊ番目の出力信号ＣＬｏ
ｕｔが閾値制御回路１４に入力されると、メモリ／演算
回路３１は、同一加入者より直前に入力された第（ｊ−
１）番目のセル信号に対応する出力信号ＣＬｏｕｔ（ｊ
−１）についてのディジタル値Ｘj-1 およびＹj-1 を読
み出し、さらにその中間値（ディジタル）Ｚj-1 を演算
して、Ｚj-1 ＝（Ｘj-1 −Ｙj-1 ）／２を得る。
【００３９】中間値Ｚj-1 は、Ｄ／Ａ変換器２７により
アナログ値Ｃに変換される。Ｃ＝（Ａj-1 −Ｂj-1 ）／
２である。さらに加算回路３２において、現在受信中の
出力信号ＣＬｏｕｔより検出した、このＣＬｏｕｔの論
理“０”のレベルＢj と、上記Ｃとを加算して閾値ＴＨ
３を得る。ＴＨ３＝Ｃ＋Ｂj である。図５は本発明に係
る光バースト受信装置の第１実施例を示す図であり、分
圧回路３４と第１スイッチ回路３５を設けたことを特徴
とする。すなわち、閾値制御回路１４はさらに、“１”
レベル検出回路１５および“０”レベル検出回路１６か
らの各出力電圧の和のほぼ半分の電圧を出力する分圧回
路３４と、この分圧回路３４からの出力電圧または加算
回路３２からの加算値を選択して主増幅回路１８に出力
する第１スイッチ回路３５とを含む。
アナログ値Ｃに変換される。Ｃ＝（Ａj-1 −Ｂj-1 ）／
２である。さらに加算回路３２において、現在受信中の
出力信号ＣＬｏｕｔより検出した、このＣＬｏｕｔの論
理“０”のレベルＢj と、上記Ｃとを加算して閾値ＴＨ
３を得る。ＴＨ３＝Ｃ＋Ｂj である。図５は本発明に係
る光バースト受信装置の第１実施例を示す図であり、分
圧回路３４と第１スイッチ回路３５を設けたことを特徴
とする。すなわち、閾値制御回路１４はさらに、“１”
レベル検出回路１５および“０”レベル検出回路１６か
らの各出力電圧の和のほぼ半分の電圧を出力する分圧回
路３４と、この分圧回路３４からの出力電圧または加算
回路３２からの加算値を選択して主増幅回路１８に出力
する第１スイッチ回路３５とを含む。
【００４０】第１スイッチ回路３５は、既述のメモリ領
域にレベル値が記憶されていない初期時において、この
分圧回路３４からの出力電圧を選択して出力する。ＰＯ
Ｎ伝送システムにおいては、システムの初期立ち上げと
いう操作が重要である。局側装置１は、複数の加入者の
各々に対し、どの加入者はどのタイムスロットで送信し
なければならないというシーケンス制御情報を用意しな
ければならない。このシーケンス制御情報を用意すると
きに、最も重要な情報は、各加入者毎の遅延時間であ
る。この遅延時間は、局から発出したセル信号が各加入
者に到達し、再び戻って来る迄のラウンドトリップ時間
を測定することによって得られる。
域にレベル値が記憶されていない初期時において、この
分圧回路３４からの出力電圧を選択して出力する。ＰＯ
Ｎ伝送システムにおいては、システムの初期立ち上げと
いう操作が重要である。局側装置１は、複数の加入者の
各々に対し、どの加入者はどのタイムスロットで送信し
なければならないというシーケンス制御情報を用意しな
ければならない。このシーケンス制御情報を用意すると
きに、最も重要な情報は、各加入者毎の遅延時間であ
る。この遅延時間は、局から発出したセル信号が各加入
者に到達し、再び戻って来る迄のラウンドトリップ時間
を測定することによって得られる。
【００４１】この測定を行うとき、すなわちシステムの
初期時には、メモリ／演算回路３１内の各加入者毎のメ
モリ領域に、何もレベル値は記憶されていない。したが
って、上記閾値ＴＨ３も当然生成することができないの
で、閾値制御回路１４は全く動作し得ない。このため、
上記のラウンドトリップ時間の測定もできないことにな
る。
初期時には、メモリ／演算回路３１内の各加入者毎のメ
モリ領域に、何もレベル値は記憶されていない。したが
って、上記閾値ＴＨ３も当然生成することができないの
で、閾値制御回路１４は全く動作し得ない。このため、
上記のラウンドトリップ時間の測定もできないことにな
る。
【００４２】そこで、そのような、メモリ領域に何もセ
ットされていないシステムの初期時には、メモリ／演算
回路３１によらない閾値ＴＨ３の生成が必要となる。こ
れが上記の分圧回路３４である。分圧回路３４は、
“１”レベル検出回路１５の検出レベル（“１”）と
“０”レベル検出回路１６の検出レベル（“０”）と
を、２つの直列抵抗の両端に受信し、その中間接続点よ
り両者の中間値に相当する電圧を出力する。この中間値
は閾値ＴＨ３となる。上記の第１スイッチ回路３５は、
システムの初期立ち上げ時（＃１）か通常動作時（＃
２）かに応じてそれぞれ、分圧回路３４からの出力か加
算回路３２からの出力か、いずれか一方を選択し、閾値
ＴＨ３として、主増幅回路１８の第２入力IIに印加す
る。なお、第１スイッチ回路３５が、＃１側をまたは＃
２側を選択するための信号は、既述のシーケンス制御情
報によって与えることができる。
ットされていないシステムの初期時には、メモリ／演算
回路３１によらない閾値ＴＨ３の生成が必要となる。こ
れが上記の分圧回路３４である。分圧回路３４は、
“１”レベル検出回路１５の検出レベル（“１”）と
“０”レベル検出回路１６の検出レベル（“０”）と
を、２つの直列抵抗の両端に受信し、その中間接続点よ
り両者の中間値に相当する電圧を出力する。この中間値
は閾値ＴＨ３となる。上記の第１スイッチ回路３５は、
システムの初期立ち上げ時（＃１）か通常動作時（＃
２）かに応じてそれぞれ、分圧回路３４からの出力か加
算回路３２からの出力か、いずれか一方を選択し、閾値
ＴＨ３として、主増幅回路１８の第２入力IIに印加す
る。なお、第１スイッチ回路３５が、＃１側をまたは＃
２側を選択するための信号は、既述のシーケンス制御情
報によって与えることができる。
【００４３】上述のような構成を実現しようとする場
合、一般的には、＃１側について、“１”および“０”
レベル検出回路を備え、また、＃２側についても“１”
および“０”レベル検出回路を備えるように構成するこ
とが考えられる。しかしながら、図５の構成によれば、
＃１側の“１”および“０”レベル検出回路を、＃２側
の“１”および“０”レベル検出回路と共用する構成と
している。これは、システムの初期立ち上げ時には、通
常動作時に比べて、高速性が要求されないことに着目し
たものである。
合、一般的には、＃１側について、“１”および“０”
レベル検出回路を備え、また、＃２側についても“１”
および“０”レベル検出回路を備えるように構成するこ
とが考えられる。しかしながら、図５の構成によれば、
＃１側の“１”および“０”レベル検出回路を、＃２側
の“１”および“０”レベル検出回路と共用する構成と
している。これは、システムの初期立ち上げ時には、通
常動作時に比べて、高速性が要求されないことに着目し
たものである。
【００４４】この結果、＃１側と＃２側とでそれぞれ独
立に、第１系統および第２系統の“１”および“０”レ
ベル検出回路を設ける場合に比べて、〈１〉各系統間で
の相対的回路誤差が生じないという利点および〈２〉上
記２つの系統を１つの系統で実現するので、回路規模を
縮小でき、また低コスト化および低消費電力化が可能と
いう利点がもたらされる。
立に、第１系統および第２系統の“１”および“０”レ
ベル検出回路を設ける場合に比べて、〈１〉各系統間で
の相対的回路誤差が生じないという利点および〈２〉上
記２つの系統を１つの系統で実現するので、回路規模を
縮小でき、また低コスト化および低消費電力化が可能と
いう利点がもたらされる。
【００４５】上述の説明は閾値制御回路１４の主たる構
成部分であるＡＴＣ部分についてなされた。しかし、閾
値制御回路１４はＡＧＣ部分も含むのが現実的である。
以下述べる本発明の第２実施例は、そのＡＧＣ部分の具
体的構成を提案する。図６は本発明に係る光バースト受
信装置の第２実施例を示す図（その１）、図７は同図
（その２）である。
成部分であるＡＴＣ部分についてなされた。しかし、閾
値制御回路１４はＡＧＣ部分も含むのが現実的である。
以下述べる本発明の第２実施例は、そのＡＧＣ部分の具
体的構成を提案する。図６は本発明に係る光バースト受
信装置の第２実施例を示す図（その１）、図７は同図
（その２）である。
【００４６】図７を参照すると、閾値制御回路１４は、
主増幅回路１８の増幅利得を制御する主増幅利得制御部
４０を設け、この主増幅利得制御部４０は、主増幅回路
１８の増幅利得を制御する制御信号Ｃg を出力する増幅
利得制御回路４１を含み、この増幅利得制御回路４１
は、メモリ／演算回路３１内に記憶されたレベル値Ｃに
応じて制御される。
主増幅回路１８の増幅利得を制御する主増幅利得制御部
４０を設け、この主増幅利得制御部４０は、主増幅回路
１８の増幅利得を制御する制御信号Ｃg を出力する増幅
利得制御回路４１を含み、この増幅利得制御回路４１
は、メモリ／演算回路３１内に記憶されたレベル値Ｃに
応じて制御される。
【００４７】増幅利得の制御（ＡＧＣ）は、主増幅回路
１８の第１入力Ｉに印加される出力信号Ｃｏｕｔの振幅
に依存して行われる。通常は、入力された出力信号Ｃｏ
ｕｔについて、瞬時瞬時リアルタイムでその振幅の検出
を行い、主増幅回路１８に対して帰還するというやり方
である。このやり方では、振幅の検出から帰還までの動
作をきわめて高速に行わなければならず、不利である。
１８の第１入力Ｉに印加される出力信号Ｃｏｕｔの振幅
に依存して行われる。通常は、入力された出力信号Ｃｏ
ｕｔについて、瞬時瞬時リアルタイムでその振幅の検出
を行い、主増幅回路１８に対して帰還するというやり方
である。このやり方では、振幅の検出から帰還までの動
作をきわめて高速に行わなければならず、不利である。
【００４８】ところが、ここでメモリ／演算回路３１か
らの出力Ｚj-1 のうち（Ｘj-1 −Ｙ j-1 ）の項に着目す
ると、この項はまさしく出力信号Ｃｏｕｔの振幅値（デ
ィジタル）を示しており、同一加入者における直前のセ
ルに関して得たこの振幅値を利用すれば、低速で上記の
ＡＧＣを実行できる。具体的には、Ｄ／Ａ変換器２７を
介して得たアナログの振幅値（Ａj-1 −Ｂj- 1 ）を、振
幅情報として、増幅利得制御回路４１に与える。そし
て、目的とする既述の制御信号Ｃg を得る。
らの出力Ｚj-1 のうち（Ｘj-1 −Ｙ j-1 ）の項に着目す
ると、この項はまさしく出力信号Ｃｏｕｔの振幅値（デ
ィジタル）を示しており、同一加入者における直前のセ
ルに関して得たこの振幅値を利用すれば、低速で上記の
ＡＧＣを実行できる。具体的には、Ｄ／Ａ変換器２７を
介して得たアナログの振幅値（Ａj-1 −Ｂj- 1 ）を、振
幅情報として、増幅利得制御回路４１に与える。そし
て、目的とする既述の制御信号Ｃg を得る。
【００４９】ところが、システムの初期時（初期立ち上
げ時）には、メモリ／演算回路３１内の各加入者毎のメ
モリ領域に、何もレベル値が記憶されていない。したが
って上記のアナログ振幅値（Ａj-1 −Ｂj-1 ）も当然生
成することができないので、主増幅利得制御部４０は全
く動作し得ない。そこで、そのような、メモリ領域に何
もセットされていないシステムの初期時にはメモリ／演
算回路３１によらない、出力信号Ｃｏｕｔの振幅の検出
が必要となる。
げ時）には、メモリ／演算回路３１内の各加入者毎のメ
モリ領域に、何もレベル値が記憶されていない。したが
って上記のアナログ振幅値（Ａj-1 −Ｂj-1 ）も当然生
成することができないので、主増幅利得制御部４０は全
く動作し得ない。そこで、そのような、メモリ領域に何
もセットされていないシステムの初期時にはメモリ／演
算回路３１によらない、出力信号Ｃｏｕｔの振幅の検出
が必要となる。
【００５０】このために、主増幅利得制御部４０はさら
に、閾値制御回路１４にて検出した論理“１”のレベル
および論理“０”のレベルを入力とし、これらレベルの
差分により振幅情報Ｉａを出力する振幅検出回路４２
と、その振幅情報Ｉａまたはメモリ／演算回路３１内に
記憶されたレベル値Ｃを選択して増幅利得制御回路４１
に出力する第２スイッチ回路４３とを含むようにする。
そして、この第２スイッチ回路４３は、メモリ領域３１
にレベル値Ｃが記憶されていない初期時において、振幅
検出回路４２からの振幅情報Ｉａを選択して出力するよ
うにする。
に、閾値制御回路１４にて検出した論理“１”のレベル
および論理“０”のレベルを入力とし、これらレベルの
差分により振幅情報Ｉａを出力する振幅検出回路４２
と、その振幅情報Ｉａまたはメモリ／演算回路３１内に
記憶されたレベル値Ｃを選択して増幅利得制御回路４１
に出力する第２スイッチ回路４３とを含むようにする。
そして、この第２スイッチ回路４３は、メモリ領域３１
にレベル値Ｃが記憶されていない初期時において、振幅
検出回路４２からの振幅情報Ｉａを選択して出力するよ
うにする。
【００５１】第２スイッチ回路４３が、システムの初期
時における＃１側を選択するか、通常動作時における＃
２側を選択するかは、既述のシーケンス制御情報によっ
て与えることができる。上記の振幅検出回路４２は、図
に示すとおり、閾値制御回路１４内の“１”レベル検出
回路１５および“０”レベル検出回路１６（図６）を共
用している。つまり、振幅検出回路４２用に独立して、
“１”レベル検出回路および“０”レベル検出回路を別
途設けるということはしない。これにより、前者の場合
（共用）は、後者の場合（独立に別途設ける）に比べ
て、〈１〉相対的な回路誤差が生じないという利点およ
び〈２〉１つの系統（１５，１６）で実現するので、回
路規模を縮小でき、また低コスト化および低消費電力化
が図れるという利点を有する。
時における＃１側を選択するか、通常動作時における＃
２側を選択するかは、既述のシーケンス制御情報によっ
て与えることができる。上記の振幅検出回路４２は、図
に示すとおり、閾値制御回路１４内の“１”レベル検出
回路１５および“０”レベル検出回路１６（図６）を共
用している。つまり、振幅検出回路４２用に独立して、
“１”レベル検出回路および“０”レベル検出回路を別
途設けるということはしない。これにより、前者の場合
（共用）は、後者の場合（独立に別途設ける）に比べ
て、〈１〉相対的な回路誤差が生じないという利点およ
び〈２〉１つの系統（１５，１６）で実現するので、回
路規模を縮小でき、また低コスト化および低消費電力化
が図れるという利点を有する。
【００５２】図６を参照すると、閾値制御回路１４は、
前置増幅回路１２の増幅特性を制御する前置増幅特性制
御部５０を設け、この前置増幅特性制御部５０は、前置
増幅回路１２の増幅特性を制御するための前置増幅制御
信号Ｃgpを出力する前置増幅特性制御回路５１を含み、
この前置増幅特性制御回路５１は、メモリ／演算回路３
１内に記憶されたレベル値Ｃに応じて制御されるように
する。
前置増幅回路１２の増幅特性を制御する前置増幅特性制
御部５０を設け、この前置増幅特性制御部５０は、前置
増幅回路１２の増幅特性を制御するための前置増幅制御
信号Ｃgpを出力する前置増幅特性制御回路５１を含み、
この前置増幅特性制御回路５１は、メモリ／演算回路３
１内に記憶されたレベル値Ｃに応じて制御されるように
する。
【００５３】前置増幅特性の制御（ＡＧＣ）は、前置増
幅回路１２からの出力信号Ｐｏｕｔの振幅に依存して行
われる。通常は、回路１２からの出力信号Ｐｏｕｔにつ
いて、瞬時瞬時リアルタイムでその振幅の検出を行い、
前置アンプ１２Ａに対して帰還するというやり方であ
る。このやり方では、振幅の検出から帰還までの動作を
きわめて高速に行わなければならず、不利がある。
幅回路１２からの出力信号Ｐｏｕｔの振幅に依存して行
われる。通常は、回路１２からの出力信号Ｐｏｕｔにつ
いて、瞬時瞬時リアルタイムでその振幅の検出を行い、
前置アンプ１２Ａに対して帰還するというやり方であ
る。このやり方では、振幅の検出から帰還までの動作を
きわめて高速に行わなければならず、不利がある。
【００５４】ところが、ここでメモリ／演算回路３１か
らの出力Ｚj-1 のうち（Ｘj-1 −Ｙ j-1 ）の項に着目す
ると、この項はまさしく、上記の出力信号Ｐｏｕｔと相
関のある出力信号Ｃｏｕｔの振幅値（ディジタル）を示
しており、同一加入者における直前のセルに関して得た
この振幅値を利用すれば、低速で上記の前置増幅特性の
制御（ＡＧＣ）を実行できる。
らの出力Ｚj-1 のうち（Ｘj-1 −Ｙ j-1 ）の項に着目す
ると、この項はまさしく、上記の出力信号Ｐｏｕｔと相
関のある出力信号Ｃｏｕｔの振幅値（ディジタル）を示
しており、同一加入者における直前のセルに関して得た
この振幅値を利用すれば、低速で上記の前置増幅特性の
制御（ＡＧＣ）を実行できる。
【００５５】具体的には、Ｄ／Ａ変換器２７を介して得
たアナログの振幅値（Ａj-1 −Ｂj- 1 ）を、振幅情報と
して、前置増幅特性制御回路５１に与える。そして、目
的とする既述の前置増幅制御信号Ｃgpを得る。ところ
が、システムの初期時（初期立ち上げ時）には、メモリ
／演算回路３１内の各加入者毎のメモリ領域に、何もレ
ベル値が記憶されていない。したがって上記のアナログ
振幅値（Ａj-1 −Ｂj-1 ）も当然生成することができな
いので、前置増幅特性制御部５０は全く動作し得ない。
たアナログの振幅値（Ａj-1 −Ｂj- 1 ）を、振幅情報と
して、前置増幅特性制御回路５１に与える。そして、目
的とする既述の前置増幅制御信号Ｃgpを得る。ところ
が、システムの初期時（初期立ち上げ時）には、メモリ
／演算回路３１内の各加入者毎のメモリ領域に、何もレ
ベル値が記憶されていない。したがって上記のアナログ
振幅値（Ａj-1 −Ｂj-1 ）も当然生成することができな
いので、前置増幅特性制御部５０は全く動作し得ない。
【００５６】そこで、そのような、メモリ領域に何もセ
ットされていないシステムの初期時には、メモリ／演算
回路３１によらない、出力信号Ｐｏｕｔの振幅の検出が
必要となる。このために、前置増幅特性制御部５０はさ
らに、前置増幅回路自体の自動利得を行うための自動利
得制御信号ＡＣを出力する信号振幅検出回路５２と、そ
の自動利得制御信号またはメモリ／演算回路３１内に記
憶されたレベル値Ｃを選択して前置増幅特性制御回路５
１に出力する第３スイッチ回路５３とを含むようにす
る。そして第３スイッチ回路５３は、既述のメモリ領域
にレベル値が記憶されていない初期時において、信号振
幅検出回路５２からの上記の自動利得制御信号を選択し
て出力するようにする。
ットされていないシステムの初期時には、メモリ／演算
回路３１によらない、出力信号Ｐｏｕｔの振幅の検出が
必要となる。このために、前置増幅特性制御部５０はさ
らに、前置増幅回路自体の自動利得を行うための自動利
得制御信号ＡＣを出力する信号振幅検出回路５２と、そ
の自動利得制御信号またはメモリ／演算回路３１内に記
憶されたレベル値Ｃを選択して前置増幅特性制御回路５
１に出力する第３スイッチ回路５３とを含むようにす
る。そして第３スイッチ回路５３は、既述のメモリ領域
にレベル値が記憶されていない初期時において、信号振
幅検出回路５２からの上記の自動利得制御信号を選択し
て出力するようにする。
【００５７】第３スイッチ回路５３が、システムの初期
時における＃１側を選択するか、通常動作時における＃
２側を選択するかは、既述のシーケンス制御情報によっ
て与えることができる。前置増幅特性制御回路５１につ
いて見ると、これは、前置増幅回路（アンプ１２Ａ）の
開ループゲイン、この前置増幅回路（アンプ１２Ａ）を
構成する帰還抵抗Ｒf およびその前置増幅回路１２の入
力段に付加されるバイパス電流源１９を流れるバイパス
電流のうちの少なくとも１つを制御する。
時における＃１側を選択するか、通常動作時における＃
２側を選択するかは、既述のシーケンス制御情報によっ
て与えることができる。前置増幅特性制御回路５１につ
いて見ると、これは、前置増幅回路（アンプ１２Ａ）の
開ループゲイン、この前置増幅回路（アンプ１２Ａ）を
構成する帰還抵抗Ｒf およびその前置増幅回路１２の入
力段に付加されるバイパス電流源１９を流れるバイパス
電流のうちの少なくとも１つを制御する。
【００５８】図６において、これら開ループゲイン（ｏ
ｐｅｎ ｌｏｏｐ ｇａｉｎ）、帰還抵抗Ｒf およびバ
イパス電流の全てを同時に制御する例を示している。帰
還抵抗Ｒf は、トランスインピーダンス形の帰還抵抗で
あり、ＦＥＴで構成することができる。このＦＥＴのゲ
ートに信号Ｃgpを印加する。また、バイパス電流を流す
バイパス電流源１９も、ＦＥＴで構成することができ、
このＦＥＴのゲートに信号Ｃgpを印加する。
ｐｅｎ ｌｏｏｐ ｇａｉｎ）、帰還抵抗Ｒf およびバ
イパス電流の全てを同時に制御する例を示している。帰
還抵抗Ｒf は、トランスインピーダンス形の帰還抵抗で
あり、ＦＥＴで構成することができる。このＦＥＴのゲ
ートに信号Ｃgpを印加する。また、バイパス電流を流す
バイパス電流源１９も、ＦＥＴで構成することができ、
このＦＥＴのゲートに信号Ｃgpを印加する。
【００５９】なお、図６では、アンプ１２Ａ、帰還抵抗
Ｒf およびバイパス電流源１９に、全て同一の前置増幅
制御信号Ｃgpを印加するように描いているが、これは便
宜上そう描いたもので、実際には、これら３種の信号Ｃ
gpの間には、位相あるいはレベルに関して相互に相違し
ている。そのための調整手段（図示せず）は、対象とな
るバイパス電流源１９、帰還抵抗Ｒf 、アンプ１２Ａに
それぞれ内蔵することができる。
Ｒf およびバイパス電流源１９に、全て同一の前置増幅
制御信号Ｃgpを印加するように描いているが、これは便
宜上そう描いたもので、実際には、これら３種の信号Ｃ
gpの間には、位相あるいはレベルに関して相互に相違し
ている。そのための調整手段（図示せず）は、対象とな
るバイパス電流源１９、帰還抵抗Ｒf 、アンプ１２Ａに
それぞれ内蔵することができる。
【００６０】以上、本発明に係る閾値制御回路１４およ
びメモリ／演算回路３１について詳しく説明したが、最
後に、光バースト受信装置３０の全体構成について、
二、三の構成例を示す。図８は群構成にした光バースト
受信装置の概略を示す図である。本図においては、一例
として３群構成の閾値制御回路１４−１，１４−２およ
び１４−３からなる光バースト受信装置３０′を示す。
該装置３０′は、既述の閾値制御回路１４とそれぞれ同
一構成を有する、少なくとも２つの閾値制御回路（１４
−１，１４−２，１４−３）を備え、これらの閾値制御
回路は、前置増幅回路１２とメモリ／演算回路３１と前
記主増幅回路１８とに共通に接続し、かつ、連続して入
力される複数のセル信号ＣＬを順番に、これらの閾値制
御回路１４−１，１４−２，１４−３に割り当てて処理
するようにする。
びメモリ／演算回路３１について詳しく説明したが、最
後に、光バースト受信装置３０の全体構成について、
二、三の構成例を示す。図８は群構成にした光バースト
受信装置の概略を示す図である。本図においては、一例
として３群構成の閾値制御回路１４−１，１４−２およ
び１４−３からなる光バースト受信装置３０′を示す。
該装置３０′は、既述の閾値制御回路１４とそれぞれ同
一構成を有する、少なくとも２つの閾値制御回路（１４
−１，１４−２，１４−３）を備え、これらの閾値制御
回路は、前置増幅回路１２とメモリ／演算回路３１と前
記主増幅回路１８とに共通に接続し、かつ、連続して入
力される複数のセル信号ＣＬを順番に、これらの閾値制
御回路１４−１，１４−２，１４−３に割り当てて処理
するようにする。
【００６１】今、仮にセル信号ＣＬが、ＣＬ１，ＣＬ
２，ＣＬ３，ＣＬ４…に入力されたとすると、閾値制御
回路１４−１は、セル信号ＣＬ１，ＣＬ４，ＣＬ７，Ｃ
Ｌ１０…の各出力信号ＣＬｏｕｔ１の処理を、担当し、
閾値制御回路１４−２は、セル信号ＣＬ２，ＣＬ５，Ｃ
Ｌ８，ＣＬ１１…の各出力信号ＣＬｏｕｔ２の処理を、
担当し、閾値制御回路１４−３は、セル信号ＣＬ３，Ｃ
Ｌ６，ＣＬ９，ＣＬ１２…の各出力信号ＣＬｏｕｔ３の
処理を、担当するようにする。
２，ＣＬ３，ＣＬ４…に入力されたとすると、閾値制御
回路１４−１は、セル信号ＣＬ１，ＣＬ４，ＣＬ７，Ｃ
Ｌ１０…の各出力信号ＣＬｏｕｔ１の処理を、担当し、
閾値制御回路１４−２は、セル信号ＣＬ２，ＣＬ５，Ｃ
Ｌ８，ＣＬ１１…の各出力信号ＣＬｏｕｔ２の処理を、
担当し、閾値制御回路１４−３は、セル信号ＣＬ３，Ｃ
Ｌ６，ＣＬ９，ＣＬ１２…の各出力信号ＣＬｏｕｔ３の
処理を、担当するようにする。
【００６２】このようにすると、メモリ／演算回路３１
が、１つのセル信号が光バースト受信装置３０′に入力
されたときに行うべき４つの処理、すなわち、 〈１〉出力信号ＣＬｏｕｔの論理“１”のレベルと論理
“０”のレベルとを検出する第１処理と、 〈２〉検出された論理“１”のレベルと論理“０”のレ
ベルを記憶する第２処理と、 〈３〉記憶されている論理“１”のレベルと論理“０”
のレベルの中間値を求める第３処理と、 〈４〉現在受信中の出力信号ＣＬｏｕｔについて検出さ
れた論理“０”のレベルと、上記の中間値とを加算して
閾値ＴＨ３を生成する第４処理と、を、単一の閾値制御
回路１４で実行する場合に比べて、ほぼ１／３の速度で
実行すればよく、低コスト化にもつながる。
が、１つのセル信号が光バースト受信装置３０′に入力
されたときに行うべき４つの処理、すなわち、 〈１〉出力信号ＣＬｏｕｔの論理“１”のレベルと論理
“０”のレベルとを検出する第１処理と、 〈２〉検出された論理“１”のレベルと論理“０”のレ
ベルを記憶する第２処理と、 〈３〉記憶されている論理“１”のレベルと論理“０”
のレベルの中間値を求める第３処理と、 〈４〉現在受信中の出力信号ＣＬｏｕｔについて検出さ
れた論理“０”のレベルと、上記の中間値とを加算して
閾値ＴＨ３を生成する第４処理と、を、単一の閾値制御
回路１４で実行する場合に比べて、ほぼ１／３の速度で
実行すればよく、低コスト化にもつながる。
【００６３】もし、２群構成（１４−１および１４−
２）を採用するならば、一方の閾値制御回路１４−１
は、奇数番目のセル信号を扱い、他方の閾値制御回路１
４−２は、偶数番目のセル信号を扱うようにすればよ
い。各セル信号が入力される毎に、どの閾値制御回路
（１４−１／１４−２／１４−３）をアクティブにする
かは、既述したシーケンス制御情報によって与えること
ができる。
２）を採用するならば、一方の閾値制御回路１４−１
は、奇数番目のセル信号を扱い、他方の閾値制御回路１
４−２は、偶数番目のセル信号を扱うようにすればよ
い。各セル信号が入力される毎に、どの閾値制御回路
（１４−１／１４−２／１４−３）をアクティブにする
かは、既述したシーケンス制御情報によって与えること
ができる。
【００６４】図９は多段構成にした光バースト受信装置
の概略を示す図である。本図においては一例として３段
構成の閾値制御回路１４，１４−１および１４−２およ
びそれぞれに付帯するメモリ／演算回路３１，３１−１
および３１−２からなる光バースト受信装置３０″が示
されている。この光バースト受信装置３０″は上記の閾
値制御回路１４と同一構成の閾値制御回路１４−１，１
４−２および上記の主増幅回路１８と同一構成の主増幅
回路１８−１，１８−２とからなる閾値制御／主増幅段
（６０）を少なくとも一段、各々に付帯するメモリ／演
算回路（３１−１，３１−２）と共に主増幅回路１８の
出力側に従属接続するように構成される。
の概略を示す図である。本図においては一例として３段
構成の閾値制御回路１４，１４−１および１４−２およ
びそれぞれに付帯するメモリ／演算回路３１，３１−１
および３１−２からなる光バースト受信装置３０″が示
されている。この光バースト受信装置３０″は上記の閾
値制御回路１４と同一構成の閾値制御回路１４−１，１
４−２および上記の主増幅回路１８と同一構成の主増幅
回路１８−１，１８−２とからなる閾値制御／主増幅段
（６０）を少なくとも一段、各々に付帯するメモリ／演
算回路（３１−１，３１−２）と共に主増幅回路１８の
出力側に従属接続するように構成される。
【００６５】主信号系の増幅回路、すなわち主増幅回路
の入力には、いわゆるオフセット電圧が潜在することが
知られている。このオフセット電圧が潜在すると、その
出力パルスの幅が変動し、後段のリタイミング回路（図
示せず）において信号の打ち抜きを行う際、正確にその
中央を打ち抜くことが困難になる。このようなパルス幅
の変動を起こす原因となる上記のオフセット電圧を消滅
ささせるために、上述の多段従属接続構成をとるように
したのが、本図の光バースト受信装置３０″である。
の入力には、いわゆるオフセット電圧が潜在することが
知られている。このオフセット電圧が潜在すると、その
出力パルスの幅が変動し、後段のリタイミング回路（図
示せず）において信号の打ち抜きを行う際、正確にその
中央を打ち抜くことが困難になる。このようなパルス幅
の変動を起こす原因となる上記のオフセット電圧を消滅
ささせるために、上述の多段従属接続構成をとるように
したのが、本図の光バースト受信装置３０″である。
【００６６】
【発明の効果】以上説明したように本発明によれば、シ
ステムＡＴＣ／ＡＧＣ方式による光バースト受信装置に
おいて、低周波数応答に起因する、図１６に示した受信
不能という問題を、きわめて簡単なハードウェアの追加
と、メモリ／演算回路における演算方法の変更とによっ
て、効率よく解決することができる。
ステムＡＴＣ／ＡＧＣ方式による光バースト受信装置に
おいて、低周波数応答に起因する、図１６に示した受信
不能という問題を、きわめて簡単なハードウェアの追加
と、メモリ／演算回路における演算方法の変更とによっ
て、効率よく解決することができる。
【図１】本発明に基づく光バースト受信装置の原理ブロ
ック図である。
ック図である。
【図２】本発明に係る光バースト受信装置において使用
する閾値を示す図である。
する閾値を示す図である。
【図３】本発明に係る光バースト受信方法を表すフロー
チャートである。
チャートである。
【図４】本発明の要部を具体的に表す図である。
【図５】本発明に係る光バースト受信装置の第１実施例
を示す図である。
を示す図である。
【図６】本発明に係る光バースト受信装置の第２の実施
例を示す図（その１）である。
例を示す図（その１）である。
【図７】本発明に係る光バースト受信装置の第２実施例
を示す図（その２）である。
を示す図（その２）である。
【図８】群構成にした光バースト受信装置の概略を示す
図である。
図である。
【図９】多段構成にした光バースト受信装置の概略を示
す図である。
す図である。
【図１０】本発明が適用される伝送システムの一例を概
略的に示す図である。
略的に示す図である。
【図１１】高速ＡＴＣ／ＡＧＣ方式による光バースト受
信装置の回路構成を示す図である。
信装置の回路構成を示す図である。
【図１２】図１１の受信装置１０内における要部の波形
を示し、（Ａ）は閾値制御回路１４内の要部の波形、
（Ｂ）は主増幅回路１８からの出力波形をそれぞれ示す
図である。
を示し、（Ａ）は閾値制御回路１４内の要部の波形、
（Ｂ）は主増幅回路１８からの出力波形をそれぞれ示す
図である。
【図１３】システムＡＴＣ／ＡＧＣ方式による光バース
ト受信装置の回路構成を示す図である。
ト受信装置の回路構成を示す図である。
【図１４】（Ａ）は低周波数応答の影響がない場合、
（Ｂ）は低周波数応答の影響がある場合の、出力信号Ｃ
Ｌｏｕｔの波形をそれぞれ示す図である。
（Ｂ）は低周波数応答の影響がある場合の、出力信号Ｃ
Ｌｏｕｔの波形をそれぞれ示す図である。
【図１５】高速ＡＴＣ／ＡＧＣ方式による光バースト受
信装置において使用される閾値を示す図である。
信装置において使用される閾値を示す図である。
【図１６】システムＡＴＣ／ＡＧＣ方式による光バース
ト受信装置において使用される閾値を示す図である。
ト受信装置において使用される閾値を示す図である。
１…局側装置 ２…光バースト受信装置 ３…波長分割多重器（ＷＤＭ） ４…光分岐器（スターカプラ） ５…加入者側装置 ６…光送信装置 ７…波長分割多重器（ＷＤＭ） ８…個別光ファイバ伝送路 ９…共用光ファイバ伝送路 １０…光バースト受信装置 １１…受光素子 １２…前置増幅回路 １２Ａ…前置アンプ １３…バッファ １４，１４−１，１４−２，１４−３…閾値制御回路 １５…“１”レベル検出回路 １６…“０”レベル検出回路 １７…１／２電圧発生回路 １８…主増幅回路 １９…バイパス電流源 ２０…光バースト受信装置 ２１…メモリ／演算回路 ２４，２４′…閾値制御回路 ２５，２５′…Ａ／Ｄ変換器 ２６，２６′…Ａ／Ｄ変換器 ２７，２７′…Ｄ／Ａ変換器 ２８…選択回路 ３０，３０′，３０″…光バースト受信装置 ３１，３１−１，３１−２…メモリ／演算回路 ３２…加算回路 ３４…分圧回路 ３５…第１スイッチ回路 ４０…主増幅利得制御部 ４１…増幅利得制御回路 ４２…振幅検出回路 ４３…第２スイッチ回路 ５０…前置増幅特性制御部 ５１…前置増幅特性制御回路 ５２…信号振幅検出回路 ５３…第３スイッチ回路 ６０…閾値制御／主増幅段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｂ 10/00
Claims (10)
- 【請求項１】 各加入者から送信されるセル信号を受信
した受光素子からの出力を増幅する前置増幅回路と、 前記前置増幅回路からの出力信号と閾値とを差動入力と
し、該閾値を参照電圧として該出力信号の論理“１”ま
たは“０”を識別しさらに増幅して出力する主増幅回路
と、 前記出力信号の論理“１”のレベルおよび論理“０”の
レベルをそれぞれ検出する“１”レベル検出回路および
“０”レベル検出回路を有する閾値制御回路と、 検出された前記論理“１”のレベルおよび論理“０”の
レベルに関するレベル値を、各前記加入者から送信され
るセル信号を受信する毎に更新して当該加入者に割り当
てたメモリ領域に記憶するメモリ／演算回路と、を備え
てなり、 前記メモリ／演算回路は、前記閾値制御回路からの前記
論理“１”のレベルおよび論理“０”のレベルを入力と
し、これらレベルの差分のほぼ半分の値を演算により得
て前記レベル値として出力し、 前記閾値制御回路は、現在受信中の前記出力信号につい
て前記“０”レベル検出回路により検出された論理
“０”のレベルと、前記メモリ領域に記憶されている前
記レベル値とを加算する加算回路をさらに含み、該加算
回路からの加算値を、前記閾値として、前記主増幅回路
に印加することを特徴とする光バースト受信装置。 - 【請求項２】 前記閾値制御回路はさらに、前記“１”
レベル検出回路および“０”レベル検出回路からの各出
力電圧の和のほぼ半分の電圧を出力する分圧回路と、該
分圧回路からの出力電圧または前記加算回路からの加算
値を選択して前記主増幅回路に出力する第１スイッチ回
路とを含み、 前記第１スイッチ回路は、前記メモリ領域に前記レベル
値が記憶されていない初期時において、前記分圧回路か
らの出力電圧を選択して出力する請求項１に記載の光バ
ースト受信装置。 - 【請求項３】 前記主増幅回路の増幅利得を制御する主
増幅利得制御部を設け、該主増幅利得制御部は、該主増
幅回路の増幅利得を制御する制御信号を出力する増幅利
得制御回路を含み、該増幅利得制御回路は、前記メモリ
／演算回路内に記憶された前記レベル値に応じて制御さ
れる請求項１に記載の光バースト受信装置。 - 【請求項４】 前記主増幅利得制御部はさらに、前記閾
値制御回路にて検出した前記論理“１”のレベルおよび
論理“０”のレベルを入力とし、これらレベルの差分に
より振幅情報を出力する振幅検出回路と、該振幅情報ま
たは前記メモリ／演算回路内に記憶された前記レベル値
を選択して前記増幅利得制御回路に出力する第２スイッ
チ回路とを含み、 前記第２スイッチ回路は、前記メモリ領域に前記レベル
値が記憶されていない初期時において、前記振幅検出回
路からの前記振幅情報を選択して出力する請求項３に記
載の光バースト受信装置。 - 【請求項５】 前記前置増幅回路の増幅特性を制御する
前置増幅特性制御部を設け、該前置増幅特性制御部は、
該前置増幅回路の増幅特性を制御するための前置増幅制
御信号を出力する前置増幅特性制御回路を含み、該前置
増幅特性制御回路は、前記メモリ／演算回路内に記憶さ
れた前記レベル値に応じて制御される請求項１に記載の
光バースト受信装置。 - 【請求項６】 前記前置増幅特性制御部はさらに、前記
前置増幅回路自体の自動利得を行うための自動利得制御
信号を出力する信号振幅検出回路と、該自動利得制御信
号または前記メモリ／演算回路内に記憶された前記レベ
ル値を選択して前記前置増幅特性制御回路に出力する第
３スイッチ回路とを含み、 前記第３スイッチ回路は、前記メモリ領域に前記レベル
値が記憶されていない初期時において、前記信号振幅検
出回路からの前記自動利得制御信号を選択して出力する
請求項５に記載の光バースト受信装置。 - 【請求項７】 前記前置増幅特性制御回路は、 前記前置増幅回路の開ループゲイン、該前置増幅回路を
構成する帰還抵抗および該前置増幅回路の入力段に付加
されるバイパス電流源を流れるバイパス電流のうちの少
なくとも１つを制御する請求項５に記載の光バースト受
信装置。 - 【請求項８】 前記閾値制御回路とそれぞれ同一構成を
有する、少なくとも２つの閾値制御回路を備え、これら
の閾値制御回路は前記前置増幅回路と前記メモリ／演算
回路と前記主増幅回路とに共通に接続し、かつ、連続し
て入力される複数の前記セル信号を順番に、これらの閾
値制御回路に割り当てて処理する請求項１に記載の光バ
ースト受信装置。 - 【請求項９】 前記閾値制御回路と同一構成の閾値制御
回路および前記主増幅回路と同一構成の主増幅回路とか
らなる閾値制御／主増幅段を少なくとも一段、各々に付
帯するメモリ／演算回路と共に、前記主増幅回路の出力
側に従属接続する請求項１に記載の光バースト受信装
置。 - 【請求項１０】 光のセル信号を受光素子に受けて電気
の出力信号を生成するステップと、 前記出力信号の論理“１”のレベルと論理“０”のレベ
ルとを検出するステップと、 検出された前記論理“１”のレベルと論理“０”のレベ
ルを記憶するステップと、 記憶されている前記論理“１”のレベルと論理“０”の
レベルの差分のほぼ半分の値を求めるステップと、 現在受信中の前記出力信号について検出された論理
“０”のレベルと、前記差分のほぼ半分の値とを加算し
て閾値を生成するステップと、 前記閾値を用いて、前記現在受信中の出力信号の論理
“１”または“０”を識別するステップとからなること
を特徴とする光バースト受信方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27471197A JP4033528B2 (ja) | 1997-10-07 | 1997-10-07 | 光バースト受信装置および方法 |
| DE69833584T DE69833584T2 (de) | 1997-10-07 | 1998-03-19 | Vorrichtung und Verfahren zum Empfang von optischen Burstsignalen |
| EP98105010A EP0909046B1 (en) | 1997-10-07 | 1998-03-19 | Apparatus and method for reception of optical burst |
| US09/044,971 US6115163A (en) | 1997-10-07 | 1998-03-20 | Apparatus and method for reception of optical burst |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27471197A JP4033528B2 (ja) | 1997-10-07 | 1997-10-07 | 光バースト受信装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112439A true JPH11112439A (ja) | 1999-04-23 |
| JP4033528B2 JP4033528B2 (ja) | 2008-01-16 |
Family
ID=17545512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27471197A Expired - Fee Related JP4033528B2 (ja) | 1997-10-07 | 1997-10-07 | 光バースト受信装置および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6115163A (ja) |
| EP (1) | EP0909046B1 (ja) |
| JP (1) | JP4033528B2 (ja) |
| DE (1) | DE69833584T2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006013841A1 (ja) * | 2004-08-03 | 2006-02-09 | Nippon Telegraph And Telephone Corporation | 受信方法及び受信回路 |
| JP3947865B2 (ja) * | 2000-03-06 | 2007-07-25 | 富士通株式会社 | 前置増幅器 |
| JP2008099051A (ja) * | 2006-10-13 | 2008-04-24 | Hitachi Communication Technologies Ltd | Ｐｏｎシステムおよびそのレンジング方法 |
| JP2008099299A (ja) * | 2007-10-17 | 2008-04-24 | Hitachi Communication Technologies Ltd | Ｐｏｎシステムおよびそのレンジング方法 |
| JP2009049488A (ja) * | 2007-08-14 | 2009-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 前置増幅回路 |
| JP2009188499A (ja) * | 2008-02-04 | 2009-08-20 | Nec Corp | 光バースト受信器及び方法 |
| US7680414B2 (en) | 2007-02-02 | 2010-03-16 | Hitachi Communication Technologies, Ltd. | Passive optical network system and operating method thereof |
| JPWO2008126294A1 (ja) * | 2007-03-30 | 2010-07-22 | 富士通オプティカルコンポーネンツ株式会社 | 光再生装置および光再生方法 |
| US7952427B2 (en) | 2006-03-22 | 2011-05-31 | Renesas Electronics Corporation | Signal amplifier circuit and optical receiver |
| JP2016226063A (ja) * | 2014-10-15 | 2016-12-28 | 株式会社フジクラ | 光受信器、アクティブ光ケーブル、及び、光受信器の制御方法 |
| JP2017055227A (ja) * | 2015-09-09 | 2017-03-16 | 日本電信電話株式会社 | トランスインピーダンスアンプ回路 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3042608B2 (ja) * | 1997-07-23 | 2000-05-15 | 日本電気株式会社 | バースト光受信回路 |
| JP3031326B2 (ja) * | 1998-02-19 | 2000-04-10 | 日本電気株式会社 | バースト受信回路およびバースト受信回路の制御方法 |
| JP3674753B2 (ja) * | 1999-03-09 | 2005-07-20 | 富士通株式会社 | バースト信号検出回路 |
| US6744987B1 (en) * | 2000-04-17 | 2004-06-01 | Delphi Technologies, Inc | Tertiary optical media interface |
| US6963696B1 (en) * | 2001-04-30 | 2005-11-08 | Quantum Bridge Communications, Inc. | AC-coupled burst mode receiver with wide dynamic range |
| US7058315B2 (en) * | 2001-10-09 | 2006-06-06 | Chiaro Networks Ltd. | Fast decision threshold controller for burst-mode receiver |
| US7385995B2 (en) * | 2003-01-13 | 2008-06-10 | Brooktree Broadband Holding, Inc. | System and method for dynamic bandwidth allocation on PONs |
| CN1298115C (zh) * | 2003-08-08 | 2007-01-31 | 中兴通讯股份有限公司 | 一种实现对不同输入光功率自适应的光接收装置 |
| US7297921B2 (en) * | 2003-11-21 | 2007-11-20 | Olympus Corportion | Photodetection circuit and confocal microscope that has it |
| CN100341261C (zh) * | 2003-11-27 | 2007-10-03 | 武汉电信器件有限公司 | 突发模式光接收机 |
| KR100601048B1 (ko) * | 2004-04-22 | 2006-07-14 | 한국전자통신연구원 | 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법 |
| US7394996B2 (en) * | 2004-06-16 | 2008-07-01 | Industrial Technology Research Institute | Burst mode optical receiver and system and method therefor |
| CN101027859B (zh) * | 2004-12-01 | 2011-02-02 | 中兴通讯股份有限公司 | 自适应光接收装置及其自适应光接收方法 |
| CN100440756C (zh) * | 2004-12-13 | 2008-12-03 | 华为技术有限公司 | 一种无源光网络及其数据通信的方法 |
| US7865088B2 (en) | 2006-05-12 | 2011-01-04 | Alcatel Lucent | Burst mode optical receiver |
| CN101188461B (zh) | 2005-11-28 | 2013-09-04 | 阿尔卡特公司 | 使光接收机能够从多个光网络单元接收信号的方法和系统 |
| DE102005056843B4 (de) | 2005-11-28 | 2008-01-24 | Prof. Dr. Horst Ziegler und Partner GbR (vertretungsberechtigter Gesellschafter: Prof. Dr. Horst Ziegler 33100 Paderborn) | Verfahren und Vorrichtung zur empfängerseitigen Eliminierung von statischen oder zeitlich langsam veränderlichen Störsignalen aus Eingangsdatensignalen bei der digitalen Datenübertragung in vorgegebenem Bitraster |
| KR100826882B1 (ko) * | 2005-12-05 | 2008-05-06 | 한국전자통신연구원 | 버스트 모드 광 수신기에서 디지털 자동이득제어 방법 및장치 |
| US7925164B2 (en) * | 2006-08-30 | 2011-04-12 | Broadlight Ltd. | Method and system for power management control in passive optical networks |
| US7646990B2 (en) * | 2006-09-05 | 2010-01-12 | Broadlight Ltd. | Circuit for detecting optical failures in a passive optical network |
| US7889815B2 (en) * | 2007-02-13 | 2011-02-15 | Optical Communication Products, Inc. | Burst mode receiver for passive optical network |
| US9276673B2 (en) | 2008-04-24 | 2016-03-01 | Commscope Technologies Llc | Methods and systems for testing a fiber optic network |
| JP5276935B2 (ja) * | 2008-09-12 | 2013-08-28 | 株式会社日立製作所 | 受動光網システムおよびその障害特定方法 |
| US20100150561A1 (en) * | 2008-12-12 | 2010-06-17 | Seung-Hyun Cho | Optical receiver, optical line terminal and method of recovering received signals |
| US8705985B2 (en) | 2010-06-02 | 2014-04-22 | Mellanox Technologies Denmark Aps | Fast optical receiver for unencoded data |
| CN103023575B (zh) * | 2012-12-31 | 2015-05-20 | 武汉华工正源光子技术有限公司 | 用于gpon olt的光突发接收电路 |
| US11184692B2 (en) * | 2020-03-13 | 2021-11-23 | Verizon Patent And Licensing Inc. | Systems and methods for measurement of optical parameters in an optical network |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2625347B2 (ja) * | 1993-04-20 | 1997-07-02 | 日本電気株式会社 | ディジタル受信器の自動オフセット制御回路 |
-
1997
- 1997-10-07 JP JP27471197A patent/JP4033528B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-19 EP EP98105010A patent/EP0909046B1/en not_active Expired - Lifetime
- 1998-03-19 DE DE69833584T patent/DE69833584T2/de not_active Expired - Lifetime
- 1998-03-20 US US09/044,971 patent/US6115163A/en not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3947865B2 (ja) * | 2000-03-06 | 2007-07-25 | 富士通株式会社 | 前置増幅器 |
| US8144813B2 (en) | 2004-08-03 | 2012-03-27 | Nippon Telegraph And Telephone Corporation | Receiving method and receiving circuit |
| CN100463362C (zh) * | 2004-08-03 | 2009-02-18 | 日本电信电话株式会社 | 接收方法以及接收电路 |
| WO2006013841A1 (ja) * | 2004-08-03 | 2006-02-09 | Nippon Telegraph And Telephone Corporation | 受信方法及び受信回路 |
| US7952427B2 (en) | 2006-03-22 | 2011-05-31 | Renesas Electronics Corporation | Signal amplifier circuit and optical receiver |
| JP2008099051A (ja) * | 2006-10-13 | 2008-04-24 | Hitachi Communication Technologies Ltd | Ｐｏｎシステムおよびそのレンジング方法 |
| US7680414B2 (en) | 2007-02-02 | 2010-03-16 | Hitachi Communication Technologies, Ltd. | Passive optical network system and operating method thereof |
| JPWO2008126294A1 (ja) * | 2007-03-30 | 2010-07-22 | 富士通オプティカルコンポーネンツ株式会社 | 光再生装置および光再生方法 |
| JP2009049488A (ja) * | 2007-08-14 | 2009-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 前置増幅回路 |
| JP4650474B2 (ja) * | 2007-10-17 | 2011-03-16 | 株式会社日立製作所 | Ｐｏｎシステムおよびそのレンジング方法 |
| JP2008099299A (ja) * | 2007-10-17 | 2008-04-24 | Hitachi Communication Technologies Ltd | Ｐｏｎシステムおよびそのレンジング方法 |
| JP2009188499A (ja) * | 2008-02-04 | 2009-08-20 | Nec Corp | 光バースト受信器及び方法 |
| JP2016226063A (ja) * | 2014-10-15 | 2016-12-28 | 株式会社フジクラ | 光受信器、アクティブ光ケーブル、及び、光受信器の制御方法 |
| US9859986B2 (en) | 2014-10-15 | 2018-01-02 | Fujikura Ltd. | Optical receiver, active optical cable, and control method for optical receiver |
| US10644807B2 (en) | 2014-10-15 | 2020-05-05 | Fujikura Ltd. | Optical receiver, active optical cable, and control method for optical receiver |
| JP2017055227A (ja) * | 2015-09-09 | 2017-03-16 | 日本電信電話株式会社 | トランスインピーダンスアンプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6115163A (en) | 2000-09-05 |
| EP0909046B1 (en) | 2006-03-01 |
| EP0909046A2 (en) | 1999-04-14 |
| EP0909046A3 (en) | 2004-07-07 |
| DE69833584T2 (de) | 2007-02-08 |
| DE69833584D1 (de) | 2006-04-27 |
| JP4033528B2 (ja) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11112439A (ja) | 光バースト受信装置および方法 | |
| KR100839728B1 (ko) | 비트 레이트 혼재 광 통신 방법 및 광 가입자 장치 및광국측 장치 | |
| KR101009806B1 (ko) | 광 수신기 | |
| CN101741469B (zh) | 光线路终端以及光线路收发系统 | |
| CN100505592C (zh) | 无源光网络中的光功率均衡器 | |
| US20080144543A1 (en) | Time division duplex forward-to-reverse transition signal generator | |
| JP2000341344A (ja) | 光受信装置及び方法並びに光伝送システム | |
| US6169619B1 (en) | Apparatus and method for reception of optical signal | |
| US9083466B2 (en) | Optical line terminal | |
| US9490932B2 (en) | Burst signal receiving apparatus and method, PON optical line terminal, and PON system | |
| WO2006013841A1 (ja) | 受信方法及び受信回路 | |
| CN117938259B (zh) | 一种带反馈的光接收模块、应用及其传输方法 | |
| WO2012137299A1 (ja) | 光受信器 | |
| JPH07303119A (ja) | サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器 | |
| KR100703428B1 (ko) | 버스트모드 광 수신기 및 그의 신호 크기 검출 장치 | |
| JP2009177577A (ja) | バースト信号受信方法、バースト信号受信装置、局側装置及びｐｏｎシステム | |
| JP3606143B2 (ja) | オフセット制御回路及びそれを用いた光受信器並びに光通信システム | |
| CN113315726A (zh) | 一种nrz突发接收的鉴相电路及光模块 | |
| JP2962218B2 (ja) | ディジタル光受信回路 | |
| US20040190912A1 (en) | Burst mode optical receiver | |
| JP2005340931A (ja) | バースト信号受信装置 | |
| JP2009212676A (ja) | バースト受信装置 | |
| JP2005045560A (ja) | 光信号受信方法、光信号受信装置、光通信装置、及び光通信システム | |
| JP4691128B2 (ja) | 増幅回路 | |
| JP2010178257A (ja) | 複数速度対応増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |