JP2012222640A

JP2012222640A - 受信回路

Info

Publication number: JP2012222640A
Application number: JP2011087208A
Authority: JP
Inventors: Yukio Tsunetsugu; 幸男常次
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-04-11
Filing date: 2011-04-11
Publication date: 2012-11-12
Anticipated expiration: 2031-04-11
Also published as: US8803116B2; JP5514142B2; CN102739233A; US20120256081A1; CN102739233B

Abstract

【課題】本発明の実施形態は、閾値電圧のオフセットレベルを変化させることにより、チャタリングを抑制することが可能な受信回路を提供する。
【解決手段】実施形態に係る受信回路は、光信号を受信し、前記光信号に対応した光電流を出力する受光素子と、前記光電流を信号電圧に変換して出力する信号電圧生成部と、前記信号電圧を第１の閾値もしくは第２の閾値と比較する比較器と、前記比較器に入力する基準電圧を出力する基準電圧生成部と、前記比較器の出力に基づいて、前記基準電圧を前記第１の閾値および前記第２の閾値のいずれかに切り替えるスイッチと、を備える。
【選択図】図１

Description

本発明の実施形態は、受信回路に関する。

光の送受信を介して信号を伝達する半導体装置では、受信回路における誤動作の防止が重要である。例えば、フォトカプラーでは、信号光を受信した受光素子が光電流を出力し、その光電流を電圧変換した信号電圧と閾値電圧とを比較することにより出力信号を生成する。そして、光信号の入力が無い場合の誤動作を防止するために、閾値電圧にオフセットを設定する。

しかしながら、光電流の立ち上がりが相対的に緩やかな場合には、信号電圧が閾値電圧に近いレベルにある時間がスイッチング時間よりも長くなる。このため、信号電圧の変動により出力信号がチャタリングを起こし、誤動作を誘発すことがある。

特開２００７‐１０９９４４号公報

本発明の実施形態は、チャタリングを抑制することが可能な受信回路を提供する。

実施形態に係る受信回路は、光信号を受信し、前記光信号に対応した光電流を出力する受光素子と、前記光電流を信号電圧に変換して出力する信号電圧生成部と、前記信号電圧を第１の閾値電圧もしくは第２の閾値電圧と比較する比較器と、前記比較器に入力する基準電圧を出力する基準電圧生成部と、前記比較器の出力に基づいて、前記基準電圧を前記第１の閾値電圧および前記第２の閾値電圧のいずれかに切り替えるスイッチと、を備える。

第１の実施形態に係る受信回路を示す模式図である。第１の実施形態に係る受信回路の動作を示すタイムチャートである。第１の実施形態に係る受信回路のシミュレーション結果を示すタイムチャートである。比較例に係る受信回路のシミュレーション結果を示すタイムチャートである。第１の実施形態に係る受信回路の別のシミュレーション結果を示すタイムチャートである。第１の実施形態に係る受信回路のＤＴＣ（Dead Time Control）回路を例示する模式図である。ＤＴＣ回路の動作を示すタイムチャートである。第１の実施形態に係る受信回路のスイッチ制御回路を例示する模式図である。スイッチ制御回路の動作を示すタイムチャートである。第１の実施形態に係るスイッチ回路を例示する模式図である。第１の実施形態の変形例に係る受信回路を示す模式図である。第２の実施形態に係る受信回路を示す模式図である。第２の実施形態に係る受信回路の動作を示すタイムチャートである。第２の実施形態に係る受信回路の別のシミュレーション結果を示すタイムチャートである。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。

（第１の実施形態）
図１は、第１の実施形態に係る受信回路１００を示す模式図である。受信回路１００は、例えば、フォトカプラーの受信部を構成する。

受信回路１００は、受光素子であるフォトダイオード３と、トランスインピーダンスアンプ（ＴＩＡ）７と、差動アンプ９と、比較器であるコンパレータ１３と、を備える。

図１に示すように、フォトダイオード３は、ＴＩＡ７のマイナス入力側に接続される。フォトダイオード３は、図示しない送信部からの光信号を受信し光電流Ｉ_ＰＤを出力する。そして、ＴＩＡ７のマイナス側の出力端子に、次式（１）で示す信号電圧Ｖ_ＰＤを出力する。

Ｖ_ＰＤ＝（Ｒ３+Ｒ４）×Ｉ_ＰＤ・・・（１）

一方、ＴＩＡ７のプラス入力側には、基準ダイオード５が接続され、プラス側の出力端子に基準電圧Ｖ_ＲＥＦを出力する。基準ダイオード５には、フォトダイオード３と等価なダイオードを用いることが好ましい。例えば、フォトダイオード３と同じ基板上に設けられた同じサイズのフォトダイオードであって、受光面が遮蔽されたものを用いることができる。

ここで、等価とは、フォトダイオード３と基準ダイオード５との間で、光電流Ｉ_ＰＤに対応する電流源２５を除いた等価回路のパラメータが同じであることを意味する。また、同じとは、厳密に等しいだけでなく、例えば、回路配置や加工精度に起因するバラツキを許容し、ほぼ同じと見なせる場合を含む。

図１中に示すように、ＴＩＡ７のマイナス入力側の回路が信号電圧生成部１０を構成し、光電流Ｉ_ＰＤを信号電圧Ｖ_ＰＤに変換して出力する。そして、プラス入力側の回路が基準電圧生成部２０を構成し、基準電圧Ｖ_ＲＥＦを出力する。

信号電圧生成部１０に設けられる帰還抵抗Ｒ３およびＲ４と、基準電圧生成部２０に設けられる帰還抵抗Ｒ１、Ｒ２ＡおよびＲ２Ｂとは、次式の関係を満たす。

Ｒ１＋Ｒ２Ａ＋Ｒ２Ｂ＝Ｒ３＋Ｒ４・・・（２）

これにより、ＴＩＡ７は、全差動モードで動作する。

ＴＩＡ７の出力Ｖ_ＰＤおよびＶ_ＲＥＦは、差動アンプ９により増幅され、コンパレータ１３に入力される。コンパレータ１３では、基準電圧Ｖ_ＲＥＦを閾値として信号電圧Ｖ_ＰＤのレベルを判定し、ＨｉｇｈもしくはＬｏｗレベルの電圧を出力する。例えば、Ｖ_ＰＤがＶ_ＲＥＦよりも高い場合にＨｉｇｈレベルの電圧Ｖ_Ｈを出力し、Ｖ_ＰＤがＶ_ＲＥＦよりも低い場合にＬｏｗレベルの電圧Ｖ_Ｌを出力する。

受信回路１００では、フォトダイオード３と基準ダイオード５とが等価であるため、光信号の入力が無い場合にＴＩＡ７の出力Ｖ_ＰＤとＶ_ＲＥＦとが同じ電圧レベルとなる。そこで、オフセット電圧Ｖ_ＯＳを付加することにより、コンパレータ１３の出力を安定させる。すなわち、図１に示すように、基準電圧生成部２０の帰還回路に定電流源２７を接続しオフセット電流Ｉ_ＯＳを流す。これにより、基準電圧Ｖ_ＲＥＦには、次式（３）で示されるオフセット電圧Ｖ_ＯＳ１が付加される。

Ｖ_ＯＳ１＝（Ｒ２Ａ＋Ｒ２Ｂ）×Ｉ_ＯＳ・・・（３）

さらに、コンパレータ１３の出力信号は、ＤＴＣ（Dead Time Control）回路１５により処理される。ＤＴＣ回路１５は、コンパレータ１３の出力信号に基づいて、ＰＭＯＳトランジスタ２１およびＮＭＯＳトランジスタ２３のゲート制御信号と、スイッチ制御回路１７の制御信号と、を出力する。

ＰＭＯＳトランジスタ２１およびＮＭＯＳトランジスタ２３は、それぞれのドレイン電極をつないだＣＭＯＳインバータからなる出力段を構成する。一方、スイッチ制御回路１７は、アナログスイッチ１９の制御信号を出力する。

アナログスイッチ１９は、ＴＩＡ７の帰還抵抗Ｒ２Ｂと並列に接続され、オン時にＲ２Ｂを短絡する。これにより、ＴＩＡ７の帰還抵抗の値を切り替え、オフセット電圧Ｖ_ＯＳを変化させることができる。すなわち、アナログスイッチ１９がオン状態にある時、オフセット電圧Ｖ_ＯＳは、次式（４）で示される電圧レベルＶ_ＯＳ２に変化し、基準電圧Ｖ_ＲＥＦのレベルを変化させる。

Ｖ_ＯＳ２＝Ｒ２Ａ×Ｉ_ＯＳ・・・（４）

このように、受信回路１００では、コンパレータ１３の出力に基づいて、基準電圧Ｖ_ＲＥＦのレベルを変化させることができる。

図２は、受信回路１００の動作を模式的に示すタイムチャートである。図２（ａ）は、信号電圧Ｖ_ＰＤおよび基準電圧Ｖ_ＲＥＦの時間変化を示している。図２（ｂ）は、出力電圧Ｖ_ＯＵＴの時間変化を示している。

受信回路１００において、例えば、基準ダイオード５の逆方向リーク電流による基準電圧生成部２０の出力をＶ_ＣＯＭとすれば、基準電圧Ｖ_ＲＥＦは、オフセット電圧Ｖ_ＯＳとＶ_ＣＯＭとの和に等しい。そして、基準電圧Ｖ_ＲＥＦは、Ｖ_ＰＤのレベルを判定する第１の閾値Ｖ_ＲＥＦ１もしくは第２の閾値Ｖ_ＲＥＦ２としてコンパレータ１３に入力される。

Ｖ_ＲＥＦ１＝Ｖ_ＯＳ１＋Ｖ_ＣＯＭ・・・（５）

Ｖ_ＲＥＦ２＝Ｖ_ＯＳ２＋Ｖ_ＣＯＭ・・・（６）

前述したように、フォトダイオード３と基準ダイオード５が等価であれば、Ｖ_ＣＯＭは、光信号の入力が無い場合の信号電圧生成部１０の出力に等しい。

図２（ａ）に示すように、時間ｔ_０において光信号がオン状態となりフォトダイオード３に入力されると信号電圧Ｖ_ＰＤのレベルが上昇を始める。そして、時間ｔ_１においてＶ_ＰＤが第１の閾値Ｖ_ＲＥＦ１を越えると、コンパレータ１３の出力が反転し、例えば、図２（ｂ）に示すように出力電圧がＶ_ＨからＶ_Ｌにシフトする。

同時に、コンパレータ１３の出力の変化に基づいて、スイッチ制御回路１７から制御信号が出力され、アナログスイッチ１９がオン状態となる。そして、基準電圧Ｖ_ＲＥＦが、Ｖ_ＲＥＦ１からＶ_ＲＥＦ２へ変化する。

図２（ａ）に示すように、ｔ_１以降でＶ_ＰＤのレベルが変動したとしても、閾値がＶ_ＲＥＦ１からＶ_ＲＥＦ２へ低下していれば、Ｖ_ＰＤが第２の閾値Ｖ_ＲＥＦ２を下回ることがない。これにより、コンパレータ１３の出力を安定させ誤動作を防止することができる。

さらに、時間ｔ_２において光信号がオフ状態になると、Ｖ_ＰＤが低下を始める。そして、時間ｔ_３において第２の閾値Ｖ_ＲＥＦ２を下回ると、コンパレータ１３の出力が反転し、出力電圧Ｖ_ＯＵＴが、Ｖ_ＬからＶ_Ｈにシフトする。同時に、アナログスイッチ１９がオフ状態となり、オフセット電圧Ｖ_ＯＳがＶ_ＯＳ２からＶ_ＯＳ１へ戻り、閾値がＶ_ＲＥＦ２からＶ_ＲＥＦ１へシフトする。

図３は、受信回路１００のシミュレーション結果の一例を示すタイムチャートである。図３（ａ）は、光電流Ｉ_ＰＤの変化を示し、図３（ｂ）は、信号電圧Ｖ_ＰＤおよび基準電圧Ｖ_ＲＥＦの変化を示している。そして、図３（ｃ）は、コンパレータ１３の出力Ｖ_ＣＯＭＰ、図３（ｄ）は、出力電圧Ｖ_ＯＵＴを示している。

図３（ａ）に示すように、このシミュレーションは、Ｉ_ＰＤの立ち上がり時間を比較的長く設定し、Ｉ_ＰＤの変動によるチャタリングが生じ易いモデルを用いている。

図３（ｂ）に示すように、基準電圧Ｖ_ＲＥＦは、第１の閾値Ｖ_ＲＥＦ１もしくは第２の閾値Ｖ_ＲＥＦ２のいずれかの値をとる。信号電圧Ｖ_ＰＤは、光信号の入射から１．５μｓを経過したところで第１の閾値Ｖ_ＲＥＦ１よりも高くなる。そして、アナログスイッチ１９がオン状態となり、基準電圧が第２の閾値Ｖ_ＲＥＦ２に低下する。これに対応して、図３（ｃ）に示すように、コンパレータ１３の出力Ｖ_ＣＯＭＰは、０Ｖから５Ｖに反転し、図３（ｄ）に示す出力電圧Ｖ_ＯＵＴは、５Ｖから０Ｖへシフトする。

図４は、比較例に係る受信回路のシミュレーション結果を示すタイムチャートである。図３と同じように、図４（ａ）は、光電流Ｉ_ＰＤの変化を示し、図４（ｂ）は、信号電圧Ｖ_ＰＤおよび基準電圧Ｖ_ＲＥＦの変化を示す。そして、図４（ｃ）は、コンパレータ１３の出力Ｖ_ＣＯＭＰの変化、図４（ｄ）は、出力電圧Ｖ_ＯＵＴの変化を示している。

比較例に係る受信回路では、アナログスイッチ１９が設けられておらず、オフセット電圧Ｖ_ＯＳは変化しない。したがって、図４（ｂ）に示すように、基準電圧Ｖ_ＲＥＦは一定であり、コンパレータ１３の閾値は変化しない。このため、例えば、同図中に示す時間ｔ_ｃにおいてＶ_ＰＤがＶ_ＲＥＦを上回り、コンパレータ１３の出力Ｖ_ＣＯＭＰが反転した後にＶ_ＰＤが変動すると、図４（ｃ）に示すように、コンパレータ１３の出力Ｖ_ＣＯＭＰが反転を繰り返すチャタリングが生じる場合がある。そして、図４（ｄ）に示すように、出力電圧Ｖ_ＯＵＴにもチャタリングが生じる。

これに対し、本実施形態に係る受信回路１００では、図３（ｃ）および（ｄ）に示すように、コンパレータ１３の出力の反転時、および、出力電圧Ｖ_ＯＵＴのシフト時にチャタリングが発生しない。すなわち、アナログスイッチ１９を設け、基準電圧Ｖ_ＲＥＦの値にヒステリシスΔＶ_ｈｙｓを持たせることにより、チャタリングを抑制することができる。

図５は、受信回路１００の別のシミュレーション結果を示すタイムチャートである。図５（ａ）は、光電流Ｉ_ＰＤの変化を示している。図５（ｂ）は、信号電圧Ｖ_ＰＤおよび基準電圧Ｖ_ＲＥＦの変化を示している。図５（ｃ）および図５（ｄ）は、それぞれコンパレータ１３の出力Ｖ_ＣＯＭＰおよび出力電圧Ｖ_ＯＵＴを示している。

図５（ａ）に示すように、フォトダイオード３は、一定周期の光信号を受信し、これに対応する光電流Ｉ_ＰＤを出力する。一方、信号電圧Ｖ_ＰＤは、一定の立ち上がり時間ｔ_ｒおよび立ち下がり時間ｔ_ｆを有するパルス信号として、信号電圧生成部１０から出力される。

図５（ｂ）に示すように、信号電圧Ｖ_ＰＤの立ち上がりにおいて、信号電圧Ｖ_ＰＤが第１の閾値Ｖ_ＲＥＦ１を越えると、コンパレータ１３の出力が反転する。本シミュレーションでは、伝送遅延時間Ｔ_ｐＬＨを考慮しているので、図５（ｃ）に示すように、コンパレータ１３の出力Ｖ_ＣＯＭＰは、立ち上がりのＶ_ＰＤとＶ_ＲＥＦ１のクロスポイントからＴ_ｐＬＨの分だけ遅延して反転する。そして、アナログスイッチ１９がオン状態となり、基準電圧Ｖ_ＲＥＦが第２の閾値Ｖ_ＲＥＦ２に低下する。

続いて、光電流Ｉ_ＰＤがオフになると、信号電圧Ｖ_ＰＤが低下する立ち下がり領域となる。そして、信号電圧Ｖ_ＰＤが第２の閾値Ｖ_ＲＥＦ２を下回ると、コンパレータ１３の出力が５Ｖから０Ｖに反転する。この場合も、伝送遅延時間Ｔ_ｐＨＬの分だけコンパレータの反転が遅延する。同時に、アナログスイッチ１９がオフとなり、基準電圧Ｖ_ＲＥＦがＶ_ＲＥＦ１に戻る。

図５（ｄ）に示す出力電圧Ｖ_ＯＵＴは、コンパレータ１３の出力Ｖ_ＣＯＭＰに対応して変化する。受信回路１００では、光信号の入力（オン）によりＶ_Ｈ（Ｖ_ＣＣ＝５Ｖ）からＶ_Ｌ（０Ｖ）にシフトし、光信号のオフによりＶ_Ｈに戻る。ここでは、Ｖ_ＨからＶ_Ｌへのシフトがスムーズであり、チャタリングが抑制されていることがわかる。

次に、図６〜図１０を参照して、ＤＴＣ（Dead Time Control）回路１５およびスイッチ制御回路１７、アナログスイッチ１９について説明する。

図６は、ＤＴＣ回路１５を例示する模式図である。ＤＴＣ回路１５は、出力段のＰＭＯＳトランジスタ２１およびＮＭＯＳトランジスタ２３のゲートに入力されるゲート制御信号Ｖ_ＰＧおよびＶ_ＮＧを出力する。

図６に示すように、ＤＴＣ回路１５の入力段のＮＡＮＤゲート３１および４１には、コンパレータ１３の出力Ｖ_ＣＯＭＰが入力される。ＮＡＮＤゲート３１には、Ｖ_ＣＯＭＰと、電源Ｖ_ＣＣと、が入力されるため、Ｖ_ＣＯＭＰがＶ_Ｈの時、Ｖ_Ｌが出力され、Ｖ_ＣＯＭＰがＶ_Ｌの時、Ｖ_Ｈが出力される。

ＮＡＮＤゲート３１の出力は、ＮＡＮＤゲート３５に入力される。図６に示すように、ＮＡＮＤゲート３１の直接出力と、インバータ３２および遅延回路３３、インバータ３４を介した出力と、が入力される。そして、ＮＡＮＤゲート３５は、出力段のＰＭＯＳトランジスタ２１のゲート制御信号Ｖ_ＰＧを出力する。ゲート制御信号Ｖ_ＰＧは、インバータ３６を介して、ＰＭＯＳトランジスタ３７とＮＭＯＳトランジスタ３９とで構成されるＣＭＯＳインバータのゲートに入力され、その出力がＰＭＯＳトランジスタ２１のゲートに入力される。

一方、ＮＡＮＤゲート４１には、Ｖ_ＣＯＭＰと、ＣＭＯＳインバータで反転されたＶ_ＰＧと、が入力される。そして、ＮＡＮＤゲート４１の出力と、遅延回路３３を介したＮＡＮＤゲート３１の出力とが、ＮＯＲゲート４３入力される。

ＮＯＲゲート４３は、出力段のＮＭＯＳトランジスタ２３のゲート制御信号Ｖ_ＮＧを出力する。ゲート制御信号Ｖ_ＰＧは、インバータ４４を介して、ＰＭＯＳトランジスタ４７とＮＭＯＳトランジスタ４９とで構成されるＣＭＯＳインバータのゲートに入力され、その出力がＮＭＯＳトランジスタ２３のゲートに入力される。

図７は、ＤＴＣ回路１５の動作を説明するタイムチャートである。図７（ａ）は、光電流Ｉ_ＰＤを示し、図７（ｂ）は、信号電圧Ｖ_ＰＤおよび基準電圧Ｖ_ＲＥＦを示している。図７（ｃ）は、コンパレータ１３の出力Ｖ_ＣＯＭＰ、図７（ｄ）は、ゲート制御信号Ｖ_ＰＧ、および、図７（ｅ）は、ゲート制御信号Ｖ_ＮＧを示している。そして、図７（ｆ）は、出力電圧Ｖ_ＯＵＴを示している。

前述したように、図７（ａ）に示す光信号Ｉ_Ｏに対応した信号電圧Ｖ_ＰＤが、ＴＩＡ７から出力され、コンパレータ１３において、閾値となる基準電圧Ｖ_ＲＥＦと比較される。そして、図７に示すＶ_ＣＯＭＰがコンパレータ１３から出力される。

コンパレータ１３の出力Ｖ_ＣＯＭＰは、ＤＴＣ回路１５の入力段の２つのＮＡＮＤゲート３１および４１に入力される。そして、ＤＴＣ回路１５は、図７（ｄ）に示すゲート制御信号Ｖ_ＰＧと、図７（ｅ）に示すゲート制御信号Ｖ_ＮＧを出力する。

ゲート制御信号Ｖ_ＰＧは、出力段のＰＭＯＳトランジスタ２１のゲートに印加され、ゲート制御信号Ｖ_ＮＧは、ＮＭＯＳトランジスタ２３のゲートに印加される。例えば、図７（ｆ）に示す出力電圧Ｖ_ＯＵＴのＶ_ＨからＶ_Ｌへの変化は、Ｖ_ＮＧの立ち上がりのタイミングにより制御され、Ｖ_ＬからＶ_Ｈへの変化は、Ｖ_ＰＧの立ち下がりのタイミングにより制御される。

図７（ｄ）に示すゲート制御信号Ｖ_ＰＧは、Ｖ_ＣＯＭＰの出力波形に遅延回路３３により生成された遅延部分（Dead Time)が付加されたものであり、Ｖ_ＣＯＭＰのパルス幅が広げられている。一方、図７（ｅ）に示すゲート制御信号Ｖ_ＮＧは、Ｖ_ＣＯＭＰの出力波形の先頭部において遅延回路３３の遅延時間（Dead Time）に相当する部分が削られたものであり、Ｖ_ＣＯＭＰのパルス幅が狭められている。

すなわち、ゲート制御信号Ｖ_ＰＧのパルス幅は、ゲート制御信号Ｖ_ＮＧのパルス幅よりも前後に広く形成される。これにより、ゲート制御信号Ｖ_ＰＧが印加されるＰＭＯＳトランジスタ２１と、ゲート制御信号Ｖ_ＮＧが印加されるＮＭＯＳトランジスタ２３と、が同時にオンする状態を回避し、誤動作を防止することができる。

図８は、スイッチ制御回路１７を例示する模式図である。同図に示すように、スイッチ制御回路１７にも、ＤＴＣ回路１５からゲート制御信号Ｖ_ＮＧおよびＶ_ＰＧが入力される。

スイッチ制御回路１７は、Ｄフリップフロップ（Delayed Flip Flop：ＤＦＦ）５０を含み、そのＱ端子からスイッチ制御信号Ｖ_ＡＳＣを出力し、アナログスイッチ１９のオン／オフ制御を行う。

ＤＦＦ５０のＤ端子には、ＮＯＲゲート５７の出力が供給される。ＮＯＲゲート５７には、出力電圧Ｖ_ＯＵＴと、Ｖ_Ｌ（０Ｖ）と、が入力される。これにより、Ｖ_ＯＵＴがＶ_Ｌの時に、ＮＯＲゲート５７からＶ_Ｈが出力され、Ｖ_ＯＵＴがＶ_Ｈの時に、Ｖ_Ｌが出力される。また、ＮＯＲゲート５７には、出力電圧Ｖ_ＯＵＴに代えて電源電圧Ｖ_ＣＣを入力しても良い。

一方、ＣＬＫ端子には、ＡＮＤゲート５５の出力が供給される。ＡＮＤゲート５５には、ゲート制御信号Ｖ_ＮＧと、インバータ５１および遅延回路５２、インバータ５３、５４を介したＶ_ＮＧと、が入力される。これにより、ＡＮＤゲート５５からは、Ｖ_ＮＧの立ち上がりに対応したパルス信号Ｖ_ＮＧＥが出力される。そして、ＤＦＦ５０では、ＡＮＤゲート５５から入力されたパルス信号Ｖ_ＮＧＥにより、その時のＤ端子の入力レベルが保持され、そのレベルに対応した信号電圧Ｖ_ＡＳＣがＱ端子から出力される。

さらに、ＣＬＲ端子には、ＡＮＤゲート６５の出力が供給される。ＡＮＤゲート６５には、インバータ６１により反転されたゲート制御信号Ｖ_ＰＧと、インバータ６２および遅延回路６３、インバータ６４を介したＶ_ＰＧと、が入力される。これにより、ＡＮＤゲート６５からは、Ｖ_ＰＧの立ち下がりに対応したパルス信号Ｖ_ＰＧＥが出力される。そして、ＤＦＦ５０では、ＡＮＤゲート６５から入力されたパルス信号Ｖ_ＰＧＥにより、保持されているＤ端子の入力がクリアされ、Ｑ端子の出力もクリアされる。

図９は、スイッチ制御回路１７の動作を説明するタイムチャートである。図９（ａ）は、ゲート制御信号Ｖ_ＮＧを示し、図９（ｂ）は、ＡＮＤゲート５５から出力されるパルス信号Ｖ_ＮＧＥを示している。図９（ｃ）は、ゲート制御信号Ｖ_ＰＧを示し、図９（ｄ）は、ＡＮＤゲート６５から出力されるパルス信号Ｖ_ＰＧＥを示している。図９（ｅ）は、スイッチ制御信号Ｖ_ＡＳＣを示し、図９（ｆ）は、基準電圧Ｖ_ＲＥＦおよび信号電圧Ｖ_ＰＤの変化を示している。

図９（ａ）および（ｂ）に示すように、ＡＮＤゲート５５は、ゲート制御信号Ｖ_ＮＧの立ち上がりに対応したパルス信号Ｖ_ＮＧＥを出力する。

一方、図９（ｃ）および（ｄ）に示すように、ＡＮＤゲート６５は、ゲート制御信号Ｖ_ＰＧの立ち下がりに対応したパルス信号Ｖ_ＰＧＥを出力する。

ＤＦＦ５０のＱ端子からは、図９（ｅ）に示すスイッチ制御信号Ｖ_ＡＳＣが出力される。すなわち、ＤＦＦ５０では、ＣＬＫ端子入力されるパルス信号Ｖ_ＮＧＥによりＤ端子の入力が保持される。この時、出力電圧Ｖ_ＯＵＴは、Ｖ_ＮＧの立ち上がりに対応してＶ_Ｌにシフトしており、Ｄ端子にはＶ_Ｈが供給される。これにより、Ｑ端子の出力Ｖ_ＡＳＣは、Ｖ_Ｈ（５Ｖ）に保持される。次に、ＣＬＲ端子にパルス信号Ｖ_ＰＧＥが入力されると、Ｄ端子の入力Ｖ_Ｈがクリアされ、Ｑ端子の出力Ｖ_ＡＳＣはＶ_Ｌ（０Ｖ）にシフトする。

そして、図９（ｆ）に示すように、Ｖ_ＡＳＣがＶ_Ｈの時、アナログスイッチ１９がオン状態となり、基準電圧Ｖ_ＥＲＦはＶ_ＲＥＦ２に低下する。一方、Ｖ_ＡＳＣがＶ_Ｌの時、アナログスイッチ１９がオフ状態となり、基準電圧Ｖ_ＥＲＦはＶ_ＲＥＦ１に上昇する。

図１０は、アナログスイッチ１９を例示する模式図である。同図に示すように、アナログスイッチ１９は、並列に接続されたＰＭＯＳトランジスタ７７とＮＭＯＳトランジスタ７９を含むＣＭＯＳスイッチである。

スイッチ制御回路１７から出力されたスイッチ制御信号Ｖ_ＡＳＣは、インバータ７２および７４、ローパスフィルタ７１を介してＮＭＯＳトランジスタ７９のゲートに印加される。また、インバータ７３により反転させられたＶ_ＡＳＣが、ローパスフィルタ７５を介してＰＭＯＳトランジスタ７７のゲートに印加される。インバータ７２および７４は、ＮＭＯＳトランジスタ７９の側のインピーダンスと、ＰＭＯＳトランジスタ７７のインピーダンスと、を合わせるために設けられる。

これにより、Ｖ_ＡＳＣがＶ_Ｈのレベルにある時、ＰＭＯＳトランジスタ７７およびＮＭＯＳトランジスタ７９がオン状態となり、アナログスイッチ１９は導通状態となる。一方、Ｖ_ＡＳＣがＶ_Ｌのレベルにある時、ＰＭＯＳトランジスタ７７およびＮＭＯＳトランジスタ７９がオフ状態となり、アナログスイッチ１９は非導通状態となる。

アナログスイッチ１９は、帰還抵抗Ｒ２Ｂにスイッチングノイズを与えないように構成することが好ましい。例えば、ローパスフィルタ７１および７５を挿入することにより、Ｖ_ＡＳＣのＶ_ＬからＶ_Ｈへのシフト、および、Ｖ_ＨからＶ_Ｌへのシフトが緩やかとなる。これにより、スイッチングノイズとなる微分ノイズを低減することができる。

図１１は、第１の実施形態の変形例に係る受信回路２００を示す模式図である。受信回路２００では、信号電圧生成部１０の帰還回路に、基準電圧生成部２０と同じ帰還抵抗Ｒ１およびＲ２Ａ、Ｒ２Ｂが設けられ、アナログスイッチ１９ｂが、抵抗Ｒ２ＡとＲ２Ｂとの間に接続されている点において、図１に示す受信回路１００と相違する。

アナログスイッチ１９ｂは、基準電圧生成部２０の帰還抵抗Ｒ２Ｂと並列に接続されたアナログスイッチ１９ａと同じ構成を有しする。そして、スイッチ制御回路１７から出力されるスイッチ制御信号Ｖ_ＡＳＣにより、アナログスイッチ１９ａおよび１９ｂは同期してオン／オフ制御される。

アナログスイッチ１９ｂは、アナログスイッチ１９ａと等価なスイッチングノイズを発生する補償回路であり、相互にキャンセルして受信回路２００の誤動作を抑制することができる。

上記の通り、本実施形態に係る受信回路１００では、基準電圧生成部２０に含まれるＴＩＡ７の帰還回路にアナログスイッチ１９を付加することにより、基準電圧Ｖ_ＲＥＦにヒステリシスを持たせチャタリングを抑制することができる。ここに説明した受信回路１００の構成の他にも、例えば、ゲート制御信号Ｖ_ＮＧのエッジにより単安定のパルス信号を生成し、ＤＦＦ５０をセット／リセットしても良い。また、ＤＦＦ５０のＱ端子の出力により、出力段のＣＭＯＳインバータのゲートを駆動する構成としても良い。

（第２の実施形態）
図１２は、第２の実施形態に係る受信回路３００を示す模式図である。同図に示すように、受信回路３００の入力段には、フォトダイオード１０３と、フォトダイオード１０３に等価な基準ダイオード１０５と、が設けられている。

フォトダイオード１０３は、信号電圧生成部１１０に含まれるＴＩＡ１０７ａのマイナス側の入力端子に接続される。一方、基準ダイオード１０５は、基準電圧発生部１２０に含まれるＴＩＡ１０７ｂのマイナス側の入力端子に接続される。ＴＩＡ１０７ａおよびＴＩＡ１０７ｂのプラス側の入力端子には、共通電位Ｖ_ＣＯＭが供給される。

ＴＩＡ１０７ａから出力される信号電圧と、ＴＩＡ１０７ｂから出力される基準電圧Ｖ_ＲＥＦは、それぞれコンパレータ１１３に入力される。そして、ＴＩＡ１０７ａの出力端子とコンパレータ１１３の入力端子との間には抵抗Ｒ６ＡおよびＲ６Ｂと、定電流源１０８ａと、が設けられ、信号電圧Ｖ_ＰＤにオフセット電圧を付加する。一方、ＴＩＡ１０７ｂの出力端子とコンパレータ１１３の入力端子との間にも、抵抗Ｒ７Ａおよび抵抗Ｒ７Ｂと、定電流源１０８ｂと、が設けられており、基準電圧Ｖ_ＲＥＦにオフセット電圧を付加する。

コンパレータ１１３の出力はインバータ１２１で反転され、遅延回路１１９、インバータ１２２、１２３を介してＤＴＣ回路１５に入力される。

ＤＴＣ回路１５は、コンパレータ１１３の出力信号に基づいて、出力段のＰＭＯＳトランジスタ２１およびＮＭＯＳトランジスタ２３のゲート制御信号と、スイッチ制御回路１７の制御信号と、を出力する。そして、スイッチ制御回路１７は、アナログスイッチ９０ａおよび９０ｂの制御信号を出力する。

本実施形態に係る受信回路３００も、受信回路２００と同じように、コンパレータ１１３の出力に基づいて基準電圧Ｖ_ＲＥＦ側のオフセット電圧を切り替えるアナログスイッチ９０ｂと、アナログスイッチ９０ｂのスイッチングノイズを補償するアナログスイッチ９０ａを備えている。

アナログスイッチ９０ａは、ＮＭＯＳトランジスタ９５ａとＮＭＯＳトランジスタ９７ａを含むＣＭＯＳスイッチであり、スイッチ制御回路１７の出力によりオン／オフ制御される。スイッチ制御回路１７の出力は、インバータ９１ａにより反転され、アンプ９３ａを介してＮＭＯＳトランジスタ９５ａのゲートに入力される。一方、ＰＭＯＳトランジスタ９７ａのゲートには、インバータ９１により反転されたクランプ回路１１７の出力を、インバータ９２ａによりさらに反転し、アンプ９４ａを介して入力する。これにより、ＮＭＯＳトランジスタ９５ａとＰＭＯＳトランジスタ９７ａを同時にオン／オフさせる。

アナログスイッチ９０ｂは、ＮＭＯＳトランジスタ９５ｂとＮＭＯＳトランジスタ９７ｂを含むＣＭＯＳスイッチであり、アナログスイッチ９０ａと同じ構成を有する。すなわち、ＮＭＯＳトランジスタ９５ｂのゲートには、インバータ９１ｂとアンプ９３ｂを介して、スイッチ制御回路１７の出力が入力される。ＰＭＯＳトランジスタ９７ｂのゲートには、インバータ９１ｂおよび９２ｂ、アンプ９４ｂを介してスイッチ制御回路１７の出力が入力される。

アナログスイッチ９０ｂは、ＴＩＡ１０７ｂの出力側に設けられた抵抗Ｒ７Ｂと並列に接続され、オン時にオフセット電圧を低下させる。これにより、基準電圧Ｖ_ＲＥＦにヒステリシスΔＶ_ｈｙｓを持たせチャタリングを抑制する。一方、アナログスイッチ９０ａは、ＴＩＡ１０７ａの出力側の抵抗Ｒ６ＡとＲ６Ｂとの間に接続され、アナログスイッチ９０ｂと同相のノイズを注入することによりスイッチングノイズを補償する。抵抗Ｒ６Ｂの値は、基準電圧Ｖ_ＲＥＦ側の抵抗Ｒ７Ｂと同じ値とする。

図１３は、受信回路３００の動作を示すタイムチャートである。受信回路３００において、コンパレータ１１３の入力Ｖ_ＰＤは、次式（７）で表される。

Ｖ_ＰＤ＝Ｖ_ＣＯＭ＋Ｉ_ＰＤ×Ｒｆ−（Ｒ６Ａ＋Ｒ６Ｂ）×Ｉ_２

＝Ｖ_ＣＯＭ＋Ｉ_ＰＤ×Ｒｆ−Ｖ_ＯＳ３・・・（７）

そして、アナログスイッチ９０ｂがオンの時、基準電圧Ｖ_ＲＥＦは、次式（８）の第１の閾値Ｖ_ＲＥＦ１となり、アナログスイッチ９０ｂがオフの時、次式（９）の第２の閾値Ｖ_ＲＥＦ２となる。

Ｖ_ＲＥＦ１＝Ｖ_ＣＯＭ−Ｒ７Ａ×Ｉ_１＝Ｖ_ＣＯＭ−Ｖ_ＯＳ１・・・（８）

Ｖ_ＲＥＦ２＝Ｖ_ＣＯＭ−（Ｒ７Ａ＋Ｒ７Ｂ）×Ｉ_１

＝Ｖ_ＣＯＭ−Ｖ_ＯＳ２・・・（９）

例えば、Ｒ６Ａ＝Ｒ６Ｂ＝Ｒ７Ａ＝Ｒ７Ｂ＝１０ｋΩ、Ｉ_１＝１．５μＡ、Ｉ_２＝２．５μＡとすると、Ｖ_ＯＳ１＝１５ｍＶ、Ｖ_ＯＳ２＝３０ｍＶ、Ｖ_ＯＳ３＝５０ｍＶとなる。

図１３において、ｔ＜ｔ_０では光信号の入力が無く、コンパレータの出力は、ＨｉｇｈレベルＶ_Ｈであり、アナログスイッチ９０ａおよび９０ｂはオンしている。したがって、基準電圧Ｖ_ＲＥＦは、第１の閾値Ｖ_ＲＥＦ１となる。

ｔ＝ｔ_０において光信号が入力されて信号電圧が上昇し、第１の閾値Ｖ_ＲＥＦ１を越えると、コンパレータ１１３の出力は、Ｖ_ＨからＬｏｗレベルＶ_Ｌに反転する。同時に、アナログスイッチ９０ａおよび９０ｂがオフとなり、基準電圧Ｖ_ＲＥＦは、第２の閾値Ｖ_ＲＥＦ２に低下する。

さらに、ｔ＝ｔ_３において光信号が消えると、信号電圧Ｖ_ＰＤが低下し、第２の閾値_{ＶＲＥＦ２}を下回ると、コンパレータの出力が、Ｖ_ＬからＶ_Ｈに反転する。そして、アナログスイッチ９０ａおよび９０ｂがオンとなり、基準電圧Ｖ_ＲＥＦは、第１の閾値Ｖ_ＲＥＦ１に戻る。

このように、本実施形態に係る受信回路３００でも、基準電圧生成部１２０に含まれるＴＩＡ１０７ｂの出力側に、オフセット抵抗を切り替えるアナログスイッチ９０ｂを付加することにより、基準電圧Ｖ_ＲＥＦにヒステリシスΔＶ_ｈｙｓを持たせチャタリングを抑制することができる。さらに、信号電圧生成部１１０の出力側に、アナログスイッチ９０ａを接続することにより、アナログスイッチ９０ｂのスイッチングノイズを補償することができる。

図１４は、受信回路３００のシミュレーション結果を示すタイムチャートである。
図１４（ａ）は、コンパレータ１１３の出力Ｖ_ＣＯＭＰを示している。図１４（ｂ）は、スイッチ制御回路１７のＡＮＤゲート６５から出力されるパルス信号Ｖ_ＰＧＥを示し、図１４（ｃ）は、ＡＮＤゲート５５から出力されるパルス信号Ｖ_ＮＧＥを示している。図１４（ｄ）は、基準電圧Ｖ_ＲＥＦおよび信号電圧Ｖ_ＰＤの変化を示している。そして、図１４（ｅ）は、受信回路３００の出力Ｖ_ＯＵＴを示している。

図１４(ａ)〜（ｃ）に示すように、コンパレータ１１３の出力Ｖ_ＯＵＴの立ち下がりに対応したパルス信号Ｖ_ＰＧＥと、立ち上がりに対応したパルス信号Ｖ_ＮＧＥにより、アナログスイッチ９０ａおよび９０ｂのオンオフが制御される。

図１４（ｄ）に示すように、信号電圧Ｖ_ＰＤが第１の閾値Ｖ_ＲＥＦ１を上回った時に、コンパレータ１１３の出力が反転する。そして、パルス信号Ｖ_ＰＧＥが入力されたＤＦＦ５０から出力される制御信号Ｖ_ＡＳＣによりアナログスイッチ９０ｂがオフ状態となり、オフセット電圧がＶ_ＯＳ１からＶ_ＯＳ２にシフトする。これにより、基準電圧Ｖ_ＲＥＦのが第２の閾値Ｖ_ＲＥＦ２にシフトする。その後、信号電圧Ｖ_ＰＤが第２の閾値Ｖ_ＲＥＦ２を下回った時に、コンパレータ１１３の出力Ｖ_ＣＯＭＰは、さらに反転し、パルス信号Ｖ_ＮＧＥが入力されたＤＦＦ５０から出力される制御信号Ｖ_ＡＳＣにより、アナログスイッチ９０ａおよび９０ｂがオン状態となり、基準電圧Ｖ_ＲＥＦが第１の閾値Ｖ_ＲＥＦ１に戻る。

図１４（ｅ）に示すように、受信回路３００では、コンパレータ１１３の出力Ｖ_ＣＯＭＰと同位相の信号電圧Ｖ_ＯＵＴが出力される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

３・・・フォトダイオード、５・・・基準ダイオード、７・・・トランスインピーダンスアンプ（ＴＩＡ）、９・・・差動アンプ、１０、１１０・・・信号電圧生成部、１３、１１３・・・コンパレータ、１５・・・ＤＴＣ回路、１７・・・スイッチ制御回路、１９、１９ａ、１９ｂ、９０ａ、９０b・・・アナログスイッチ、２０、１２０・・・基準電圧生成部、２１、３７、４７、７７、９７ａ、９７ｂ・・・ＰＭＯＳトランジスタ、２３、３９、４９、７９、９５ａ、９５ｂ・・・ＮＭＯＳトランジスタ、２５・・・電流源、２７、１０８ａ、１０８ｂ・・・定電流源、３１、３５、４１・・・ＮＡＮＤゲート、３２、３４、３６、４４、５１、５３、６１、６２、６４、７３、９１、９１ａ、９１ｂ、９２ａ、１２１、１２２、１２３・・・インバータ、３３、５２、６３・・・遅延回路、４３、５７・・・ＮＯＲゲート、５５、６５・・・ＡＮＤゲート、７１、７５・・・ローパスフィルタ、９３ａ、９３ｂ、９４ａ、９４b・・・アンプ、１０３・・・フォトダイオード、１０５・・・基準ダイオード、１１９・・・遅延回路、１００、２００、３００・・・受信回路

Claims

光信号を受信し、前記光信号に対応した光電流を出力する受光素子と、
前記光電流を信号電圧に変換して出力する信号電圧生成部と、
前記信号電圧を第１の閾値もしくは第２の閾値と比較する比較器と、
前記比較器に入力する基準電圧を出力する基準電圧生成部と、
前記比較器の出力に基づいて、前記基準電圧を前記第１の閾値および前記第２の閾値のいずれかに切り替えるスイッチと、
を備えたことを特徴とする受信回路。
前記基準電圧生成部は、前記受光素子と等価な基準ダイオードを含むことを特徴とする受信回路。
前記基準電圧生成部は、トランスインピーダンスアンプを含み、
前記スイッチは、前記トランスインピーダンスアンプの帰還抵抗の値を切り替えることを特徴とする請求項１または２に記載の受信回路。
前記基準電圧生成部の出力端子と前記比較器の入力端子との間に設けられた抵抗をさらに備え、
前記スイッチは、前記抵抗の値を切り替えることを特徴とする請求項１または２に記載の受信回路。
前記スイッチのスイッチングノイズに等価な雑音を発生する補償回路をさらに備え、前記補償回路の出力が、前記信号電圧生成部に入力されることを特徴とする請求項１〜４のいずれか１つに記載の受信回路。