JP2007109944A - 受信装置 - Google Patents

受信装置 Download PDF

Info

Publication number
JP2007109944A
JP2007109944A JP2005300231A JP2005300231A JP2007109944A JP 2007109944 A JP2007109944 A JP 2007109944A JP 2005300231 A JP2005300231 A JP 2005300231A JP 2005300231 A JP2005300231 A JP 2005300231A JP 2007109944 A JP2007109944 A JP 2007109944A
Authority
JP
Japan
Prior art keywords
voltage
signal
voltage signal
circuit
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005300231A
Other languages
English (en)
Other versions
JP4568205B2 (ja
Inventor
Nariyuki Sakura
倉 成 之 佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005300231A priority Critical patent/JP4568205B2/ja
Priority to US11/548,412 priority patent/US7449669B2/en
Publication of JP2007109944A publication Critical patent/JP2007109944A/ja
Priority to US12/193,535 priority patent/US7663089B2/en
Application granted granted Critical
Publication of JP4568205B2 publication Critical patent/JP4568205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light

Abstract

【課題】本発明は、伝達遅延時間を短縮することができる受信装置を提供することを目的とする。
【解決手段】光信号を受光し、光信号に応じた電流信号を生成する受光素子20と、電流信号を電圧信号に変換する変換部30と、基準電圧を生成する基準電圧生成部70、80と、変換部30から出力される電圧信号と、基準電圧生成部70、80から出力される基準電圧とに基づいて、電圧信号の振幅範囲の略中央付近を基準として電圧信号より振幅が小さく、かつ電圧信号から所定時間遅延された閾値電圧信号を生成する閾値電圧生成部50と、変換部30から出力される電圧信号と、閾値電圧生成部50から出力される閾値電圧信号とを比較する比較部60とを備える。
【選択図】図1

Description

本発明は、受信装置に関する。
発光素子から伝送される光信号を受光素子によって受光する受信装置がある。かかる受信装置は、光信号を受光することによって得られた電流信号を電圧信号に変換し、当該電圧信号と所定の閾値電圧とを比較することにより、デジタル信号を生成し出力する。
この場合、受信装置は、閾値電圧として、電圧信号のピーク電圧の1/2に相当する電圧を使用することが提案されている(例えば特許文献1参照)。
以下、光信号を受信する受信装置に関する文献名を記載する。
特開昭57−192155号公報
本発明は、伝達遅延時間を短縮することができる受信装置を提供することを目的とする。
本発明の一態様による受信装置によれば、
光信号を受光し、前記光信号に応じた電流信号を生成する受光素子と、
前記電流信号を電圧信号に変換する変換部と、
基準電圧を生成する基準電圧生成部と、
前記変換部から出力される前記電圧信号と、前記基準電圧生成部から出力される前記基準電圧とに基づいて、前記電圧信号の振幅範囲の略中央付近を基準として振幅が前記電圧信号より小さく、かつ前記電圧信号から所定時間遅延された閾値電圧信号を生成する閾値電圧生成部と、
前記変換部から出力される前記電圧信号と、前記閾値電圧生成部から出力される前記閾値電圧信号とを比較する比較部と
を備える。
また、本発明の一態様による受信装置によれば、
光信号を受光し、前記光信号に応じた電流信号を生成する受光素子と、
前記電流信号を電圧信号に変換する変換部と、
基準電圧を生成する基準電圧生成部と、
前記変換部から出力される前記電圧信号と、前記基準電圧生成部から出力される前記基準電圧とに基づいて、閾値電圧信号を生成する閾値電圧生成部と、
前記変換部から出力される前記電圧信号と、前記閾値電圧生成部から出力される前記閾値電圧信号とを比較する比較部とを備え、
前記閾値電圧生成部は、
前記電圧信号からオフセット電圧を減算することにより、前記電圧信号を前記オフセット電圧分だけ低くするレベルシフト回路と、
前記レベルシフト回路の出力端に接続され、前記オフセット電圧が減算された前記電圧信号のピーク電圧を所望の時定数で保持するピークホールド回路と、
前記基準電圧生成部の出力端と前記ピークホールド回路の出力端との間に接続された抵抗と、
前記ピークホールド回路の出力端に接続され、前記抵抗の両端に前記オフセット電圧を発生させる電流源回路と
を有する。
本発明の受信装置によれば、伝達遅延時間を短縮することができる。
以下、本発明の実施の形態について図面を参照して説明する。
(1)第1の実施の形態
図1に、本発明の第1の実施の形態による受信装置10の構成を示し、図2に、当該受信装置10において得られる各信号の信号波形を示す。この受信装置10は、例えば発光素子と受光素子との間で光信号を伝送するフォトカプラや光伝送モジュールなどの受信側で使用される。
受信装置10は、受光素子としてフォトダイオード20を有し、当該フォトダイオード20のアノードは、グランドGNDに接続され、カソードはトランスインピーダンスアンプ(TIA)30の入力端に接続されている。
受信装置10は、図示しない送信装置の発光素子によって生成され、伝送されてくる光信号をフォトダイオード20によって受光する。この光信号は、矩形状のパルスを有し、例えば“H”レベルは、発光素子から光が出力されることによって生成され、“L”レベルは、発光素子から光が出力されないことによって生成される。
フォトダイオード20は、受光した光信号に応じた電流信号を生成し、これをトランスインピーダンスアンプ30に出力する。トランスインピーダンスアンプ30は、増幅回路40の入力端と出力端の間に抵抗R10を接続することによって形成され、与えられた電流信号を電圧信号S10(図2(a))に変換し、これを閾値電圧発生回路50及びコンパレータ60の第1の入力端に出力する。
ところで、本実施の形態の場合、基準電位を生成するための回路として、図示しない遮光部、ダミーフォトダイオード70及びダミートランスインピーダンスアンプ(ダミーTIA)80が設けられている。
遮光部85は、ダミーフォトダイオード70が光信号を受光しないように配置されている。ダミートランスインピーダンスアンプ80は、トランスインピーダンスアンプ30と同様に、増幅回路90の入力端と出力端の間に抵抗R20を接続することによって形成され、ノイズなどによって発生した電流信号を電圧信号S20に変換することにより、トランスインピーダンスアンプ30から出力される電圧信号S10の“L”レベルに相当する基準電位を生成し、得られた電圧信号S20を閾値電圧発生回路50に出力する。
閾値電圧発生回路50は、光信号に応じた信号波形を有する電圧信号S10(図2(a))と、基準電位からなる電圧信号S20とを基に、電圧信号S10(図2(a))の振幅範囲の略中央付近を基準として振幅が電圧信号S10(図2(a))より小さく、かつ電圧信号S10(図2(a))から所定時間遅延された閾値電圧信号S30(図2(a))を生成し、これをコンパレータ60の第2の入力端に出力する。
具体的には、閾値電圧発生回路50は、基準電位としての電圧信号S20にオフセット電圧を加算することによって、当該電圧信号S10(図2(a))をオフセット電圧分だけ高くするレベルシフト回路と、電圧信号S10(図2(a))を分圧することによって、当該電圧信号S10(図2(a))の信号レベルを小さくする分圧回路と、電圧信号S10(図2(a))を所定時間遅延させる遅延回路とを有する。
これにより、閾値電圧発生回路50は、電圧信号S10(図2(a))より基準電位がオフセット電圧分だけ電位が高く、かつ信号レベルが小さい上に、所定時間遅延された閾値電圧信号S30(図2(a))を生成する。
コンパレータ60は、電圧信号S10(図2(a))と閾値電圧信号S30(図2(a))とを比較し、電圧信号S10(図2(a))が閾値電圧信号S30(図2(a))より高くなるタイミングで(時点t20)、“L”レベルから“H”レベルに変化し、電圧信号S10(図2(a))の電位が閾値電圧信号S30(図2(a))より低くなるタイミングで(時点t40)、“H”レベルから“L”レベルに変化する電圧信号S40(図2(b))を生成する。
なお、ここでは、電圧信号S10(図2(a))が立ち上がり始めるタイミング(時点t10)から、電圧信号S40(図2(b))が“L”レベルから“H”レベルに変化するタイミング(時点t20)までに要する時間を、立ち上がり時の伝達遅延時間tpLHと呼び、電圧信号S10(図2(a))が立ち下がり始めるタイミング(時点t30)から、電圧信号S40(図2(b))が“H”レベルから“L”レベルに変化するタイミング(時点t40)までに要する時間を、立ち下がり時の伝達遅延時間tpHLと呼ぶ。
このように本実施の形態によれば、電圧信号S10の立ち上がり時には、電圧信号S10のピーク電圧の1/2より小さい電圧を閾値電圧として使用し、電圧信号S10の立ち下がり時には、電圧信号S10のピーク電圧の1/2より大きい電圧を閾値電圧として使用する。
これにより、ピーク電圧の1/2の電圧を、一定の閾値電圧として使用する場合と比較して、立ち上がり時及び立ち下がり時の伝達遅延時間tpLH及びtpHLを短縮することができる。
ここで図3に、比較例として、電圧信号S10(図3(a))のピーク電圧の1/2の電圧を、一定の閾値電圧として使用する場合に得られる各信号の信号波形を示す。
この比較例の場合、コンパレータ60から出力される電圧信号(図3(b))は、電圧信号S10(図3(a))が閾値電圧Vth(図3(a))より高くなるタイミングで(時点t50)、“L”レベルから“H”レベルに変化し、電圧信号S10(図3(a))が閾値電圧Vth(図3(a))より低くなるタイミングで(時点t60)、“H”レベルから“L”レベルに変化する。
この比較例のように、電圧信号S10が緩やかに上昇及び低下する場合には、電圧信号S10(図3(a))のピーク電圧の1/2の電圧を閾値電圧Vthとして使用すると、立ち上がり時及び立ち下がり時の伝達遅延時間tpLH及びtpHLが長くなる。これに対して、本実施の形態によれば、この比較例と比較して、立ち上がり時及び立ち下がり時の伝達遅延時間tpLH及びtpHLをいずれも短縮することができる。
ここで図4に、閾値電圧発生回路50の具体的な構成を示す。この図4に示すように、閾値電圧発生回路50は、レベルシフト回路100と、遅延回路120と、分圧回路130とを有する。具体的には、電源端子VDDとダミートランスインピーダンスアンプ80の出力端との間には、レベルシフト回路100が接続され、当該レベルシフト回路100は、定電流源110と抵抗R30との直列回路からなる。
トランスインピーダンスアンプ30の出力端には、遅延回路120が接続され、当該遅延回路120と、レベルシフト回路100を形成する定電流源110及び抵抗R30の接続点との間には、分圧回路130が接続されている。分圧回路130は、抵抗R40及びR50の直列回路からなり、これら抵抗R40及びR50の接続点にはコンパレータ60の第2の入力端が接続されている。
この場合、閾値電圧発生回路50は、レベルシフト回路100によって、基準電位からなる電圧信号S20にオフセット電圧を加算し、遅延回路120によって、電圧信号S10(図2(a))を所定時間遅延させる。次いで、閾値電圧発生回路50は、分圧回路130によって、オフセット電圧が加算された電圧信号S20と、所定時間遅延された電圧信号S10(図2(a))とを分圧することにより、閾値電圧信号S30(図2(a))を生成する。
因みに、ダミートランスインピーダンスアンプ80からレベルシフト回路100に電流が流れ込むことにより、当該レベルシフト回路100において発生する電圧が変動する場合には、ダミートランスインピーダンスアンプ80とレベルシフト回路100との間に、バッファアンプを接続しても良い。
また、遅延回路120は、例えば抵抗とコンデンサからなるローパスフィルタによって形成しても良く、この場合、時定数は、電圧信号S10における最小のパルス幅より、短い時定数を有するように選定される。
なお上述の第1の実施の形態は一例であって、本発明を限定するものではない。例えば、図5に示すように、トランスインピーダンスアンプ30の出力端と、ダミートランスインピーダンスアンプ80の出力端との間に、遅延回路120及び分圧回路130を直列に接続し、当該分圧回路130を形成する抵抗R40及びR50の接続点と、コンパレータ60の第2の入力端との間に、レベルシフト回路160を接続することによって、閾値電圧発生回路150を形成しても良い。
この場合、閾値電圧発生回路150は、遅延回路120によって、電圧信号S10(図2(a))を所定時間遅延させた上で、分圧回路130によって、当該遅延された電圧信号S10(図2(a))と、基準電位からなる電圧信号S20とを分圧し、レベルシフト回路100によって、分圧された電圧信号にオフセット電圧を加算することにより、閾値電圧信号S30(図2(a))を生成する。
また、図6に示すように、ダミートランスインピーダンスアンプ80の出力端にレベルシフト回路100を接続し、当該レベルシフト回路100を形成する定電流源110及び抵抗R30の接続点と、トランスインピーダンスアンプ30の出力端との間に、分圧回路130を接続し、さらに当該分圧回路130を形成する抵抗R40及びR50の接続点と、コンパレータ60の第2の入力端との間に、遅延回路120を接続することによって、閾値電圧発生回路180を形成しても良い。
この場合、閾値電圧発生回路180は、レベルシフト回路100によって、基準電位からなる電圧信号S20にオフセット電圧を加算し、分圧回路130によって、当該オフセット電圧が加算された電圧信号S20と、電圧信号S10(図2(a))とを分圧し、遅延回路120によって、得られた電圧信号を所定時間遅延させることにより、閾値電圧信号S30(図2(a))を生成する。
また、図7に示すように、トランスインピーダンスアンプ30の出力端と、ダミートランスインピーダンスアンプ80の出力端との間に、分圧回路130を接続し、当該分圧回路130を形成する抵抗R40及びR50の接続点と、コンパレータ60の第2の入力端との間に、遅延回路120及びレベルシフト回路160を直列に接続することによって、閾値電圧発生回路200を形成しても良い。
この場合、閾値電圧発生回路200は、分圧回路130によって、電圧信号S10(図2(a))と、基準電位からなる電圧信号S20とを分圧した後、遅延回路120によって、当該得られた電圧信号を所定時間遅延させ、さらにレベルシフト回路100によって、オフセット電圧を加算することにより、閾値電圧信号S30(図2(a))を生成する。
(2)第2の実施の形態
図8に、本発明の第2の実施の形態による受信装置210の構成を示す。なお、図1及び図4に示された要素と同一のものには同一の符号を付して説明を省略する。この受信装置210は、閾値電圧発生回路220を除いて、受信装置10(図1及び図4)と同様の構成を有する。
この閾値電圧発生回路220は、トランスインピーダンスアンプ30の出力端と、ダミートランスインピーダンスアンプ80の出力端との間に、分圧回路130が接続され、当該分圧回路130を形成する抵抗R40及びR50の接続点が、コンデンサC10を介してグランドGNDに接続されると共に、定電流源230を介して電源端子VDDに接続され、さらにコンパレータ60の第2の入力端に接続されることによって形成される。
このように、分圧回路130を形成する抵抗R40及び50の接続点にコンデンサC10を接続し、信号の伝達を遅延させることにより、分圧回路130の抵抗R40及びR50とコンデンサC10とを遅延回路として動作させる。
また、定電流源230から抵抗R40及び50の接続点に向けて電流を流し、当該接続点の電位を高くすることにより、当該分圧回路130の抵抗R40及びR50と定電流源230とをレベルシフト回路として動作させる。
このように本実施の形態によれば、第1の実施の形態と同様に、伝達遅延時間を短縮することができ、また、遅延回路及びレベルシフト回路の一部を分圧回路と共有することにより、第1の実施の形態と比較して、閾値電圧発生回路220の構成を簡易化することができる。
(3)第3の実施の形態
図9に、本発明の第3の実施の形態による受信装置240の構成を示し、図10に、当該受信装置240において得られる各信号の信号波形を示す。なお、図1に示された要素と同一のものには同一の符号を付して説明を省略する。この受信装置240は、閾値電圧発生回路250を除いて、受信装置10(図1)と同様の構成を有する。
一般に、光信号をフォトダイオード20によって受光すると、当該フォトダイオード20には、受光した光信号に応じた電流が流れる。このフォトダイオード20を流れる電流には、空乏層において、キャリアが電界で移動することによって生じるドリフト電流と、空乏層を除く領域において、キャリアが濃度勾配で移動することによって生じる拡散電流とがある。
このフォトダイオード20の空乏層は、光信号の大部分が当該空乏層に吸収されるように、その厚さが選定されることが望ましい。しかし、回路設計上、フォトダイオード20の空乏層が、光信号の全てを吸収することができる程度の厚さより、薄い厚さで形成された場合には、空乏層を除く領域において拡散電流が発生する。
空乏層で発生したドリフト電流には、大きな電界が加えられているため、その速度が速い。これに対して、空乏層を除く領域で発生した拡散電流は、小さな電界しか加えられていないため、その速度が遅い。
従って、トランスインピーダンスアンプ30から出力される電圧信号S10(図10)は、立ち上がり時、まずドリフト電流によって急激に上昇した後(時点t70〜t80)、拡散電流によって緩やかに上昇する(時点t80〜t90)。
この電圧信号S10(図10)は、立ち下がり時には、立ち上がり時と同様に、まずドリフト電流によって急激に低下した後(時点t90〜t100)、拡散電流によって緩やかに低下する(時点t100以降)。
ところで、閾値電圧発生回路250は、閾値電圧信号S30(図10)を生成する際に、電圧信号S10(図10)にオフセット電圧Voを加算する。本実施の形態の場合、このオフセット電圧Voは、ドリフト電流及び拡散電流によって生じる電圧Vtのうち、ドリフト電流によって生じる電圧Vdより小さくなるように選定されると共に、分圧比b(但し、b=R50/(R40+R50))が、次式
b≧1−(Vo+Vd)/Vt …(2)
を満たすように選定される。なお、この(2)式は、次式
Vo+Vt×b≧Vt−Vd …(3)
を展開することによって得られる。
このように本実施の形態によれば、立ち上がり始めた直後及び立ち下がり始めた直後であって、かつ電圧信号S10(図10)が急激に変化しているときに、当該電圧信号S10(図10)を閾値電圧信号S30(図10)と比較することができ、これにより第1の実施の形態と同様に、伝達遅延時間を短縮することができる。
なお上述の第3の実施の形態は一例であって、本発明を限定するものではない。例えば、分圧比bが、次式
b=1−2Vo/Vt …(4)
を満たすように、オフセット電圧Voを選定すれば、立ち下がり時に使用されるオフセット電圧を、立ち上がり時に使用されるオフセット電圧Voと等しくすることができ、これによりパルス幅歪みの発生を抑制することができる。因みに、この(4)式は、次式
Vt−(Vt×b+Vo)=Vo …(5)
を展開することによって得られる。
(4)第4の実施の形態
図11に、本発明の第4の実施の形態による受信装置260の構成を示し、図12に、当該受信装置260において得られる各信号の信号波形を示す。なお、図1に示された要素と同一のものには同一の符号を付して説明を省略する。この受信装置260は、閾値電圧発生回路270を除いて、受信装置10(図1)と同様の構成を有する。
本実施の形態の場合、閾値電圧発生回路270は、レベルシフト回路280とピークホールド回路290とを有する。レベルシフト回路280は、抵抗R60及び定電流源300の直列回路からなり、トランスインピーダンスアンプ30の出力端とグランドGNDとの間に接続されている。
このレベルシフト回路280は、電圧信号S10(図12)からオフセット電圧Voを減算することにより電圧信号S50(図12)を生成し、これをピークホールド回路290におけるピーク検出回路310の第1の入力端に出力する。
ピークホールド回路290は、ピーク検出器310、ダイオード320及びコンデンサC20を有し、ピーク電圧を保持する場合における時定数が、電圧信号S10(図12)における最小のパルス幅より短くなるように選定されている。
ピークホールド回路290の出力端と、ダミートランスインピーダンスアンプ80の出力端との間には、抵抗R70が接続され、さらにピークホールド回路290の出力端と、電源端子VDDとの間には、定電流源330が接続されている。これにより、抵抗R70と定電流源330の接続点には、一定のオフセット電圧Voが発生し、当該オフセット電圧Voがピーク検出回路310の第2の入力端に入力される。
ピークホールド回路290は、オフセット電圧Voが電圧信号S50(図12)より高い場合には、当該オフセット電圧Voを出力し、電圧信号S50(図12)がオフセット電圧Voより高くなると、当該電圧信号S50(図12)に追従するように上昇し、電圧信号S10(図12)よりオフセット電圧Vo分だけ低い電圧に到達すると、当該電圧に保持され、その後、低下する閾値電圧信号S60(図12)を生成する。
このように本実施の形態によれば、オフセット電圧Voを、ノイズの影響を受けない程度の低電圧に選定することにより、第1の実施の形態と同様に、伝達遅延時間を短縮することができる。また、立ち上がり時には、オフセット電圧Voを閾値電圧として使用し、立ち下がり時には、電圧信号S10(図12)のピーク電圧よりオフセット電圧Vo分だけ低い電圧を閾値電圧して使用することにより、立ち上がり時及び立ち下がり時の伝達遅延時間を略等しくすることができ、従ってパルス幅歪みを低減することができる。
因みに、電圧信号S10(図12)が立ち下がる際に、比較的大きいノイズが生じる場合には、レベルシフト回路280によって発生されるオフセット電圧を、抵抗R70によって発生されるオフセット電圧より大きくなるように選定しても良い。
なお上述の第4の実施の形態は一例であって、本発明を限定するものではない。一般に、図13に示すように、トランスインピーダンスアンプ30から出力される電圧信号S10(図12)のうち、低周波領域では、ドリフト電流と拡散電流を加算した電流に応じた電圧Vtが発生し、高周波領域では、ドリフト電流のみに応じた電圧Vdが発生する。
このため、フォトダイオード20を流れる電流のうち拡散電流が大きいと、パルスの立ち下がり時には、電圧信号S10(図12)が緩やかに低下する。これは、次のパルスの立ち上がりに影響を与え、ジッタ(周期的なパルス波形の振幅などが変動する現象)が大きくなる不都合が生じる。
そこで、トランスインピーダンスアンプ30における低周波領域のゲインを、高周波領域のゲインの略Vd/Vt倍にすれば、電圧信号S10(図12)におけるパルスの立ち下がり付近の振幅を小さくすることができ、従って、単位時間あたりに伝送されるデータ量が多い場合であっても、ジッタを低減することができる。
本発明の第1の実施の形態による受信装置の構成を示すブロック図である。 同受信装置において得られる各信号の信号波形である。 比較例の受信装置において得られる各信号の信号波形である。 本発明の第1の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。 本発明の第2の実施の形態による受信装置の構成を示すブロック図である。 本発明の第3の実施の形態による受信装置の構成を示すブロック図である。 同受信装置において得られる各信号の信号波形である。 本発明の第4の実施の形態による受信装置の構成を示すブロック図である。 同受信装置において得られる各信号の信号波形である。 トランスインピーダンスアンプの周波数特性を示す略線図である。
符号の説明
10、140、170、190、210、240、260 受信装置
20 フォトダイオード
30 トランスインピーダンスアンプ
50、150、180、200、220、250、270 閾値電圧発生回路
60 コンパレータ
70 ダミーフォトダイオード
80 ダミートランスインピーダンスアンプ
100、160、280 レベルシフト回路
120 遅延回路
130 分圧回路
290 ピークホールド回路

Claims (5)

  1. 光信号を受光し、前記光信号に応じた電流信号を生成する受光素子と、
    前記電流信号を電圧信号に変換する変換部と、
    基準電圧を生成する基準電圧生成部と、
    前記変換部から出力される前記電圧信号と、前記基準電圧生成部から出力される前記基準電圧とに基づいて、前記電圧信号の振幅範囲の略中央付近を基準として振幅が前記電圧信号より小さく、かつ前記電圧信号から所定時間遅延された閾値電圧信号を生成する閾値電圧生成部と、
    前記変換部から出力される前記電圧信号と、前記閾値電圧生成部から出力される前記閾値電圧信号とを比較する比較部と
    を備えることを特徴とする受信装置。
  2. 前記閾値電圧生成部は、
    前記電圧信号をオフセット電圧分だけ高くするレベルシフト回路と、
    前記電圧信号を分圧することにより、前記電圧信号の信号レベルを小さくする分圧回路と、
    前記電圧信号を所定時間遅延させる遅延回路と
    を有することを特徴とする請求項1記載の受信装置。
  3. 前記閾値電圧生成部は、
    前記変換部の出力端と前記基準電圧生成部の出力端との間に接続された分圧回路と、
    前記分圧回路の出力端に接続されたコンデンサと、
    前記分圧回路の出力端に接続された電流源回路と
    を有し、前記分圧回路の出力端は前記比較部の入力端に接続されたことを特徴とする請求項1記載の受信装置。
  4. 前記オフセット電圧は、ドリフト電流によって生じる電圧より小さくなるように選定されると共に、前記分圧回路における分圧比bが、次式
    b≧1−(Vo+Vd)/Vt …(1)
    (但し、Voは前記オフセット電圧、Vdは前記ドリフト電流によって生じる電圧、Vtは前記ドリフト電流及び拡散電流によって生じる電圧)
    を満たすように選定されたことを特徴とする請求項2記載の受信装置。
  5. 光信号を受光し、前記光信号に応じた電流信号を生成する受光素子と、
    前記電流信号を電圧信号に変換する変換部と、
    基準電圧を生成する基準電圧生成部と、
    前記変換部から出力される前記電圧信号と、前記基準電圧生成部から出力される前記基準電圧とに基づいて、閾値電圧信号を生成する閾値電圧生成部と、
    前記変換部から出力される前記電圧信号と、前記閾値電圧生成部から出力される前記閾値電圧信号とを比較する比較部とを備え、
    前記閾値電圧生成部は、
    前記電圧信号からオフセット電圧を減算することにより、前記電圧信号を前記オフセット電圧分だけ低くするレベルシフト回路と、
    前記レベルシフト回路の出力端に接続され、前記オフセット電圧が減算された前記電圧信号のピーク電圧を所望の時定数で保持するピークホールド回路と、
    前記基準電圧生成部の出力端と前記ピークホールド回路の出力端との間に接続された抵抗と、
    前記ピークホールド回路の出力端に接続され、前記抵抗の両端に前記オフセット電圧を発生させる電流源回路と
    を有することを特徴とする受信装置。
JP2005300231A 2005-10-14 2005-10-14 受信装置 Active JP4568205B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005300231A JP4568205B2 (ja) 2005-10-14 2005-10-14 受信装置
US11/548,412 US7449669B2 (en) 2005-10-14 2006-10-11 Receiving apparatus
US12/193,535 US7663089B2 (en) 2005-10-14 2008-08-18 Receiving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005300231A JP4568205B2 (ja) 2005-10-14 2005-10-14 受信装置

Publications (2)

Publication Number Publication Date
JP2007109944A true JP2007109944A (ja) 2007-04-26
JP4568205B2 JP4568205B2 (ja) 2010-10-27

Family

ID=38035559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005300231A Active JP4568205B2 (ja) 2005-10-14 2005-10-14 受信装置

Country Status (2)

Country Link
US (2) US7449669B2 (ja)
JP (1) JP4568205B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155537B2 (en) 2009-01-05 2012-04-10 Kabushiki Kaisha Toshiba Optical receiver circuit and optical coupling device
JP2012222640A (ja) * 2011-04-11 2012-11-12 Toshiba Corp 受信回路
JPWO2015133080A1 (ja) * 2014-03-03 2017-04-06 パナソニックIpマネジメント株式会社 光受信回路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928743B2 (ja) * 2005-06-02 2012-05-09 株式会社東芝 光信号受信回路
JP2007096593A (ja) * 2005-09-28 2007-04-12 Toshiba Corp 受信装置
JP2008182529A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 光受信回路および光結合装置
JP4473885B2 (ja) * 2007-03-20 2010-06-02 株式会社東芝 光受信回路
JP5017043B2 (ja) * 2007-09-28 2012-09-05 株式会社東芝 受光回路
JP4911209B2 (ja) * 2009-09-15 2012-04-04 横河電機株式会社 タイミング検出装置
JP5630325B2 (ja) * 2011-02-25 2014-11-26 住友電気工業株式会社 利得可変差動増幅回路
JP2012231272A (ja) 2011-04-26 2012-11-22 Toshiba Corp 受信回路
JP5639554B2 (ja) * 2011-09-15 2014-12-10 株式会社東芝 受光回路
JP5933415B2 (ja) * 2012-10-29 2016-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US9819421B1 (en) * 2016-07-07 2017-11-14 Oracle International Corporation Extracting an embedded DC signal to provide a reference voltage for an optical receiver
WO2018044190A1 (ru) * 2016-08-31 2018-03-08 Алексей Витальевич БЫКОВ Оптически развязанный драйвер силового ключа с защитой от высоковольтной синфазной помехи.
JP2021048523A (ja) * 2019-09-19 2021-03-25 株式会社東芝 Led駆動制御回路、電子回路及びled駆動制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217447A (ja) * 2001-01-16 2002-08-02 Toshiba Corp 半導体受光装置及び半導体受送信システム
JP2002353495A (ja) * 2001-05-22 2002-12-06 Sharp Corp 光結合装置
JP2004260230A (ja) * 2003-02-24 2004-09-16 Nec Kansai Ltd 光電流・電圧変換回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242152A (en) * 1979-05-14 1980-12-30 National Semiconductor Corporation Method for adjusting the focus and power of a trimming laser
US4431916A (en) * 1981-05-20 1984-02-14 International Telephone And Telegraph Corporation Optical data bus receiver with signal waveform restoring means
JPS57192155A (en) 1981-05-21 1982-11-26 Toshiba Corp Optical receiver
JPH0821906B2 (ja) * 1990-07-03 1996-03-04 株式会社東芝 光受信回路
EP0656241B1 (en) * 1993-06-04 1998-12-23 Seiko Epson Corporation Apparatus and method for laser machining
JPH08163054A (ja) 1994-12-07 1996-06-21 Sharp Corp パルス光受信回路
JPH10173456A (ja) * 1996-12-11 1998-06-26 Fujitsu Ltd 信号増幅回路
JP3502264B2 (ja) * 1998-06-10 2004-03-02 株式会社沖コムテック 受信装置
US6181728B1 (en) * 1998-07-02 2001-01-30 General Scanning, Inc. Controlling laser polarization
US6285002B1 (en) * 1999-05-10 2001-09-04 Bryan Kok Ann Ngoi Three dimensional micro machining with a modulated ultra-short laser pulse
JP3665635B2 (ja) * 2002-11-27 2005-06-29 株式会社東芝 光信号受信回路、及び、光信号受信半導体装置
US20040139265A1 (en) * 2003-01-10 2004-07-15 Onset Corporation Interfacing a battery-powered device to a computer using a bus interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217447A (ja) * 2001-01-16 2002-08-02 Toshiba Corp 半導体受光装置及び半導体受送信システム
JP2002353495A (ja) * 2001-05-22 2002-12-06 Sharp Corp 光結合装置
JP2004260230A (ja) * 2003-02-24 2004-09-16 Nec Kansai Ltd 光電流・電圧変換回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155537B2 (en) 2009-01-05 2012-04-10 Kabushiki Kaisha Toshiba Optical receiver circuit and optical coupling device
JP2012222640A (ja) * 2011-04-11 2012-11-12 Toshiba Corp 受信回路
US8803116B2 (en) 2011-04-11 2014-08-12 Kabushiki Kaisha Toshiba Receiving circuit having a switch for changing the generated reference voltage to one of a first and a second threshold value
JPWO2015133080A1 (ja) * 2014-03-03 2017-04-06 パナソニックIpマネジメント株式会社 光受信回路

Also Published As

Publication number Publication date
US20080308715A1 (en) 2008-12-18
US7449669B2 (en) 2008-11-11
JP4568205B2 (ja) 2010-10-27
US20070126507A1 (en) 2007-06-07
US7663089B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
JP4568205B2 (ja) 受信装置
US8447185B2 (en) Optical transmitter, optical receiver, and optically coupled insulating device
JP2007096593A (ja) 受信装置
JP5933415B2 (ja) 半導体装置
JP2008236392A (ja) 光受信回路
JP2010178327A (ja) 光受信回路及び光結合装置
JP2007243510A (ja) 光信号受信回路およびそれを用いた光信号受信装置
JP5700091B2 (ja) マンチェスターコード受信回路
JP2016072790A (ja) 伝送装置、伝送方法、及び、フィルタ回路
JP2013135376A (ja) 光送受信回路装置及び受信回路
US8330520B2 (en) Limiter circuit
US10037011B2 (en) Time measuring circuit and temperature sensor circuit
JP2007134803A (ja) 信号伝送システム、信号送信機及び信号受信機
KR100859780B1 (ko) 전류전압변환기 및 전류전압변환방법
JP2004260230A (ja) 光電流・電圧変換回路
US8587364B2 (en) Receiving circuit having a light receiving element which receives a light signal
KR102098700B1 (ko) 개선된 동적 범위와 노이즈 특성을 가지는 포토 센싱 장치
US8842780B2 (en) Method and apparatus for correcting signal dependent duty cycle errors in amplitude shift keying receivers
JP2015065505A (ja) 信号振幅検出回路
JP2015012540A (ja) 受光回路
JP6533960B2 (ja) 光受信回路
US6856166B2 (en) Status scheme signal processing circuit
JP7366849B2 (ja) 通信装置
JP4498386B2 (ja) 受信機、電子機器
JP2005229480A (ja) ビットレート電圧変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100806

R151 Written notification of patent or utility model registration

Ref document number: 4568205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3