JP5700091B2 - マンチェスターコード受信回路 - Google Patents
マンチェスターコード受信回路 Download PDFInfo
- Publication number
- JP5700091B2 JP5700091B2 JP2013185094A JP2013185094A JP5700091B2 JP 5700091 B2 JP5700091 B2 JP 5700091B2 JP 2013185094 A JP2013185094 A JP 2013185094A JP 2013185094 A JP2013185094 A JP 2013185094A JP 5700091 B2 JP5700091 B2 JP 5700091B2
- Authority
- JP
- Japan
- Prior art keywords
- reception
- signal
- clock
- tclk
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Description
特許文献2には、シリアルエンコーダから一定の周期での正確な位置データを得ることができるクロック抽出回路の技術が記載されている。
00→”N+”、01→”0”、10→”1”、11→”N−”
になる。
(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとすると38μs)
(2)同期受信信号のHighパルス幅またはLowパルス幅の最小値がともに1/2ビットタイム(2N-1*Tclk)-(2N-2-1)*Tclk
(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとすると10μs)
(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとすると26μs)
(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとすると22μs)
b)アナログ回路が出力する受信信号の立ち下がり時間が立ち上がり時間よりも大きい立ち下がり遅れの特性であり、この特性により、Lowのパルス幅が短くHighのパルス幅が長くなる。
通信伝送路を流れるアナログ信号をマンチェスターコードに基づくデジタル信号に変換するように構成されたアナログ回路を含むマンチェスターコード受信回路において、
前記通信伝送路の伝送媒体に流れるアナログ信号をデジタル化された受信信号に変換するMAUと、
前記MAUでデジタル化された受信信号を内部クロックで同期化して同期受信信号を生成するとともに、生成した同期受信信号から立ち下がりエッジおよび立ち上がりエッジを検出してエッジ検出信号を出力するエッジ検出部と、
これらクロックとエッジ検出信号に基づき受信クロックと受信クロックイネーブル信号を生成する受信クロック抽出部と、
前記エッジ検出部で生成された同期受信信号と前記受信クロック抽出部で生成された受信クロックイネーブル信号に基づきコード種別信号および受信データを出力するコード検出部を備え、
前記受信クロック抽出部には、前記アナログ回路が出力する受信信号の立ち上がり時間が立ち下がり時間よりも大きい立ち上がり遅れの特性または前記アナログ回路が出力する受信信号の立ち下がり時間が立ち上がり時間よりも大きい立ち下がり遅れの特性の少なくともいずれかの特性を補償する特性補償手段を設けたことを特徴とする。
前記特性補償手段は、
前記アナログ回路の後段に接続されるデジタル回路の特性も加味して補償することを特徴とする。
前記特性補償手段は、特性別制御要素格納部を含み、この特性別制御要素格納部から読み出される特性別制御要素に基づき、所定のクロック抽出動作を実行することを特徴とする。
a)クロック抽出カウンタ232のカウント値調整方法
b)受信クロックの出力抑制制御
これらは互いに関連しており、a)はb)を実現するために必要となる。
従来のカウント値調整方法は、図15に示したように、エッジ位置が理想位置よりも進んでいる時はカウントアップを通常の+1より1多くして+2とし、遅れている時は通常の+1よりも1少なくして±0とする調整方法であるため、エッジ検出位置からサンプリング位置(受信クロック位置)までの距離が一定とならない。
マンチェスターコードを正しく取得するには、通信データの1ビットタイムの信号を1/2ビットタイムで1回、1ビットタイムで2回サンプリングする必要がある。本発明では、マンチェスターコードを出力するアナログ回路が段落0036に示したようなa),b)の特性を持つ場合でも、マンチェスターコードを正しくサンプリングできるように、エッジ検出位置から一定の距離に来るサンプリング位置に対し、ある条件成立時は受信クロックの出力を抑制しサンプリングをスキップする。
<条件1> 通信データの1ビットタイムでの3回目のサンプリングとなるケース
<条件2> 通信データの1/2ビットタイムでの2回目のサンプリングとなるケース
1)同期受信信号のHighパルス幅の最大値は1ビットタイム(2N*Tclk) +(2N-2-1)*Tclk、Lowパルス幅の最大値は1ビットタイム+2N-2*Tclk(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとするとそれぞれ38μs、40μs)
2)同期受信信号のHighパルス幅の最小値は1/2ビットタイム(2N-1*Tclk) -2N-2*Tclk、Lowパルス幅の最小値は1/2ビットタイム-(2N-2-1)*Tclk(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとするとそれぞれ8μs、10μs)
4)同期受信信号」の理想的な1/2ビットタイムのHighパルス幅がジッタにより長くなった場合のHighパルス幅の最大値は1/2ビットタイム+(2N-2-1)*Tclk、理想的な1/2ビットタイムのLowパルス幅がジッタにより長くなった場合のLowパルス幅の最大値は1/2ビットタイム+2N-2*Tclk(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとするとそれぞれ22μs、24μs)
1)同期受信信号のHighパルス幅の最大値は1ビットタイム(2N*Tclk) +2N-2*Tclk、Lowパルス幅の最大値は1ビットタイム+(2N-2-1)*Tclk(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとするとそれぞれ40μs、38μs)
2)同期受信信号」のHighパルス幅の最小値は1/2ビットタイム(2N-1*Tclk) -(2N-2-1)*Tclk、Lowパルス幅の最小値は1/2ビットタイム-2N-2*Tclk(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとするとそれぞれ10μs、8μs)
4)同期受信信号の理想的な1/2ビットタイムのHighパルス幅がジッタにより長くなった場合のHighパルス幅の最大値は1/2ビットタイム+2N-2*Tclk、ジッタの含まれない理想的な1/2ビットタイムのLowパルス幅がジッタにより長くなった場合のLowパルス幅の最大値は1/2ビットタイム+(2N-2-1)*Tclk(たとえば、1ビットタイム=32μs、N=4、Tclk=2μsとするとそれぞれ24μs、22μs)
アナログ回路の特性がa)であることは、外部からアナログ回路特性指定部234を介して特性別制御要素格納部236に対して指定する。これにより、特性別制御要素格納部236から、特性a)に対応したクロック抽出動作を実行するように制御する特性別制御要素がクロック抽出制御部235に読み出される。
「エッジ間隔カウンタ233の値が2N-1+2N-2-2」かつ「次サイクルでエッジ検出信号がアクティブ(High)」かつ「同期受信信号がLow」であること。
この条件が成立する時は、通信データの1/2ビットタイム内の2回目のサンプリングポイントとなり、正しい値を取得するには受信クロックは不要である。
アナログ回路の特性がb)であることは、外部からアナログ回路特性指定部234を介して特性別制御要素格納部236に対して指定する。これにより、特性別制御要素格納部236から、特性b)に対応したクロック抽出動作を実行するように制御する特性別制御要素がクロック抽出制御部235に読み出される。
「エッジ間隔カウンタの値が2N-1+2N-2-2」かつ「次サイクルでエッジ検出信号がアクティブ(=High)」かつ「同期受信信号がHigh」であること。
この条件が成立する時は、通信データの1/2ビットタイム内の2回目のサンプリングポイントとなり、正しい値を取得するには受信クロック」は不要である。
200 データ受信回路
210 MAU
220 エッジ検出部
230 受信クロック抽出部
232 クロック抽出カウンタ
233 エッジ間隔カウンタ
234 アナログ回路特性指定部
235 クロック抽出制御部
236 特性別制御要素格納部
240 コード検出部
250 受信制御部
Claims (3)
- 通信伝送路を流れるアナログ信号をマンチェスターコードに基づくデジタル信号に変換するように構成されたアナログ回路を含むマンチェスターコード受信回路において、
前記通信伝送路の伝送媒体に流れるアナログ信号をデジタル化された受信信号に変換するMAUと、
前記MAUでデジタル化された受信信号を内部クロックで同期化して同期受信信号を生成するとともに、生成した同期受信信号から立ち下がりエッジおよび立ち上がりエッジを検出してエッジ検出信号を出力するエッジ検出部と、
これらクロックとエッジ検出信号に基づき受信クロックと受信クロックイネーブル信号を生成する受信クロック抽出部と、
前記エッジ検出部で生成された同期受信信号と前記受信クロック抽出部で生成された受信クロックイネーブル信号に基づきコード種別信号および受信データを出力するコード検出部を備え、
前記受信クロック抽出部には、前記アナログ回路が出力する受信信号の立ち上がり時間が立ち下がり時間よりも大きい立ち上がり遅れの特性または前記アナログ回路が出力する受信信号の立ち下がり時間が立ち上がり時間よりも大きい立ち下がり遅れの特性の少なくともいずれかの特性を補償する特性補償手段を設けたことを特徴とするマンチェスターコード受信回路。 - 前記特性補償手段は、
前記アナログ回路の後段に接続されるデジタル回路の特性も加味して補償することを特徴とする請求項1記載のマンチェスターコード受信回路。 - 前記特性補償手段は、特性別制御要素格納部を含み、この特性別制御要素格納部から読み出される特性別制御要素に基づき、所定のクロック抽出動作を実行することを特徴とする請求項1または請求項2記載のマンチェスターコード受信回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185094A JP5700091B2 (ja) | 2012-12-19 | 2013-09-06 | マンチェスターコード受信回路 |
US14/132,006 US9083505B2 (en) | 2012-12-19 | 2013-12-18 | Manchester code receiving circuit |
EP13198621.8A EP2747291B1 (en) | 2012-12-19 | 2013-12-19 | Manchester code receiving circuit |
CN201310706069.1A CN103888143B (zh) | 2012-12-19 | 2013-12-19 | 曼彻斯特码接收电路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012276848 | 2012-12-19 | ||
JP2012276848 | 2012-12-19 | ||
JP2013185094A JP5700091B2 (ja) | 2012-12-19 | 2013-09-06 | マンチェスターコード受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014140153A JP2014140153A (ja) | 2014-07-31 |
JP5700091B2 true JP5700091B2 (ja) | 2015-04-15 |
Family
ID=50023386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013185094A Active JP5700091B2 (ja) | 2012-12-19 | 2013-09-06 | マンチェスターコード受信回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9083505B2 (ja) |
EP (1) | EP2747291B1 (ja) |
JP (1) | JP5700091B2 (ja) |
CN (1) | CN103888143B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102329802B1 (ko) | 2015-07-23 | 2021-11-22 | 삼성전자주식회사 | 테스트 인터페이스 보드, 테스트 장비, 테스트 시스템 및 테스트 방법 |
TWI615700B (zh) * | 2015-10-14 | 2018-02-21 | 慧榮科技股份有限公司 | 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路 |
CN106911324A (zh) * | 2015-12-23 | 2017-06-30 | 华大半导体有限公司 | 一种高频标签的ppm解码方法 |
CN106302022B (zh) * | 2016-08-19 | 2019-05-14 | 凌云科技集团有限责任公司 | 一种机载大气数据系统曼彻斯特码解析及仿真系统 |
KR102507862B1 (ko) * | 2018-07-09 | 2023-03-08 | 주식회사 엘엑스세미콘 | 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버 |
CN112491446B (zh) * | 2021-02-05 | 2021-06-04 | 苏州裕太微电子有限公司 | 一种有线通信抗干扰方法及系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5805632A (en) * | 1992-11-19 | 1998-09-08 | Cirrus Logic, Inc. | Bit rate doubler for serial data transmission or storage |
JP2911748B2 (ja) | 1994-05-31 | 1999-06-23 | 株式会社日立製作所 | フィールドバスシステムにおける通信装置 |
US5726650A (en) * | 1995-06-07 | 1998-03-10 | Silicon Systems, Inc. | Adaptive manchester decoding with adjustable delay and power saving mode |
US7382845B1 (en) * | 2001-12-14 | 2008-06-03 | Symmetricom, Inc. | Distribution of synchronization in an ethernet local area network environment |
EP1335520B1 (en) | 2002-02-11 | 2018-05-30 | Semiconductor Components Industries, LLC | Multiplex bus system with duty cycle correction |
DE102006011059A1 (de) | 2006-03-08 | 2007-09-13 | Robert Bosch Gmbh | Verfahren und System zum Übertragen von in einem Signal codierten Daten |
JP4947173B2 (ja) | 2010-03-16 | 2012-06-06 | 横河電機株式会社 | 交流インピーダンス測定装置 |
-
2013
- 2013-09-06 JP JP2013185094A patent/JP5700091B2/ja active Active
- 2013-12-18 US US14/132,006 patent/US9083505B2/en active Active
- 2013-12-19 EP EP13198621.8A patent/EP2747291B1/en active Active
- 2013-12-19 CN CN201310706069.1A patent/CN103888143B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014140153A (ja) | 2014-07-31 |
EP2747291A3 (en) | 2016-04-13 |
CN103888143A (zh) | 2014-06-25 |
US9083505B2 (en) | 2015-07-14 |
CN103888143B (zh) | 2017-08-08 |
US20140169507A1 (en) | 2014-06-19 |
EP2747291A2 (en) | 2014-06-25 |
EP2747291B1 (en) | 2019-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5700091B2 (ja) | マンチェスターコード受信回路 | |
US7999715B2 (en) | Interference reduction device | |
US7301486B2 (en) | Time-interleaved analog-to-digital converter having timing calibration | |
JP5896602B2 (ja) | 通信回路及びサンプリング調整方法 | |
US9054681B2 (en) | High speed duty cycle correction and double to single ended conversion circuit for PLL | |
US11294837B2 (en) | Dynamic delay calibration of devices attached to bus systems utilizing time-multiplexed clock and data lines | |
US10917103B2 (en) | Analog-to-digital converter device and method for calibrating clock skew | |
US8976053B1 (en) | Method and apparatus for Vernier ring time to digital converter with self-delay ratio calibration | |
KR101418046B1 (ko) | 듀티 사이클 보정 장치 및 방법, 그리고 그를 이용하는 수신기 | |
US20160112223A1 (en) | Signal processing device | |
US20030190006A1 (en) | Data recovery circuit | |
US8811559B1 (en) | Timing recovery circuit and receiver circuit including the same | |
US11947479B2 (en) | Dynamic timing calibration systems and methods | |
US9654114B2 (en) | Transmission circuit, integrated circuit, and parallel-to-serial conversion method | |
JP2005020471A (ja) | 調歩同期式通信回路 | |
US9118451B2 (en) | Receiver circuit and receiving method | |
US8199036B2 (en) | Parallel-serial converter | |
KR102225619B1 (ko) | 고속직렬데이터수신장치 | |
JP2014003375A (ja) | データ受信回路 | |
WO2022081559A1 (en) | Dynamic timing calibration systems and methods | |
JPH05128061A (ja) | インターフエイス回路 | |
JP6084917B2 (ja) | 無線パルス受信装置 | |
US20160164666A1 (en) | Clock and data recovery circuit and system using the same | |
JPS61173544A (ja) | フレ−ム同期式サイクリツク・デイジタル情報伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5700091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |