JPS61173544A - フレ−ム同期式サイクリツク・デイジタル情報伝送装置 - Google Patents
フレ−ム同期式サイクリツク・デイジタル情報伝送装置Info
- Publication number
- JPS61173544A JPS61173544A JP60014759A JP1475985A JPS61173544A JP S61173544 A JPS61173544 A JP S61173544A JP 60014759 A JP60014759 A JP 60014759A JP 1475985 A JP1475985 A JP 1475985A JP S61173544 A JPS61173544 A JP S61173544A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- receive
- clock
- receive clock
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フレーム同期式サイクリック・ディジタル情
報伝送装置に関し、特にビット同期方式に関する。
報伝送装置に関し、特にビット同期方式に関する。
従来、この種のフレーム同期式サイクリック・ディジタ
ル情報伝送装置（参考文献“サイクリックディジタル情
報伝送装置仕様基準゛、電気学会技術報告（１部）、第
９１号（昭４４））の受信部は、同期式通信制御部受信
クロック発生部、受信クロック修正部より構成され、受
信クロック修正部により受信シリアル信号の立上りを検
出し受信クロック発生部の受信クロックを前記受信シリ
アル信号の立上シからＩＡ同周期らして発生せしめ受信
シリアル信号の立上り毎にサンプリングポイントを修正
していた。
ル情報伝送装置（参考文献“サイクリックディジタル情
報伝送装置仕様基準゛、電気学会技術報告（１部）、第
９１号（昭４４））の受信部は、同期式通信制御部受信
クロック発生部、受信クロック修正部より構成され、受
信クロック修正部により受信シリアル信号の立上りを検
出し受信クロック発生部の受信クロックを前記受信シリ
アル信号の立上シからＩＡ同周期らして発生せしめ受信
シリアル信号の立上り毎にサンプリングポイントを修正
していた。
かくすることにより受信データビットのほぼ中央におい
て受信クロックの立上りで受信データをサンプリングす
ることを保証し受信データの信頼度を確保していた。
て受信クロックの立上りで受信データをサンプリングす
ることを保証し受信データの信頼度を確保していた。
上述のように従来のフレーム同期式サイクリックディジ
タル情報伝送装置の受信部は、受信シリアル信号の立上
り毎にサンプリング拳ポイントを修正しているので、受
信回線雑音によりサンプリング・ポイントがずれ、ビッ
ト抜けが発生する場合が生じそのときには、それ以後次
の同期受信まで全情報が失われるという問題点がある。
タル情報伝送装置の受信部は、受信シリアル信号の立上
り毎にサンプリング拳ポイントを修正しているので、受
信回線雑音によりサンプリング・ポイントがずれ、ビッ
ト抜けが発生する場合が生じそのときには、それ以後次
の同期受信まで全情報が失われるという問題点がある。
第３図にその説明図を示す。Ｄは受信シリアル信号、Ｃ
は受信クロックを示す。受信シリアル信号りの立上りを
受信クロック修正部は検出し修正信号Ｒ，Ｓ ＴＣを受
信クロック部に供給せしめ受信クロックＣを職周期ずら
して発生させる（第２図（ｂ）に拡大図を示す）。受信
シリアル信号りの本来Ｏであるべきビットに第３図Ｎ、
、 Ｎ、で示す様な雑音が乗ったときにはその立上り
によ’） ”＋ ＋ｎｔなる修正信号比ＳＴＣが生じそ
れにより受信クロックの発生は大幅におくらされ第３図
最下段の受信データの欄に示すように１つの受信データ
Ｏが脱落することとなる。
は受信クロックを示す。受信シリアル信号りの立上りを
受信クロック修正部は検出し修正信号Ｒ，Ｓ ＴＣを受
信クロック部に供給せしめ受信クロックＣを職周期ずら
して発生させる（第２図（ｂ）に拡大図を示す）。受信
シリアル信号りの本来Ｏであるべきビットに第３図Ｎ、
、 Ｎ、で示す様な雑音が乗ったときにはその立上り
によ’） ”＋ ＋ｎｔなる修正信号比ＳＴＣが生じそ
れにより受信クロックの発生は大幅におくらされ第３図
最下段の受信データの欄に示すように１つの受信データ
Ｏが脱落することとなる。
そこで本発明ではフレーム同期式サイクリックディジタ
ル情報伝送方式の場合には１７レームに１回受信クロッ
クの修正を行えば以後１フレ一ム間のビット同期は保証
されることを利用しビット同期ずれの確率を格段に減少
した安定なフレーム同期式サイクリックディジタル情報
伝送装置を提供するものである。
ル情報伝送方式の場合には１７レームに１回受信クロッ
クの修正を行えば以後１フレ一ム間のビット同期は保証
されることを利用しビット同期ずれの確率を格段に減少
した安定なフレーム同期式サイクリックディジタル情報
伝送装置を提供するものである。
本発明の装置は、受信クロックを発生し修正パルスの供
給に応答して前記修正パルスが消滅してから１受信クロ
ック周期後前記受信クロックを発生する受信クロック発
生手段と、供給される受信シリアル信号を前記受信クロ
ックによりサンプリングし２１ｆ１／２受信データを生
成するサンプリング手段と、前記生成された受信データ
の２値のうちの予め定めた一方の値の連続する数を計数
し計数値が予め定めた値以上になったときに第１の信号
を発生する計数手段と、前記第１の信号の供給に応答し
て第２の信号を発生し前記修正パルスの供給に応答して
第２の信号の発生を停止する信号発生手段と、前記第２
の信号が供給されているときに前記受信シリアル信号の
立上りを検出し前記修正パルスを発生する修正パルス発
生手段とを含んで構成される。
給に応答して前記修正パルスが消滅してから１受信クロ
ック周期後前記受信クロックを発生する受信クロック発
生手段と、供給される受信シリアル信号を前記受信クロ
ックによりサンプリングし２１ｆ１／２受信データを生
成するサンプリング手段と、前記生成された受信データ
の２値のうちの予め定めた一方の値の連続する数を計数
し計数値が予め定めた値以上になったときに第１の信号
を発生する計数手段と、前記第１の信号の供給に応答し
て第２の信号を発生し前記修正パルスの供給に応答して
第２の信号の発生を停止する信号発生手段と、前記第２
の信号が供給されているときに前記受信シリアル信号の
立上りを検出し前記修正パルスを発生する修正パルス発
生手段とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。第
１図の７レ一ム同期式サイクリックディジタル情報伝送
装置ではＣＰＵＩ、メモリ２、同期式通信制御部３、デ
ィジタル出力部６は、パス７により接続されている。受
信シリアル信号りおよび受信クロックＣは同期式通信制
御部３に供給されている。同期式通信制御部３は、受信
シリアル信号Ｄ′ｔ−受信クロックＣによりサンプリン
グし８ビツト受信毎に受信データをＣＰＵ１へ渡す。
１図の７レ一ム同期式サイクリックディジタル情報伝送
装置ではＣＰＵＩ、メモリ２、同期式通信制御部３、デ
ィジタル出力部６は、パス７により接続されている。受
信シリアル信号りおよび受信クロックＣは同期式通信制
御部３に供給されている。同期式通信制御部３は、受信
シリアル信号Ｄ′ｔ−受信クロックＣによりサンプリン
グし８ビツト受信毎に受信データをＣＰＵ１へ渡す。
受信クロック修正部５は、ディジタル出力部６から供給
される信号ＥＮＢが”１“の場合、受信シリアル信号り
の立上りを捉えて修正信号Ｒ８ＴＣを瞬時的に１１″と
する。信号ＥＮＢが′０“の場合には、修正信号Ｒ８Ｔ
Ｃは出力されない（第２図（ａ） ） ｏ受信クロック
発生部４は、修正信号ＲＳ ’１’ Ｃが１０“のとき
受信クロックＣｔ−出力し続け、修正信号比ＳＴＣがＩ
″となると受信クロックＣｉ“０“とじ、修正信号比８
ＴＣが“１“から“ＯＮとなったときから１ｈ周期°後
にクロックを立上げる（第２図←））０これにより、受
信クロックＣが修正され、受信シリアル信号をビットの
中央にてサンプリングしている。
される信号ＥＮＢが”１“の場合、受信シリアル信号り
の立上りを捉えて修正信号Ｒ８ＴＣを瞬時的に１１″と
する。信号ＥＮＢが′０“の場合には、修正信号Ｒ８Ｔ
Ｃは出力されない（第２図（ａ） ） ｏ受信クロック
発生部４は、修正信号ＲＳ ’１’ Ｃが１０“のとき
受信クロックＣｔ−出力し続け、修正信号比ＳＴＣがＩ
″となると受信クロックＣｉ“０“とじ、修正信号比８
ＴＣが“１“から“ＯＮとなったときから１ｈ周期°後
にクロックを立上げる（第２図←））０これにより、受
信クロックＣが修正され、受信シリアル信号をビットの
中央にてサンプリングしている。
ＣＰＵ１は、同期式通信制御部３より、８ピツトの受信
データを受取る毎に受信連続スペース数を計数する。こ
れが同期フレームにのみ存在する数取上になったときデ
ィジタル出力部６からＥＮＢ＝”１“を出力し立上り修
正を許可し、同期ビット検出直後にＥＮＢ＝”Ｏ″を出
力して、立上り修正を禁止する。
データを受取る毎に受信連続スペース数を計数する。こ
れが同期フレームにのみ存在する数取上になったときデ
ィジタル出力部６からＥＮＢ＝”１“を出力し立上り修
正を許可し、同期ビット検出直後にＥＮＢ＝”Ｏ″を出
力して、立上り修正を禁止する。
第４図にサイクリックディジタル情報伝送方式の伝送フ
ォーマツトラ示す。第４図（ａ）はフレームの構成を示
しフレームの長さはビット同期の安定度から決められて
おり、１フレームは最大３２ワードで同期ワードと最大
３１情報ワードとから構成されている。サイリックディ
ジタル情報伝送装置では通常同期ワードとしては第４図
←）に示すように１，０ｘ（Ｎ−２）１ （Ｎは１ワー
ドのビット数）というパターンを使用する。反転運送方
式では情報ワード内で２回の連送を行ない２回目は反転
して送出されるため同期ワード以外の情報ワードには、
斗勺以上の連続Ｏは存在しないのでこれ以上の連続Ｏを
受信した場合、同期ワード受信と見做し、受信クロック
修正を許可（ＥＮＢ−”１゛）とする。この状態で同期
ワードの最終ビットを受信したとき受信シリアル信号り
の立上り時に受信クロック修正部５から修正信号比ＳＴ
Ｃが出力される。
ォーマツトラ示す。第４図（ａ）はフレームの構成を示
しフレームの長さはビット同期の安定度から決められて
おり、１フレームは最大３２ワードで同期ワードと最大
３１情報ワードとから構成されている。サイリックディ
ジタル情報伝送装置では通常同期ワードとしては第４図
←）に示すように１，０ｘ（Ｎ−２）１ （Ｎは１ワー
ドのビット数）というパターンを使用する。反転運送方
式では情報ワード内で２回の連送を行ない２回目は反転
して送出されるため同期ワード以外の情報ワードには、
斗勺以上の連続Ｏは存在しないのでこれ以上の連続Ｏを
受信した場合、同期ワード受信と見做し、受信クロック
修正を許可（ＥＮＢ−”１゛）とする。この状態で同期
ワードの最終ビットを受信したとき受信シリアル信号り
の立上り時に受信クロック修正部５から修正信号比ＳＴ
Ｃが出力される。
同時に修正信号比ＳＴＣの供給によシ、ディジタル出力
部６はＥ Ｎ Ｂ ＝”Ｑ”ｉ出力し、修正信号の出力
を禁止する。
部６はＥ Ｎ Ｂ ＝”Ｑ”ｉ出力し、修正信号の出力
を禁止する。
以上のように本実施例では同期ワード以外ではサンプリ
ングポイントの修正を行なわないためたとえ雑音の乗っ
たワードがあったとしてもそのワードは検定により不良
として失なわれるがフレーム同期は維持されるので他の
情報ワードは正常に受信される。
ングポイントの修正を行なわないためたとえ雑音の乗っ
たワードがあったとしてもそのワードは検定により不良
として失なわれるがフレーム同期は維持されるので他の
情報ワードは正常に受信される。
かくすることにニジ第４図に示すように信号ＥＮＤの送
出時間をｒ、、１フレームの時間ｔ−Ｔとすればビット
同期ずれの確率をほぼＴ１／Ｔに減少せしめることがで
きる。
出時間をｒ、、１フレームの時間ｔ−Ｔとすればビット
同期ずれの確率をほぼＴ１／Ｔに減少せしめることがで
きる。
本実施例ではＣＰＵにより受信連続スペース数を計数し
たが本発明はこれに限るものではなく、受信データが”
０″のとき供給される受信クロックを計数し受信データ
が“１“のときリセットされるカウンタを使用し計数値
が予めさだめた一定値を越えたときに信号ＥＮＢを発し
ても適用できることは明かである。
たが本発明はこれに限るものではなく、受信データが”
０″のとき供給される受信クロックを計数し受信データ
が“１“のときリセットされるカウンタを使用し計数値
が予めさだめた一定値を越えたときに信号ＥＮＢを発し
ても適用できることは明かである。
本発明には、受信クロックの修正を制御することにより
、ビット同期ずれの確率を大幅に減少させ、情報伝送の
信頼性を向上させることができるという効果がある。
、ビット同期ずれの確率を大幅に減少させ、情報伝送の
信頼性を向上させることができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作タイムチャート、第３図は回線雑音による
ビット抜けを示す説明図および第４図は反転連送式サイ
クリックディジタル情報伝送方式伝送フォーマクト図で
ある。 １・・・・・・ＣＰＵ、２・・・・・・メモリ、３・・
・・・・同期式通信制御部、４・・・・・・受信クロッ
ク発生部、５・・・・・・受信クロック修正部、６・・
・・・・ディジタル出力部、７・・・・・・バス。 第２図 Ｃ’ｌ） （幻
第１図の動作タイムチャート、第３図は回線雑音による
ビット抜けを示す説明図および第４図は反転連送式サイ
クリックディジタル情報伝送方式伝送フォーマクト図で
ある。 １・・・・・・ＣＰＵ、２・・・・・・メモリ、３・・
・・・・同期式通信制御部、４・・・・・・受信クロッ
ク発生部、５・・・・・・受信クロック修正部、６・・
・・・・ディジタル出力部、７・・・・・・バス。 第２図 Ｃ’ｌ） （幻
Claims (1)
- 【特許請求の範囲】 受信クロックを発生し修正パルスの供給に応答して前記
修正パルスが消滅してから１／２受信クロック周期後前
記受信クロックを発生する受信クロック発生手段と、 供給される受信シリアル信号を前記受信クロックにより
サンプリングし２値受信データを生成するサンプリング
手段と、 前記生成された受信データの２値のうちの予め定めた一
方の値の連続する数を計数し計数値が予め定めた値以上
になったときに第１の信号を発生する計数手段と、 前記第１の信号の供給に応答して第２の信号を発生し前
記修正パルスの供給に応答して第２の信号の発生を停止
する信号発生手段と、 前記第２の信号が供給されているときに前記受信シリア
ル信号の立上りを検出し前記修正パルスを発生する修正
パルス発生手段とを含むことを特徴とするフレーム同期
式サイクリックディジタル情報伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014759A JPS61173544A (ja) | 1985-01-29 | 1985-01-29 | フレ−ム同期式サイクリツク・デイジタル情報伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014759A JPS61173544A (ja) | 1985-01-29 | 1985-01-29 | フレ−ム同期式サイクリツク・デイジタル情報伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61173544A true JPS61173544A (ja) | 1986-08-05 |
Family
ID=11870010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60014759A Pending JPS61173544A (ja) | 1985-01-29 | 1985-01-29 | フレ−ム同期式サイクリツク・デイジタル情報伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61173544A (ja) |
-
1985
- 1985-01-29 JP JP60014759A patent/JPS61173544A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4841167A (en) | Clock recovering device | |
| KR20150128658A (ko) | 직렬 데이터 송신용 디더링 회로 | |
| US10462268B2 (en) | Data transmitting/receiving apparatus and data transmitting/receiving method | |
| JPS61173544A (ja) | フレ−ム同期式サイクリツク・デイジタル情報伝送装置 | |
| EP0299265A2 (en) | Receiver synchronization in encoder/decoder | |
| US5847779A (en) | Synchronizing a packetized digital datastream to an output processor in a television signal processing system | |
| JP2008010992A (ja) | 通信装置 | |
| JPH0320177B2 (ja) | ||
| JP2015198399A (ja) | 通信装置 | |
| JP2715953B2 (ja) | 同期回路 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JP2002271306A (ja) | 直列信号受信回路 | |
| JP2531456B2 (ja) | 同期保護装置 | |
| JPH04357730A (ja) | シリアル伝送の同期化装置 | |
| JPS6042957A (ja) | フレ−ム同期信号の検出回路 | |
| JP2001274850A (ja) | バイフェーズデータエラー検出回路 | |
| JPH01251970A (ja) | 文字多重放送用波形等化装置 | |
| JPS6085640A (ja) | フレ−ム同期回路 | |
| JPS6398238A (ja) | 高速フレーム同期方法 | |
| JPH09298532A (ja) | 信号受信回路 | |
| JPH04275734A (ja) | データ出力回路 | |
| JPH07135497A (ja) | フレーム同期パターン検出装置 | |
| JPS5923660A (ja) | スタ−トビツト補正回路 | |
| JPH0630488B2 (ja) | デ−タ伝送装置 |