JP2008236392A - 光受信回路 - Google Patents

光受信回路 Download PDF

Info

Publication number
JP2008236392A
JP2008236392A JP2007073374A JP2007073374A JP2008236392A JP 2008236392 A JP2008236392 A JP 2008236392A JP 2007073374 A JP2007073374 A JP 2007073374A JP 2007073374 A JP2007073374 A JP 2007073374A JP 2008236392 A JP2008236392 A JP 2008236392A
Authority
JP
Japan
Prior art keywords
voltage
signal
terminal
amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007073374A
Other languages
English (en)
Other versions
JP4473885B2 (ja
Inventor
Toyoaki Uo
豊明 卯尾
Nariyuki Sakura
成之 佐倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007073374A priority Critical patent/JP4473885B2/ja
Priority to US12/047,718 priority patent/US7635837B2/en
Publication of JP2008236392A publication Critical patent/JP2008236392A/ja
Application granted granted Critical
Publication of JP4473885B2 publication Critical patent/JP4473885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】データパターンが変化してもパルス幅歪みが低減可能な光受信回路を提供する。
【解決手段】第１のフォトダイオードにより電流変換された入力信号を電圧信号に変換する第１のトランスインピーダンスアンプと、遮光された第２のフォトダイオードに接続され、基準電圧を出力する第２のトランスインピーダンスアンプと、第１の端子に入力される前記電圧信号と第２の端子に入力される信号との差分を増幅する差動アンプと、分岐された前記電圧信号が入力され、電流信号を前記第２の端子へ出力するトランスコンダクタンスアンプと、前記第２のトランスインピーダンスアンプの出力電圧にオフセット電圧を重畳する電圧源と、前記電圧源と前記第２の端子との間に設けられ、前記電流信号を電圧変換する変換素子と、を備えたことを特徴とする光受信回路が提供される。
【選択図】図１

Description

本発明は、光受信回路に関する。
ディジタル信号を伝送する光結合装置や光データリンクにおいて、光受信回路により光ディジタル信号が電気ディジタル信号に変換される。この光受信回路は、フォトダイオード、トランスインピーダンスアンプ、差動アンプ、コンパレータ、などを含む。光信号が入力されるフォトダイオードの出力電流はトランスインピーダンスアンプへ入力される。また、遮光されたダミーとなるフォトダイオードの出力電流はダミーのトランスインピーダンスアンプへ入力される。
２つのトランスインピーダンスアンプの出力電圧は差動アンプへ入力され、その出力電圧の差分が増幅され、平衡信号及び反転された平衡信号を出力する。さらに、コンパレータにより波形が整形される。信号伝送品質を高めるには、ディジタル信号のパルス幅歪みを小さくすることが必要となる。
パルス幅歪みを低減する光信号受信回路に関する技術開示例がある（特許文献１）。この開示例では、レベルシフト回路を用いて電圧信号をシフトさせパルス幅歪みを低減している。
米国特許第６、８８５、２４９Ｂ２号明細書
データパターンが変化してもパルス幅歪みが低減可能な光受信回路を提供する。
本発明の一態様によれば、第１のフォトダイオードにより電流変換された入力信号を電圧信号に変換する第１のトランスインピーダンスアンプと、遮光された第２のフォトダイオードに接続され、基準電圧を出力する第２のトランスインピーダンスアンプと、第１の端子に入力される前記電圧信号と第２の端子に入力される信号との差分を増幅する差動アンプと、分岐された前記電圧信号が入力され、電流信号を前記第２の端子へ出力するトランスコンダクタンスアンプと、前記第２のトランスインピーダンスアンプの出力電圧にオフセット電圧を重畳する電圧源と、前記電圧源と前記第２の端子との間に設けられ、前記電流信号を電圧変換する変換素子と、を備えたことを特徴とする光受信回路が提供される。
また、本発明の他の一態様によれば、第１のフォトダイオードにより電流変換された入力信号を電圧信号に変換する第１のトランスインピーダンスアンプと、遮光された第２のフォトダイオードに接続され、基準電圧を出力する第２のトランスインピーダンスアンプと、第１の端子に入力される前記電圧信号と第２の端子に入力される信号との差分を増幅する差動アンプと、前記第２のトランスインピーダンスアンプの出力電圧にオフセット電圧を重畳する電圧源と、分岐された前記電圧信号が入力される第１の端子と分岐された前記基準電圧が入力される第２の端子とを有する比較回路と、前記比較回路の出力信号が入力され、出力端子が前記差動アンプの前記第２の端子へ接続されるトランスコンダクタンスアンプと、前記電圧源と前記差動アンプの前記第２の端子との間に設けられ、前記電流信号を電圧変換する変換素子と、を備えたことを特徴とする光受信回路が提供される。
データパターンが変化してもパルス幅歪みが低減可能な光受信回路が提供される。
図１は、本発明の第１の実施形態にかかる光受信回路を説明し、図１（ａ）はブロック図、図１（ｂ）は動作波形を表す図である。本実施形態は、光信号を電流に変換するフォトダイオード１０と、フォトダイオード１０の出力電流を電圧に変換するトランスインピーダンスアンプ１２と、を含む受信部を有する。また、フォトダイオード１０及びトランスインピーダンスアンプ１２と略同等な特性を有するフォトダイオード２０と、トランスインピーダンスアンプ２２と、遮光部２８と、を含むダミー受信部を有する。フォトダイオード１０とフォトダイオード２０とは、同一の構造を有し、同一のプロセスにより形成されていることが望ましい。
受信部及びダミー受信部からの電圧信号が差動アンプ３０にそれぞれ入力され、電圧信号の差分が増幅され、平衡信号及び反転された平衡信号を出力する。さらに、コンパレータ３２により波形が整形され、出力回路３４へと入力される。
無信号時のトランスインピーダンスアンプ１２の出力とダミー受信部のトランスインピーダンスアンプ２２の出力のレベルが略一致すると、差動アンプ３０が不安定となるのでダミー受信部の出力にオフセット電圧Ｖ１を加える。
また、受信部のトランスインピーダンスアンプ１２の出力電圧信号は、遅延回路１６及びトランスコンダクタンスアンプ１８を介してダミー受信部からの出力に重畳される。ダミー受信部の出力電圧にオフセット電圧Ｖ１を重畳する電圧源２６と差動アンプ３０の入力端子との間には抵抗２４が挿入され、トランスコンダクタンスアンプ１８の電流出力を電圧に変換する。すなわち、抵抗２４はトランスコンダクタンスアンプ１８の電流出力を電圧に変換する変換素子として作用する。
また、トランスインピーダンスアンプ１２と差動アンプ３０との間に設けられた抵抗１４は、差動アンプ３０の入力側の抵抗値を抵抗２４側と揃えるためのもので省略してもよい。
次に、図１（ｂ）を用いて光受信回路の動作を説明する。トランスインピーダンスアンプ１２の電圧信号ａは、遅延回路１６及びトランスコンダクタンスアンプ１８を経由して抵抗２４及び差動アンプ３０のダミー受信部側の入力端子に印加される。このため基準電圧にオフセット電圧Ｖ１が重畳され電圧ｂとなり、抵抗２４により変換された電圧がさらに重畳されてしきい値ｂ'となる。
電圧信号ａがしきい値ｂ'より高くなると、差動アンプ３０の平衡信号ｄが立ち上がり、反転された平衡信号ｃが降下する。また、電圧信号ａが降下を始めしきい値ｂ'よりも低下すると平衡信号ｃが立ち上がり始め、反転された平衡信号ｄが降下を始める。
電圧信号ａが立ち上がり始めるとトランスコンダクタンスアンプ１８の電流が抵抗２４に流れ込み、しきい値ｂ'が電圧信号ａに追随して変化する。ここで、トランスコンダクタンス、抵抗値、オフセット電圧Ｖ１を適正に選択し電圧信号ａをしきい値ｂ'とＰ１及びＰ２点において確実に交差させ、パルス幅歪みを低減する。なお、電圧信号ａの振幅が最大振幅の５０％に立ち上がる時間から最大振幅の５０％に降下する時間までをパルス幅と定義する。
さらに、トランスコンダクタンスアンプ１８のトランスコンダクタンスと抵抗２４の値との積を（１−２×Ｖ１／ＶＩＮ）とすると、図１（ｂ）のようにパルス幅Ｗａは、Ｗｃ及びＷｄとより厳密に一致させることができる。ここで、Ｖ１はオフセット電圧、ＶＩＮは電圧信号ａの振幅を表す。すなわち、トランスコンダクタンス、抵抗値、オフセット電圧Ｖ１を適正に選択し、電圧信号ａをしきい値ｂ'と交差させる。
遅延回路１６を省略してもよいが、遅延回路１６がある方が立ち上がりが早い電圧信号ａ及びしきい値ｂ'をより確実に交差させることができ、調整及び波形整形が容易となる。
図２は、比較例にかかる光受信回路であり、図２（ａ）はブロック図、図２（ｂ）は動作波形を表す図である。本比較例においては、ダミー受信部の出力はオフセット電圧Ｖ１によりシフトし差動アンプ３０へ入力される。しきい値ｂ'は電圧信号ａの振幅の半分よりも小さく設定される場合が多く、平衡信号のパルス幅Ｗｃ及びＷｄは、パルス幅Ｗａよりも大きくなりパルス幅歪みを生じる。
また、電圧信号ａの振幅に応じてしきい値ｂ’を変化させるレベルシフト回路を用いてパルス幅歪みを低減する構成もあるが、レベルシフト回路を構成する検波回路の動作が安定するまでの期間は、平衡信号のパルス幅Ｗｃ及びＷｄも変化する。このためにデータパターンが多様に変化する場合、パルス幅歪みを低減するのが困難である。
これに対して、第１の実施形態では、オフセット電圧Ｖ１、トランスコンダクタンス、抵抗値を適正に設定することにより、多様なデータパターンを有する信号伝送や高速データ伝送において、パルス幅歪みが低減可能な光受信回路が提供される。本実施形態は、光データリンク、産業機器用の光結合装置などの高速信号伝送において特に有用である。
図３（ａ）は、本発明の第２の実施形態にかかる光受信回路のブロック図、図３（ｂ）は動作波形を表す。本実施形態において、トランスインピーダンスアンプ１２とトランスコンダクタンスアンプ１８との間に比較回路１７が挿入された点が第１の実施形態と異なる。
本実施形態では、トランスインピーダンスアンプ１２、２２の出力をそれぞれ分岐し、比較回路１７へ入力する。ここで、例えばトランスインピーダンスアンプ１２の出力電圧信号ａが所定値であるＶ２以上となった場合、比較回路１７の出力信号により、トランスコンダクタンスアンプ１８が電流信号を出力し、電圧信号ａに追随してしきい値ｂ'を変化させ始めしきい値ｂ'の立ち上がりを早める。かつ電圧信号ａ及びしきい値ｂ’を確実に交差させる。なお、第１のトランスインピーダンスアンプ１２及びトランスコンダクタンスアンプ１８の間に遅延回路を配置してもよい。
図３（ｂ）において、電圧信号ａは遅延回路１６により遅延時間ｔｄだけ遅延し、電圧信号ａの入力振幅がＶ２以上になると動作する比較回路１７に入力され、その出力がトランスコンダクタンスアンプ１８の入力電圧信号ｅとなる。
比較回路１７のしきい値Ｖ２をＶ１より大きく設定した場合、トランスインピーダンスアンプ１２、２２の出力電圧の差がＶ２以下ではしきい値ｂ'は変化しない。すなわち、比較回路１７は電圧信号ａがＶ２以上となるとトランスコンダクタンスアンプ１８をオンとするスイッチ作用を有すると言うことができる。Ｖ２は、例えばＶ１の２倍などと設定する。
ところで、Ｖ２を設けない場合、電圧信号ａとしきい値ｂ’との交点は図３（ｂ）のＰ１点とは異なることがある。すなわち、電圧信号ａの立ち上がり時間が遅延時間ｔｄよりも十分に長いと、交点Ｐ１が変化する可能性がある。例えば、図３（ｃ）のように、電圧信号ａ及び遅延時間ｔｄの後に立ち上がり始めたしきい値ｂ'の交点Ｐ１’、Ｐ２’が大きく後ろにずれ、平衡信号ｃ、ｄが交差する時間が電圧信号ａの立ち上がり時間に依存することになる。これに対して本実施形態では、立ち上がり時間が数十ｍｓと遅延時間（例えば数ｎｓ）と比べて長い場合であっても、電圧信号ａがＶ２以上となるまでの期間はしきい値ｂ’を変化させない。このために電圧信号ａ及びしきい値ｂ’を確実にＰ１及びＰ２点で交差させることができ、回路動作状態が電圧信号ａの立ち上がり時間に依存しなくなる。また、例えば検査工程において直流または低周波数電圧動作により結合効率などの光学特性を行う場合でも、トランスコンダクタンスアンプ１８による正帰還作用によるしきい値ｂ'の上昇を抑制でき、正確な検査が可能である。
ここで、第２の実施形態における比較回路１７及びトランスコンダクタンスアンプ１８についてより詳細に説明する。図４（ａ）は、比較回路１７及びトランスコンダクタンスアンプ１８を表す第１の回路図であり、図４（ｂ）は第２の回路図である。トランスコンダクタンスアンプ１８は、トランジスタ７０、７２、７４、抵抗７６、電流源６０、６２、６４で構成される。電流源６０、６２、６４の電流値は同じとする。また、比較回路１７は、抵抗５６、電流源５８、アンプ５０、５２、５４で構成される。
また、図４（ｃ）は動作波形を表す。まず、図４（ａ）において、分岐された電圧信号ａは、電流源５８（電流値Ｉ２）及び抵抗５６（抵抗値Ｒ２）によりＶ２＝Ｒ２×Ｉ２だけ低電位側にシフトし、アンプ５０のプラス端子に入力される。他方、トランスインピーダンスアンプ２２の出力である基準電圧は、アンプ５２、５４のプラス端子にそれぞれ入力される。電圧信号ａと基準電圧との差が、抵抗５６と電流源５８による電流との積Ｒ２×Ｉ２よりも小さい場合、アンプ５２の出力端子がアンプ５０の出力端子よりも高電位となり、トランジスタ７４がオン、トランジスタ７０がオフ状態となる。アンプ５２及びアンプ５４の入力は同じであるので、トランジスタ７４、７２の電流ＩＣ１及びＩＣ２は略同一で、トランスコンダクタンスアンプ１８の出力電流はゼロであり、しきい値ｂ'は変化しない（期間Ｔ１）。
逆に、電圧信号ａと基準電圧との差が、抵抗５６と電流源５８による電流との積Ｒ２×Ｉ２よりも大きい場合、アンプ５０の出力端子がアンプ５２の出力端子よりも高電位となり、トランジスタ７０がオン、トランジスタ７４がオフ状態となる。また、アンプ５０の入力電位はアンプ５４の入力電位よりも高くなり、トランジスタ７０の電流ＩＣ１がトランジスタ７２の電流ＩＣ２よりも大きくなる。電流源６４の電流値は一定なので、トランジスタ７２の電流値の平衡状態からの減少分は、トランスコンダクタンスアンプ１７の出力電流（ＩＣ１−ＩＣ２）となり抵抗２４に流れ込み、しきい値ｂ'を上昇させる（期間Ｔ２）。電圧信号ａが降下を始めても、比較回路１７及びトランスコンダクタンスアンプ１８の遅延によりトランスコンダクタンスアンプ入力信号ｅ及びしきい値ｂ’は遅れて降下を始める。さらに遅延回路があると、ｂ'をより確実に遅らせることができる。このために電圧信号ａ及びしきい値b'の識別が正確にできる（期間Ｔ３）。
また、図４（ｂ）は、比較回路１７及びコンダクタンスアンプ１８を表す第２の回路図である。トランスコンダクタンスアンプ１８は、トランジスタ７０、７２、抵抗７６、電流源６０、６２、６４で構成される。電流源６０、６２、６４の電流値は同じとする。また、比較回路１７は、抵抗５６、電流源５８、トランジスタ８０、８２、８４、電流源８６、８８、アンプ５４で構成される。
まず、分岐された電圧信号ａは、電流源５８（電流値Ｉ２）及び抵抗５６（抵抗値Ｒ２）によりＶ２＝Ｒ２×Ｉ２だけ低電位側にシフトし、トランジスタ８０のベースに入力される。他方、トランスインピーダンスアンプ２２の出力である基準電圧は、トランジスタ８２のベース、アンプ５４のプラス端子にそれぞれ入力される。電圧信号ａと基準電圧との差が、抵抗５６と電流源５８による電流との積Ｒ２×Ｉ２よりも小さい場合、トランジスタ８２のコレクタの方がトランジスタ８０のコレクタよりも高電位となり、トランジスタ８２がオン、トランジスタ８０がオフ状態となる。トランジスタ７０及びトランジスタ７２の入力は同じであるので電流ＩＣ１及びＩＣ２は略同一となり、トランスコンダクタンスアンプ１８の出力電流はゼロとなり、しきい値ｂ'は変化しない（期間Ｔ１）。
逆に、電圧信号ａと基準電圧との差が、抵抗５６と電流源５８による電流との積Ｒ２×Ｉ２よりも大きい場合、トランジスタ８０のコレクタがトランジスタ８２のコレクタよりも高電位となり、トランジスタ８０がオン、トランジスタ８２がオフ状態となる。また、トランジスタ７０のベース電位はトランジスタ７２のベース電位よりも高くなり、トランジスタ７０の電流ＩＣ１がトランジスタ７２の電流ＩＣ２よりも大きい。電流源６４の電流値は一定なので、トランジスタ７２の電流値の平衡状態からの減少分は、トランスコンダクタンスアンプ１７の出力電流（ＩＣ１−ＩＣ２）となり抵抗２４に流れ込み、しきい値ｂ'を上昇させる（期間Ｔ２）。図４（ａ）及び図４（ｂ）の回路により第２の実施形態のトランスコンダクタンスアンプ１８及び比較回路１７を実現できる。
第２の実施形態によれば、立ち上がり時間が遅延回路の遅延時間と比べて長い場合であっても電圧信号ａ及びしきい値ｂ’をＰ１及びＰ２点で確実に交差させることができ、不規則なパルス幅及びパルス間隔、孤立ビット、低い繰り返し周波数などデータパターンが多様な場合においても、パルス幅歪みを抑制できる。このために電子機器や産業機器に用いられる光結合装置の光受信回路に有用である。
以上、図面を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれら実施形態に限定されない。例えば光受信回路を構成するトランスインピーダンスアンプ、フォトダイオード、抵抗、差動アンプ、コンパレータ、比較回路、トランスコンダクタンスアンプ、遅延回路などに関して、当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
第１の実施形態にかかる光受信回路を説明する図。 比較例にかかる光受信回路を説明する図。 第２の実施形態にかかる光受信回路を説明する図。 比較回路及びトランスコンダクタンスアンプを説明する図。
符号の説明
１０、２０ フォトダイオード、１２、２２ トランスインピーダンスアンプ、２４ 抵抗、２６ 電圧源、１６ 遅延回路、１７ 比較回路、１８ トランスコンダクタンスアンプ、３０ 差動アンプ

Claims (5)

  1. 第１のフォトダイオードにより電流変換された入力信号を電圧信号に変換する第１のトランスインピーダンスアンプと、
    遮光された第２のフォトダイオードに接続され、基準電圧を出力する第２のトランスインピーダンスアンプと、
    第１の端子に入力される前記電圧信号と第２の端子に入力される信号との差分を増幅する差動アンプと、
    分岐された前記電圧信号が入力され、電流信号を前記第２の端子へ出力するトランスコンダクタンスアンプと、
    前記第２のトランスインピーダンスアンプの出力電圧にオフセット電圧を重畳する電圧源と、
    前記電圧源と前記第２の端子との間に設けられ、前記電流信号を電圧変換する変換素子と、
    を備えたことを特徴とする光受信回路。
  2. 第１のフォトダイオードにより電流変換された入力信号を電圧信号に変換する第１のトランスインピーダンスアンプと、
    遮光された第２のフォトダイオードに接続され、基準電圧を出力する第２のトランスインピーダンスアンプと、
    第１の端子に入力される前記電圧信号と第２の端子に入力される信号との差分を増幅する差動アンプと、
    前記第２のトランスインピーダンスアンプの出力電圧にオフセット電圧を重畳する電圧源と、
    分岐された前記電圧信号が入力される第１の端子と分岐された前記基準電圧が入力される第２の端子とを有する比較回路と、
    前記比較回路の出力信号が入力され、出力端子が前記差動アンプの前記第２の端子へ接続されるトランスコンダクタンスアンプと、
    前記電圧源と前記差動アンプの前記第２の端子との間に設けられ、前記電流信号を電圧変換する変換素子と、
    を備えたことを特徴とする光受信回路。
  3. 前記電圧信号が所定値以上となると、前記比較回路の出力が入力された前記トランスコンダクタンスアンプが電流信号を出力し、前記電圧信号に追随して前記しきい値を変化させることを特徴とする請求項２記載の光受信回路。
  4. 前記第１の端子に入力される前記電圧信号よりも、前記第２の端子に入力される信号の方が振幅が小さいことを特徴とする請求項１〜３のいずれか１つに記載の光受信回路。
  5. 前記第１のトランスインピーダンスアンプ及び前記トランスコンダクタンスアンプの間に設けられた遅延回路をさらに備えたことを特徴とする請求項１〜４のいずれか１つに記載の光受信回路。
JP2007073374A 2007-03-20 2007-03-20 光受信回路 Active JP4473885B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007073374A JP4473885B2 (ja) 2007-03-20 2007-03-20 光受信回路
US12/047,718 US7635837B2 (en) 2007-03-20 2008-03-13 Optical receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007073374A JP4473885B2 (ja) 2007-03-20 2007-03-20 光受信回路

Publications (2)

Publication Number Publication Date
JP2008236392A true JP2008236392A (ja) 2008-10-02
JP4473885B2 JP4473885B2 (ja) 2010-06-02

Family

ID=39773745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007073374A Active JP4473885B2 (ja) 2007-03-20 2007-03-20 光受信回路

Country Status (2)

Country Link
US (1) US7635837B2 (ja)
JP (1) JP4473885B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010178327A (ja) * 2009-01-05 2010-08-12 Toshiba Corp 光受信回路及び光結合装置
JP2013089999A (ja) * 2011-10-13 2013-05-13 Hamamatsu Photonics Kk 光受信回路
WO2015133080A1 (ja) * 2014-03-03 2015-09-11 パナソニックＩｐマネジメント株式会社 光受信回路
US9270237B2 (en) 2012-10-29 2016-02-23 Renesas Electronics Corporation Semiconductor memory with threshold current setting circuit

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928743B2 (ja) * 2005-06-02 2012-05-09 株式会社東芝 光信号受信回路
JP4246222B2 (ja) * 2006-07-18 2009-04-02 シャープ株式会社 キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法
JP4283301B2 (ja) * 2006-11-15 2009-06-24 シャープ株式会社 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP4290721B2 (ja) * 2006-11-15 2009-07-08 シャープ株式会社 バンドパスフィルタ回路、並びに赤外線信号処理回路
JP5017043B2 (ja) * 2007-09-28 2012-09-05 株式会社東芝 受光回路
US8526811B2 (en) * 2009-10-20 2013-09-03 Sumitomo Electric Device Innovations, U.S.A., Inc. Power monitoring photodiode array with integrated, current sourced reference photodiode
JP2012231272A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 受信回路
JP6011273B2 (ja) * 2012-11-26 2016-10-19 住友電気工業株式会社 増幅器
US10193555B1 (en) * 2016-06-29 2019-01-29 Cadence Design Systems, Inc. Methods and devices for a memory interface receiver
WO2021038716A1 (ja) * 2019-08-27 2021-03-04 三菱電機株式会社 受信装置
JP2021048523A (ja) * 2019-09-19 2021-03-25 株式会社東芝 Ｌｅｄ駆動制御回路、電子回路及びｌｅｄ駆動制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821906B2 (ja) * 1990-07-03 1996-03-04 株式会社東芝 光受信回路
JPH06216854A (ja) 1993-01-13 1994-08-05 Hitachi Ltd 光受信回路
JP3442915B2 (ja) 1995-09-19 2003-09-02 富士通株式会社 半導体集積回路装置
JP3350376B2 (ja) * 1996-11-25 2002-11-25 シャープ株式会社 波形整形回路およびそれを用いる赤外線データ通信装置
JP3665635B2 (ja) * 2002-11-27 2005-06-29 株式会社東芝 光信号受信回路、及び、光信号受信半導体装置
JP2007104106A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 送受信装置
JP4568205B2 (ja) * 2005-10-14 2010-10-27 株式会社東芝 受信装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010178327A (ja) * 2009-01-05 2010-08-12 Toshiba Corp 光受信回路及び光結合装置
JP2013089999A (ja) * 2011-10-13 2013-05-13 Hamamatsu Photonics Kk 光受信回路
US9270237B2 (en) 2012-10-29 2016-02-23 Renesas Electronics Corporation Semiconductor memory with threshold current setting circuit
WO2015133080A1 (ja) * 2014-03-03 2015-09-11 パナソニックＩｐマネジメント株式会社 光受信回路
JPWO2015133080A1 (ja) * 2014-03-03 2017-04-06 パナソニックＩｐマネジメント株式会社 光受信回路
US9847842B2 (en) 2014-03-03 2017-12-19 Panasonic Intellectual Property Management Co., Ltd. Optical reception circuit

Also Published As

Publication number Publication date
JP4473885B2 (ja) 2010-06-02
US20080230683A1 (en) 2008-09-25
US7635837B2 (en) 2009-12-22

Similar Documents

Publication Publication Date Title
JP4473885B2 (ja) 光受信回路
US9209789B1 (en) Apparatus to convert electrical signals from small-signal format to rail-to-rail format
JP3665635B2 (ja) 光信号受信回路、及び、光信号受信半導体装置
JP4928743B2 (ja) 光信号受信回路
JP2000188529A (ja) デ―タのデュ―ティサイクルを補正するデュ―ティサイクル補正回路及びその方法、デュ―ティサイクル補正回路を有するメモリ集積回路
KR101083929B1 (ko) 신호 변환 회로 및 레일·투·레일 회로
JP4481314B2 (ja) 信号変換回路
JP2008029004A (ja) チャンネルの相互シンボル干渉を減らし、信号利得損失を補償する受信端
JP2006222748A (ja) コンパレータ回路
JP2007096593A (ja) 受信装置
JP5168354B2 (ja) リミッタ回路
US20050212599A1 (en) Adaptive amplifier output common mode voltage adjustment
JP2011066751A (ja) 帰還増幅器および帰還増幅方法
JP2008301083A (ja) 差動信号生成回路
US11063567B2 (en) Input circuit with wide range input voltage compatibility
US9362873B2 (en) Instrumentation amplifier
JP2010263428A (ja) 信号レベル検出回路
KR101147295B1 (ko) 반도체 장치의 리시버 회로 및 신호 수신방법
JP2004312486A (ja) 光電流・電圧変換回路
JP5871599B2 (ja) 増幅器及び多段増幅器
US8963582B2 (en) Signal amplification circuit and method
JP4984785B2 (ja) Ｄフリップフロップ回路
JP2008243875A (ja) 発光素子駆動回路
JP5363037B2 (ja) コンパレータ
JP2005136649A (ja) 瞬時応答振幅制限増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4473885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4