JP2012231272A - 受信回路 - Google Patents

受信回路 Download PDF

Info

Publication number
JP2012231272A
JP2012231272A JP2011097824A JP2011097824A JP2012231272A JP 2012231272 A JP2012231272 A JP 2012231272A JP 2011097824 A JP2011097824 A JP 2011097824A JP 2011097824 A JP2011097824 A JP 2011097824A JP 2012231272 A JP2012231272 A JP 2012231272A
Authority
JP
Japan
Prior art keywords
signal
voltage
reference voltage
level
receiving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011097824A
Other languages
English (en)
Inventor
Hisami Saito
比佐実 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011097824A priority Critical patent/JP2012231272A/ja
Priority to US13/421,804 priority patent/US8587364B2/en
Publication of JP2012231272A publication Critical patent/JP2012231272A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60Receivers
    • H04B10/66Non-coherent receivers, e.g. using direct detection
    • H04B10/69Electrical arrangements in the receiver
    • H04B10/695Arrangements for optimizing the decision element in the receiver, e.g. by using automatic threshold control

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】本発明の実施形態は、光信号の変動に起因する誤動作を抑制することが可能な受信回路を提供する。
【解決手段】実施形態に係る受信回路は、光信号を受信し第1の光電流に変換する第1の受光素子と、前記第1の光電流を信号電圧に変換する信号電圧生成部と、前記光信号を受信し第2の光電流に変換する第2の受光素子と、前記第2の光電流を基準電圧に変換する基準電圧生成部と、前記基準電圧の信号成分を遅延低減する遅延要素と、前記信号電圧と、前記基準電圧に基づく閾値電圧と、を比較する比較器と、を備える。
【選択図】図1

Description

本発明の実施形態は、受信回路に関する。
光の送受信を介して信号を伝達する半導体装置では、受信回路における誤動作の防止が重要である。例えば、フォトカプラーの受信回路では、光信号をフォトダイオード(Photodiode:PD)で受信し、その光電流を信号電圧に変換する。そして、コンパレータ回路において、信号レベルと閾値とを比較することにより出力信号を生成する。
コンパレータに入力される信号電圧のレベルは、フォトダイオードに入力される光信号の強度に依存して変化する。例えば、送信側に設けられるLED(Light Emitting Diode)は発光効率の温度変動が大きく、周囲の温度変化により光信号のレベルが大きく変化する。このため、コンパレータが誤動作し、正確に信号を出力できないことがある。
このような誤動作を防ぐため、信号レベルのピークを検出し、閾値レベルを信号レベルに追随させる方式がとられる。しかしながら、この方式でも信号波形のオーバーシュートやPDの尾引きによる誤動作を生じることがある。そこで、光信号の変動に起因する誤動作を抑制することが可能な受信回路が必要とされている。
特開2004−179982号公報
本発明の実施形態は、光信号の変動に起因する誤動作を抑制することが可能な受信回路を提供する。
実施形態に係る受信回路は、光信号を受信し第1の光電流に変換する第1の受光素子と、前記第1の光電流を信号電圧に変換する信号電圧生成部と、前記光信号を受信し第2の光電流に変換する第2の受光素子と、前記第2の光電流を基準電圧に変換する基準電圧生成部と、前記基準電圧の信号成分を遅延低減する遅延要素と、前記信号電圧と、前記基準電圧に基づく閾値電圧と、を比較する比較器と、を備える。
第1の実施形態に係る受信回路を例示する模式図である。 第1の実施形態に係る受信回路の動作を示すタイムチャートである。 第2の実施形態に係る受信回路を例示する模式図である。 第3の実施形態に係る受信回路を例示する模式図である。 第3の実施形態に係る受信回路の動作を示すタイムチャートである。 第3の実施形態の変形例に係る受信回路を例示する模式図である。 比較例に係る受信回路の動作を示すタイムチャートである。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
(第1の実施形態)
図1は、第1の実施形態に係る受信回路100を例示する模式図である。受信回路100は、例えば、フォトカプラーの受信部を構成する。
図1(a)に示すように、受信回路100は、光信号を受信する第1の受光素子であるフォトダイオード3と、第2の受光素子であるフォトダイオード7と、を備える。
フォトダイオード3は、信号電圧生成部5の入力側に接続される。そして、フォトダイオード3は、光信号を第1の光電流IPD1に変換し、その光電流IPD1は、信号電圧生成部5において信号電圧Vに変換される。
一方、フォトダイオード7は、基準電圧生成部9の入力側に接続され、光信号を第2の光電流IPD2に変換する。基準電圧生成部9は、光電流IPD2を第1の基準電圧VREF1に変換して出力する。
基準電圧生成部9の出力であるVREF1は、遅延要素である遅延回路15に入力される。遅延回路15からは、VREF1の信号成分が低減され所定の時間遅れを持った第2の基準電圧VREF2が出力される。そして、VREF2にオフセット電圧VOSが付加された閾値電圧VTHが、比較器であるコンパレータ13に入力される。
コンパレータ13は、信号電圧Vを閾値電圧VTHと比較し、その大小関係に対応したパルス信号を出力する。そして、コンパレータ13の出力VOUTは、出力回路17を介して図示しない外部回路に出力される。
遅延回路15としては、例えば、ローパスフィルタを用いることができる。また、遅延回路15の出力と、コンパレータ13の入力との間に設けられた定電圧回路21により、オフセット電圧VOSが付加される。出力回路17には、例えば、CMOSインバータなどを用いることができる。
図1(b)は、信号電圧生成部5を例示する模式図である。信号電圧生成部5は、例えば、トランスインピーダンスアンプ(TIA)であり、インバータアンプ25と、その出力を入力側にフィードバックする帰還抵抗Rとを含む。そして、信号電圧生成部5は、フォトダイオード3の光電流IPD1を、次式(1)で表される信号電圧Vに変換して出力する。

=R×IPD1・・・(1)
基準電圧生成部9も同様の構成を有し、フォトダイオード7の光電流IPD2を、次式(2)で表される基準電圧VREF1に変換する。

REF1=R×IPD2・・・(2)
本実施形態に係る受信回路100は、信号電圧Vのピーク値が基準電圧VREF1のピーク値よりも高くなるように設ける。例えば、フォトダイオード7の受光感度を、フォトダイオード3の受光感度よりも低くして、IPD2をIPD1よりも小さくする。
例えば、同一構造の2つのフォトダイオードを同じウェーハ上に設け、一方の受光面の一部を遮蔽して受光感度を低下させフォトダイオード7とする。そして、信号電圧Vと、基準電圧VREF1に基づく閾値電圧VTHと、をコンパレータ13で比較することにより、フォトダイオード3の暗電流によるオフセットや、回路的なバラツキに起因する無信号時のバイアスによる信号電圧Vのズレを補償することができる。
また、基準電圧生成部9におけるTIA25のゲインを好適に設定し、基準電圧VREF1が信号電圧Vを超えないように調整しても良い。
このように、本実施形態に係る受信回路100では、コンパレータ13の閾値電圧VTHが光信号に追随して変化する。これにより、光信号の変動に起因する誤動作を抑制することができる。
例えば、図7は、比較例に係る受信回路の動作を示すタイムチャートである。図7(a)は、光信号の強度が高い場合の信号電圧Vと閾値電圧VTHの関係を示している。図7(b)は、光信号の強度が低い場合の信号電圧Vと閾値電圧VTHの関係を示す。図7(c)は、コンパレータの出力信号VOUTを示している。
比較例に係る受信回路では、コンパレータの比較入力として固定された閾値電圧VTHが与えられる。このため、光信号の強度が高い場合には、図7(a)に示すように、信号電圧Vに対して閾値電圧VTHのレベルが低くなる。一方、光信号の強度が低い場合には、図7(b)に示すように、信号電圧Vに対する閾値電圧VTHのレベルが高くなる。
図7(a)中にAで示し、図7(b)中にBで示すポイントは、信号電圧Vの立ち下がり時における信号電圧Vと閾値電圧VTHのクロスポイントであり、このタイミングでコンパレータの出力がスイッチングされる。
光信号を光電流に変換するフォトダイオードでは、光が消えた後でも内部に発生した電荷が残り、信号波形の立下りが伸びる尾引き現象がある。このため、光信号の強度により、図7(a)に示すクロスポイントAと、図7(b)に示すクロスポイントBとの間に時間差が生じる。そして、図7(c)に示すように、コンパレータの出力信号VOUTのパルス幅が変化する。
このような、パルス幅の変化は、光信号が高速になり出力信号VOUTのパルス間隔が狭くなると誤動作を生じる要因となる。例えば、数10MHz〜100MHzの高速光信号を受信する際に、光信号の強度が高く閾値電圧VTHが相対的に低いと、信号電圧Vの尾引きによりコンパレータのスイッチングに遅れが生じる。そして、信号電圧Vがクロスポイントのレベルまで低下する前に次の光パルスが受信され、コンパレータの出力がスイッチングされない誤動作が生じる場合がある。
さらに、回路の寄生容量に起因する周波数特性の劣化により、信号電圧Vの波形が鈍ることがある。このような場合にも、立ち下り時のスイッチングのタイミングが光信号の強度により変動し、誤動作を生じることがある。
これに対し、本実施形態に係る受信回路100では、閾値電圧VTHが光信号の強度に追随して変化するため、上記のような誤動作を抑制することができる。
次に、図2を参照して、受信回路100の動作を説明する。図2(a)は、信号電圧Vを示すタイムチャートである。図2(b)は、基準電圧VREF1を示し、図2(c)は、遅延回路15の出力である基準電圧VREF2を示している。図2(d)は、信号電圧Vおよび閾値電圧VTHを重ねて示すタイムチャートである。図2(e)は、出力電圧VOUTを示す。
図2(a)および(b)に示すように、信号電圧生成部5から出力される信号電圧Vのピーク値は、基準電圧生成部9から出力される基準電圧VREF1のピーク値よりも高い。例えば、フォトダイオード7の受光面において50%の面積を遮光することにより、基準電圧生成部9から信号電圧Vよりも低い基準電圧VREF1を出力させることができる。
信号電圧Vと基準電圧VREF1は一定の比率を持って出力され、信号電圧Vの変動に基準電圧VREF1が追随する。例えば、信号電圧Vおよび基準電圧VREF1は、光電流IPD1およびIPD2に比例した電圧パルスとして出力される。そして、フォトダイオード3および7が、例えば、シリコン基板上に形成される場合には、信号電圧Vおよび基準電圧VREF1は、立ち下がりが尾を引いたパルス波形となる。
シリコンを材料とするフォトダイオードでは、シリコンの光吸収係数が小さいため信号光が基板の中性領域まで到達し、励起されたキャリアが拡散電流となって出力される。拡散電流は、バイアスされた領域で励起されたキャリアによるドリフト電流に遅れて出力されるため、光電流の立ち下り領域において尾引きを生じさせる。すなわち、シリコン基板上に設けられる受信回路では、パルス波形の尾引きは避けることのできない課題であり、その影響を抑制する技術が求められる。
基準電圧生成部9から出力される基準電圧VREF1は、遅延回路15に入力され、図2(c)に示すように、信号成分を落とした基準電圧VREF2として出力される。例えば、遅延回路15にローパスフィルタを用いて高周波成分を落とし、基準電圧VREF1が平滑化され遅延した基準電圧VREF2として出力する。すなわち、基準電圧VREF1の信号成分が低減され遅延した基準電圧VREF2が出力される。
さらに、遅延回路15から出力された基準電圧VREF2には、オフセット電圧VOSが付加され、閾値電圧VTHとしてコンパレータ13に入力される。
基準電圧VREF2は、信号電圧Vに比例して出力され、さらに、オフセット電圧VOSにより閾値電圧VTHのレベルが調整される。これにより、例えば、図2(d)に示すように、信号電圧Vのピークと、信号入力の無いバイアスレベルVと、の中間のレベルに、信号電圧Vと閾値電圧VTHのクロスポイントを維持することができる。これにより、信号電圧Vの立ち下り時の尾引きの影響を軽減することができる。
一方、比較のために示した固定の閾値電圧VTHでは、同図中に示すように、信号電圧Vのピークレベルが高い場合に閾値電圧VTHのレベルが相対的に低くなる。このため、VとVTHのクロスポイントが下がり、パルス波形の尾引きの影響を受ける。結果として、図2(e)に示すように、コンパレータ13のスイッチングが遅れ、出力電圧VOUTに伝達遅延時間Δtを生じる。この伝達遅延時間Δtが光信号のレベルにより変動するため、高速光信号の受信における誤動作の要因となる。
このように、本実施形態に係る受信回路100では、基準電圧生成部9の出力VREF1を、信号電圧Vに追随して変化させ、さらに、遅延回路15により信号成分が遅延し低減された基準電圧VREF2を生成することにより、例えば、閾値電圧VTHを信号電圧Vの中間レベルに維持することができる。これにより、信号電圧Vの尾引きによる伝達遅延時間Δtの変動を抑えることが可能となり、高速信号の受信時における誤動作を抑制することができる。
なお、上記の実施形態では、遅延回路15としてローパスフィルタを例示したが、これに限られる訳ではない。例えば、基準電圧VREF1の波形を変形させず、単純に遅延させる回路であっても良い。
(第2の実施形態)
図3は、第2の実施形態に係る受信回路200を例示する模式図である。
図3(a)に示すように、受信回路200では、基準電圧VREFの信号成分を遅延させ低減する遅延要素として、基準電圧生成部9に帰還容量Cが設けられる。帰還容量Cは、図1に示す遅延回路15に代えて付加される。
図3(b)に示すように、基準電圧生成部9は、例えば、インバータアンプ29と帰還抵抗Rとを含み、帰還容量Cは、帰還抵抗Rと並列にインバータアンプ29の入力側および出力側に接続される。同図に示す基準電圧生成部9から出力される基準電圧VREFは、次式(3)で表される。

REF=R/(1+jωCR)×IPD2・・・(3)
上式(3)に示す基準電圧VREFは、周波数ωの高い領域で減衰し、例えば、ローパスフィルタを介した場合と同じ電圧波形が得られる。そして、帰還容量Cの値は、例えば、図2(c)に示すパルス波形の立ち下りにおける遅延が好適な値となるように設定する。
このように、基準電圧生成部9に帰還容量Cを付加することにより、例えば、遅延要素としてローパスフィルタが付加された受信回路100の基準電圧VREF2に類似する基準電圧VREFを出力させることができる。そして、本実施形態に係る受信回路200では、受信回路100に比べて回路構成が簡略化される。
(第3の実施形態)
図4は、第3の実施形態に係る受信回路300を例示する模式図である。同図に示すように、受信回路300は、基準電圧VREF2のピークレベルを検出するレベル検出部33を備える。さらに、レベル検出部33で検出されたピークレベルに基づいて、閾値電圧VTHのレベルをシフトするレベルシフト部35を備える。
前述した受信回路100および200では、基準電圧VREF2が遅延回路15で平滑化され、電圧信号Vの中間のレベルを維持する。これにより、光信号のパルス周波数が高い時は有効に動作し、誤動作を抑制することができる。しかしながら、パルス周波数が低くなりパルス間隔が長くなると、ノイズの影響を受けて誤動作することがある。これに対し、本実施形態に係る受信回路300は、高周波光信号、および、低周波光信号の両方を、誤動作を抑制して受信することができる。
図5は、受信回路300の動作を示すタイムチャートである。図5(a)は、信号電圧Vを示し、図5(b)は、基準電圧VREF1を示している。図5(c)は、遅延回路15の出力である基準電圧VREF2を示している。図5(d)は、信号電圧Vおよび閾値電圧VTHを重ねて示すタイムチャートである。そして、図5(e)は、出力電圧VOUTを示す。
図5は、光信号のパルス周波数が低い場合、例えば、数kHzにおけるタイムチャートである。同図では、図2に示すタイムチャートよりも横軸の時間スケールが圧縮されている。したがって、図5(a)および図5(b)に示す信号電圧Vおよび基準電圧VREF1のパルス波形は、立ち下がりの尾引きが圧縮された方形波に近い形状に表すことができる。
さらに、遅延回路15により付加される遅延時間よりもパルス間隔が長い場合、図5(c)に示すように、基準電圧VREF2は、次のパルスの立ち上がりの前に、光信号の無いバイアスレベルVに戻ってしまう。このため、パルス波形の立ち上がりにおける閾値電圧VTHは、オフセット電圧VOSと同じレベルとなりノイズの影響を受け易くなる。
そこで、本実施形態に係る受信回路300では、基準電圧VREF2のピークレベルをレベル検出部33により検出し、例えば、VREF2のピークレベルが所定のレベルを下回ると、レベルシフト部35において一定のシフト電圧VSBを付加する。そして、閾値電圧VTHを、次式(4)に示すレベルにシフトさせる。

TH=VREF2+VOS+VSB・・・(4)
図5(d)は、信号電圧Vと、レベルシフトした閾値電圧VTHと、を重ねて示している。シフト電圧VSBを好適に設定することにより、閾値電圧VTHのレベルを信号電圧Vの中間に維持しノイズの影響を受け難くすることができる。
このように、本実施形態に係る受信回路300は、例えば、数kHzから100MHzの広い周波数範囲に渡る光信号を、誤動作を抑制して受信することができる。
例えば、信号電圧Vのピークレベルを検出し閾値電圧VTHを単純にシフトする回路では、信号周波数が高い時に、初期のパルスと後続のパルスとの間で閾値電圧VTHが変動し、遅延時間が変動する不具合が生じることがある。すなわち、高周波信号を受信するために検出回路の時定数を短くすると、検出電圧が真のピーク値とはならずバラツキが生じるためである。
これに対し、受信回路300では、高周波信号を受信する際に、遅延回路15の効果により閾値電圧VTHが上昇する。このため、レベルシフトが行われず、遅延時間の変動が生じることがない。
また、送信側のLEDの寄生容量に起因して光信号にピーキングが掛かり、瞬間的に大きな電流が流れる事がある。さらに、遅延時間を短縮するために、入力側に容量を追加し、故意にピーキングを生じさせる場合もある。このような場合に、信号電圧Vのピーク検出を行うと、本来のピークよりも高いピーク電圧を検出し、遅延時間の変動による誤動作を起こすことがある。これに対し、受信回路300では、例えば、ローパスフィルタを含む遅延回路15によりピーキングを平滑化できるため誤動作を抑制することができる。
図6は、第3の実施形態の変形例に係る受信回路400を例示する模式図である。受信回路400は、基準電圧VREF2のピークレベルを検出するレベル検出部33を備える点で、受信回路300と共通する。一方、レベル検出部33で検出されたピークレベルに基づいて、レベルシフト部35が信号電圧VS1のレベルをVS2へシフトする点で受信回路300と相違する。そして、コンパレータ13は、VS2と閾値電圧VTHを比較して信号VOUTを出力する。
本実施形態に係る受信回路400でも、広い周波数範囲に渡る光信号を、誤動作を抑制して受信することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
3、7・・・フォトダイオード、 5・・・信号電圧生成部、 9・・・基準電圧生成部、 13・・・コンパレータ、 15・・・遅延回路、 17・・・出力回路、 21・・・定電圧回路、 25、29・・・インバータアンプ、 33・・・レベル検出部、 35・・・レベルシフト部、 100〜400・・・受信回路、 C・・・帰還容量、 VREF、VREF1、VREF2・・・基準電圧、 V・・・信号電圧、 VTH・・・閾値電圧

Claims (5)

  1. 光信号を受信し第1の光電流に変換する第1の受光素子と、
    前記第1の光電流を信号電圧に変換する信号電圧生成部と、
    前記光信号を受信し第2の光電流に変換する第2の受光素子と、
    前記第2の光電流を基準電圧に変換する基準電圧生成部と、
    前記基準電圧の信号成分を遅延低減する遅延要素と、
    前記信号電圧と、前記基準電圧に基づく閾値電圧と、を比較する比較器と、
    を備えたことを特徴とする受信回路。
  2. 前記遅延要素は、前記基準電圧生成部と、前記比較器と、の間に設けられたローパスフィルタであることを特徴とする請求項1記載の受信回路。
  3. 前記基準電圧生成部は、トランスインピーダンスアンプを含み、
    前記遅延要素は、前記トランスインピーダンスアンプに付加された帰還容量であることを特徴とする請求項1記載の受信回路。
  4. 前記基準電圧のピークレベルを検出するレベル検出部と、
    前記レベル検出部で検出された前記ピークレベルに基づいて前記閾値電圧をシフトするレベルシフト部と、
    をさらに備えたことを特徴とする請求項1〜3に記載の受信回路。
  5. 前記基準電圧のピークレベルを検出するレベル検出部と、
    前記レベル検出部で検出された前記ピークレベルに基づいて前記信号電圧のレベルをシフトするレベルシフト部と、
    をさらに備えたことを特徴とする請求項1〜3に記載の受信回路。
JP2011097824A 2011-04-26 2011-04-26 受信回路 Withdrawn JP2012231272A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011097824A JP2012231272A (ja) 2011-04-26 2011-04-26 受信回路
US13/421,804 US8587364B2 (en) 2011-04-26 2012-03-15 Receiving circuit having a light receiving element which receives a light signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011097824A JP2012231272A (ja) 2011-04-26 2011-04-26 受信回路

Publications (1)

Publication Number Publication Date
JP2012231272A true JP2012231272A (ja) 2012-11-22

Family

ID=47067425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011097824A Withdrawn JP2012231272A (ja) 2011-04-26 2011-04-26 受信回路

Country Status (2)

Country Link
US (1) US8587364B2 (ja)
JP (1) JP2012231272A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015133080A1 (ja) * 2014-03-03 2017-04-06 パナソニックIpマネジメント株式会社 光受信回路
JP2017103646A (ja) * 2015-12-02 2017-06-08 日本電信電話株式会社 光送信器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775356B2 (ja) * 1991-06-05 1995-08-09 株式会社東芝 光受信器
JPH10256841A (ja) * 1997-03-14 1998-09-25 Sony Corp フォトダイオード増幅回路
JPH11316245A (ja) * 1998-05-01 1999-11-16 Ando Electric Co Ltd 電気光学サンプリングオシロスコープ
JP3775574B2 (ja) * 2001-05-22 2006-05-17 シャープ株式会社 光結合装置
US6838654B2 (en) * 2002-01-17 2005-01-04 Capella Microsystems, Inc. Photodetection system and circuit for amplification
JP3665635B2 (ja) 2002-11-27 2005-06-29 株式会社東芝 光信号受信回路、及び、光信号受信半導体装置
US7421213B2 (en) * 2003-12-19 2008-09-02 Avago Technologies Limited Optical receiver control device with a switchable bandwidth
JP4928743B2 (ja) * 2005-06-02 2012-05-09 株式会社東芝 光信号受信回路
JP4568205B2 (ja) * 2005-10-14 2010-10-27 株式会社東芝 受信装置
JP5068443B2 (ja) * 2005-10-20 2012-11-07 ルネサスエレクトロニクス株式会社 光結合装置
JP4473885B2 (ja) * 2007-03-20 2010-06-02 株式会社東芝 光受信回路
JP5232128B2 (ja) 2009-01-05 2013-07-10 株式会社東芝 光受信回路及び光結合装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015133080A1 (ja) * 2014-03-03 2017-04-06 パナソニックIpマネジメント株式会社 光受信回路
JP2017103646A (ja) * 2015-12-02 2017-06-08 日本電信電話株式会社 光送信器

Also Published As

Publication number Publication date
US20120274365A1 (en) 2012-11-01
US8587364B2 (en) 2013-11-19

Similar Documents

Publication Publication Date Title
JP6863922B2 (ja) 長測距ライダー用の高ダイナミックレンジアナログフロントエンド受信機
JP5232128B2 (ja) 光受信回路及び光結合装置
US7449669B2 (en) Receiving apparatus
US10203400B2 (en) Optical measurement system incorporating ambient light component nullification
JP6523046B2 (ja) 光センサ
JP6013390B2 (ja) リカバリ時間が短い光受信器
JP2017026615A (ja) ガイガーモードのアバランシェフォトダイオードを有する受光器及び読み出し方法
JP2003519437A (ja) アバランシェフォトダイオードにおける改良
JPWO2018211762A1 (ja) 光センサ、電子機器、演算装置、及び光センサと検知対象物との距離を測定する方法
WO2017037968A1 (ja) 測距装置および測距方法
CN101825725B (zh) 受光检测电路
US7787781B2 (en) Optical receiver reliably detectable loss-of-signal state
US20120193519A1 (en) Optical receiver having variable bias for photodiode
JP2008182529A (ja) 光受信回路および光結合装置
Kurtti et al. Laser radar receiver channel with timing detector based on front end unipolar-to-bipolar pulse shaping
JP2018164029A (ja) 光検出器
JP2012231272A (ja) 受信回路
US8301038B2 (en) Electronic circuit and communication system
US7031621B2 (en) Optical receiving device
US20200233065A1 (en) Optical detector with dc compensation
KR101334369B1 (ko) 광신호 세기에 따른 역바이어스 전압 가변의 apd 광 수신기
WO2015025520A1 (ja) 光受信器および光受信方法
KR102610700B1 (ko) 광자를 검출할 수 있는 최적의 위치로 아발란치 포토 다이오드를 정렬시키는 방법
JP5780282B2 (ja) リミッタアンプ回路及びドライバ回路
JP6533960B2 (ja) 光受信回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701