JP2005229480A - ビットレート電圧変換回路 - Google Patents

Abstract

【課題】 複数のビットレートのＮＲＺ信号を入力して各ビットレートを判定するとき、簡単な構成で実現する。
【解決手段】 ＮＲＺの信号の直流成分を遮断する直流成分遮断回路１と、入力した信号の一方の極性に対しては該信号を通過させ他方の極性に対しては高域フィルタとして働く信号変換回路２と、入力した信号の直流成分を抽出する直流成分検出回路３とを順次直列接続する。同じ振幅で異なるビットレートの２つ以上のＮＲＺ信号を直流成分遮断回路１に入力させたとき、直流成分検出回路３から高速ビットレート信号を低レベル電圧とし、低速ビットレート信号を高レベル電圧として出力させる。
【選択図】 図１

Description

本発明は電気信号ビットレートの検出を行うためのビットレート電圧変換回路に関するものである。

光アクセスサービスの急速な普及に伴い、通信サービスを提供する事業者にとって競争力のある、ユーザにとって価格メリットのあるサービスが求められている。それゆえに、光アクセスサービスに供する装置にはあらゆるコストを最低限に抑えた経済性が求められる。

１つの光トランシーバモジュールが複数のビットレートに対応すれば、様々なビットレートを持つサービスをひとつのモジュールで提供可能となる。よって、各サービスのビットレートに応じて光トランシーバモジュールを交換する場合に比べて、在庫管理やサービスの更改に要するコストを低減することが可能になる。さらに受信しているビットレートに応じて光トランシーバの特性の自動切替を実現することにより、光トランシーバのビットレート設定の手間を省略することが可能になり、さらなる管理コストの削減に貢献することができる。

一方、光アクセスサービスのビットレートそれぞれには、省電力、経年劣化などのさまざまな観点から、そのビットレートに適した最小受光感度が定められている。よって、１つの光トランシーバにて複数のビットレートに対応するためには、その受信器がそれぞれのビットレートの最小受光感度を満たす必要がある。したがって、複数のビットレートに対応する光トランシーバには、受信ビットレートに応じて増幅器の回路定数を切り替える機能が必要となる。また、切替動作を自動で行うためには、光受信器が複数の受信ビットレートを何らかの方法で検出する機能を持つ必要がある。これらの機能を実現し、検出した結果を内部の回路に伝達し、ビットレートに応じた回路定数へ変更することで、従来の１つのビットレートを提供する個々の受信器と同等の性能を、人手による切替作業を介すことなく発揮することが可能になる。

例えば、図６に複数のビットレートの受信感度を最大化する自動複数速度光信号受信回路の構成例を示す。入力された光信号は、フォトダイオード（ＰＤ）１１にて電気信号に変換され、マルチレート対応のプリアンプ１２によって増幅される。さらにリミッティングアンプ１３によって増幅、整形されて出力される。ビットレートに応じた受光感度の切り替えは、リミッティングアンプ１３から受信信号出力を分岐させ、ビットレート検出回路１４によって検出判定を行って、その結果を電圧としてプリアンプ１２に伝達し、プリアンプ１２の特性をビットレートに最適化された定数に変化させることにより実現するものである。プリアンプ１２は外部からの信号に応じて、内部の帯域や利得特性を変化させる増幅器であり、これら全体の構成については、非特許文献１等に記載されている。

この図６で用いられるビットレート検出回路１４についてはいくつか提案されている。図７、図９に一般的なビットレート検出回路の構成を示す。

まず、従来例１のビットレート検出回路として、図７について説明する。図８における信号ａ〜ｄは図７のノードａ〜ｄにおける信号である。図８において、低速信号は実線で、高速信号は破線で示した。図７における比較回路２１は入力された信号を矩形波に変換することにより、後段における回路によってそのエッジ成分を検出しやすくする（図８のａ）。その後段の微分回路２２は矩形波のエッジ成分をインパルス信号として出力する（図８のｂ）。さらにワンショットマルチバイブレータ２３など、インパルス信号によって一定の幅を持つ信号を出力する回路によって、インパルス信号をビットレートや波形に依存しないパルス信号列に整形する（図８のｃ）。このパルス列はビットレートが大きいほど、単位時間当たりのパルス数が多くなる。その後、積分回路やローパスフィルタ２４などを用いて平滑化することにより（図８のｄ）、パルス信号列を直流電圧レベルに変換し、信号のビットレートを電圧レベルとして検出することを可能にする。

次に、従来例２のビットレート検出回路として図９について説明する。図１０における信号ａ〜ｄは図９のノードａ〜ｄにおける信号である。図１０において、低速信号は実線で、高速信号は破線で示した。入力信号（図１０のａ）と、ある一定の遅延を持つ遅延回路３１を通した入力信号（図１０のｂ）との排他的論理和を排他的論理和回路３２でとることにより、一定のパルス幅を持つ信号を、入力信号のエッジ箇所で発生させ（図１０のｃ）、そのパルス信号を積分回路や低域フィルタ３３などによって平滑化することにより（図１０のｄ）、パルス信号列を直流電圧レベルに変換することによって、信号のビットレートを電圧レベルとして検出することを可能にする。

H.Kimura et al,"Compact PLC-based optical transceiver module with automatic tunable fi1ter for multi-rate applications",IEE Electronics Letters,Vol.39,No.18,pp.1319-1320,2003.

低コストの光アクセスサービスを提供するためには、上記したビットレート検出回路を搭載することによるモジュール製造コストの増加を最小限に抑える必要がある。すなわち、伝送速度よりも高周波特性の優れた高価な部品を使用することなくビットレート検出回路を実現する必要がある。しかし、上記従来技術によって検出可能となる伝送速度の上限は、回路素子の周波数特性に大きく依存する。従来例１においてはワンショットマルチバイブレータ２３や比較回路２１、微分回路２２が、また、従来例２においては排他的論理和を出力する排他的論理和回路３２のディジタル回路が、ビットレート検出回路全体が動作する最大ビットレートを制限する。

一般に、回路構成が複雑になると、動作可能である周波数が低く抑えられてしまう。また、前記した従来例１，２において、信号のエッジを検出して出力されるパルスの幅は、確実にパルスを計数することを可能とするために、検出すべき最高速信号側の信号のパルス幅よりも小さくする必要がある。そのため、用いられる回路は最高速の信号よりもさらに帯域の広い信号を扱う必要があり、使用する部品はビットレートよりも高い周波数において特性の担保されたものを使う必要がある。近年のギガビット毎秒クラスのビットレートに対応するためには、ギガヘルツ以上の高周波に対応した部品を使用することとなり、コスト上昇要因になる。

本発明の目的は、高速なビットレートも含む複数のＮＲＺ信号からそのビットレートを安定かつ確実に検出可能となるビットレート電圧変換回路を簡易な構成で実現することである。

請求項１にかかる発明のビットレート電圧変換回路は、ＮＲＺの信号を入力する入力端子と、該入力端子の後段に接続され、前記信号の直流成分を遮断する直流成分遮断回路と、該直流成分遮断回路の出力側に接続され、入力した信号の一方の極性に対しては該信号を通過させ他方の極性に対しては高域フィルタとして働く信号変換回路と、該信号変換回路の出力側に接続され、入力した信号の直流成分を抽出する直流成分検出回路と、を具備し、前記入力端子に同じ振幅で異なるビットレートの２つ以上のＮＲＺ信号を入力させたとき、高速ビットレート信号を低レベル電圧、低速ビットレート信号を高レベル電圧として出力するようにしたことを特徴とする。

請求項２にかかる発明は、請求項１に記載のビットレート電圧変換回路において、前記信号変換回路は、入力側と出力側の間に接続されたダイオードと容量性素子との並列接続回路と、該並列接続回路の前記出力側と接地との間に接続された抵抗性素子とからなることを特徴とする。

請求項３にかかる発明は、請求項１に記載のビットレート電圧変換回路において、前記信号変換回路と前記直流成分検出回路との間にバッファ回路を接続したことを特徴とする。

請求項４にかかる発明は、請求項１に記載のビットレート電圧変換回路において、前記直流成分検出回路の出力側に、複数の電圧レベルを量子化するマルチレベルコンパレータを接続した特徴とする。

請求項５にかかる発明は、請求項２に記載のビットレート電圧変換回路において、前記並列接続回路の前記入力側と接地との間に、前記並列接続回路にバイアスを供給するバイアス供給回路を接続したことを特徴とする。

本発明のビットレート電圧変換回路によれば、高速ビットレートの信号は低レベルの電圧として、低速ビットレートの信号は高レベルの電圧として検出される。各部品の特性を劣化させる寄生成分は、検出結果をもともとの高速ビットレートの検出レベルより低いレベルに押し下げるため、使用する部品に高速ビットレートより高い周波数における特性が担保されたものを使用する必要はなく、低速ビットレートを検出するに十分な周波数特性が担保されたものを使用すればよい。特に、最高速度以外の低速側ビットレートを検出するための信号変換回路には、容量やダイオードといった基本的な回路素子を用いることが可能であり、部品の高周波特性を担保することが容易である。このため、従来よりも簡素な構成でより高速な信号のビットレート検出が可能となり、これを用いた自動複数速度光信号受信器を実現できる。以上から、高速かつ２以上の伝送速度に応じて自動的に受信特性を最適化する受信器を構成することが可能となる。

本発明におけるビットレート電圧変換回路の原理構成を図１に示す。入力されたＮＲＺ信号の直流成分を遮断する直流成分遮断回路１と、信号の一方の極性に対しては通過させ、他方の極性に対しては高域フィルタとして機能するように構成された信号変換回路２と、変換された信号の直流成分を電圧値にする直流成分検出回路３とを、直列に接続して構成される。

従来技術においてはワンショットマルチバイブレータや排他的論理和演算を行う回路を用いてビットレート検出を実現していた。これらの回路は最大ビットレートのＮＲＺ信号よりも小さいパルス幅を出力することが要求されることから、用いられるビットレート信号よりもより高周波の特性を担保する回路素子が必要とされていた。

これに対し、本発明においては、従来例とは異なり、高速なビットレートを持つ信号は低レベルの電圧として、低速ビットレートの信号はより高レベルの電圧として検出される。速度を検出するための信号変換回路２には、従来技術におけるワンショットマルチバイブレータや排他的論理和回路など複雑な回路を用いず、容量素子やダイオードといった基本的な回路素子を用いることが可能であり、部品の高周波特性を担保することが容易である。

図２に本発明の実施例１を示す。直流成分遮断回路１に容量素子Ｃ１を、信号変換回路２に容量素子Ｃ２とダイオードＤ１と抵抗素子Ｒ１を、直流成分検出回路３に抵抗素子Ｒ２と容量素子Ｃ３によるＲＣ低域フィルタを、それぞれ用いている。図２におけるダイオードＤ１のアノード、カソードの向きは本発明において決定的な要素ではない。向きを変えても信号に影響を与える極が反転する、すなわち出力の正負が反転するのみであり、回路の本質的な特性は変わらない。

２レベル検出の場合の各ノードａ〜ｃにおける信号ａ〜ｃを図３に示す。図３において、実線は低速信号の場合、破線は高速信号の場合の波形である。本発明のビットレート検出回路に入力されるＮＲＺ信号は、容量素子Ｃ１によって直流成分が遮断される（図３のａ）。この信号は中心が０レベルになる。そして後段の信号変換回路２は、ダイオードＤ１と容量素子Ｃ２と抵抗素子Ｒ１により、正極信号に対してはそのまま通過させる回路、負極信号に対しては容量素子Ｃ２と抵抗素子Ｒ２からなる高域通過フィルタとして働く回路とみなすことができる。容量素子Ｃ２と抵抗素子Ｒ１の値は高速側の信号において負極側のパルスが正極側のパルス幅とおおむね等しくなるような急峻な特性を持つよう高域通過フィルタの値として設定する。これにより、低速な信号は単位時間における極性反転回数が少ないため、高域通過フィルタを通過した負極側のパルスの幅が小さくなる。また、高速な信号は単位時間における極性反転回数が多いため、負極側の信号劣化の影響が相対的に小さくなる（図３のｂ）。これによって後段の直流成分検出回路３の低域フィルタによって平均化した場合、低速信号については高レベル出力、高速信号については低レベル出力となる（図３のｃ）。その後、両者の中間レベルに閾値を設定したコンパレータ（図示せず）により２速度のビットレート検出結果をディジタル信号として出力する。

図２の回路に用いられる回路素子は必ずしも最高速度の信号に対しても特性を保証する回路である必要はない。高周波信号における特性劣化は回路部品の寄生成分に由来するが、寄生容量による影響は高周波をさらに減衰させることになり、高速ビットレート信号時の出力レベルがさらに小さくなる。すなわち、ダイオードや容量素子、抵抗素子に寄生容量が存在しても、それらはすべてのビットレートに対してより低レベルの出力とする効果をもたらすだけである。

例えば２つのビットレートを検出する場合において、従来例における寄生容量の影響はパルス波形の鈍化として現れ、その積分値となる検出出力が低下するという現象が発生する。すなわち低速ビットレート信号と誤判定する可能性があり、寄生容量の影響が及ばない範囲で従来例を用いなければならない。

しかし、実施例１における判定閾値は低速ビットレート側信号の直流電圧変換レベルの時間的な変動範囲によって決められ、高速ビットレート信号はその閾値未満であれば常に選択される。寄生容量による影響は高速ビットレート側信号における直流電圧出力レベルのさらなる低下となって現れるため、閾値の決定に寄生容量を考慮する必要がなくなる。さらに、ダイオードＤ１の寄生容量については、そのダイオードＤ１と並列に接続される容量素子Ｃ２の容量値を十分大きくすることにより、全体としての容量値を並列に接続した容量素子Ｃ２の容量値に近い値を設定することが可能となり、ダイオードＤ１の寄生容量の影響が小さい回路構成となる。

従って、用いられる回路素子は低速ビットレート側の信号を検出するに十分な高周波特性を持っていることが条件となり、最高速ビットレート以上の周波数特性を持つ部品で構成する必要がある従来技術と比較して、本発明は非常に安価な部品で回路を構成することが可能である。

図４に本発明の実施例２を示す。図４では、図２には記載されていないバッファ回路４とマルチレベルコンパレータ５を用いている。バッファ回路４は信号変換回路２と直流成分検出回路３の相互の入出力インピーダンスによる影響を分離してお互いに干渉しないよう追加した部分である。ヒステリシス特性をもつマルチレベルコンパレータ５は信号検出結果の時間的な揺らぎを一定の出力に確定するため追加した部分であり、複数の電圧レベルを量子化する。これにより本発明の動作をより確実に行うことが可能になる。

図５に本発明の実施例３を示す。図４で説明した実施例２に比べ、ダイオードＤ１に印加する安定なバイアスを供給する安定化バイアス供給回路６が付加されている。ダイオードＤ１には一般的にある閾値が存在し、さらに温度変動によりこの閾値が変動する。この閾値と直流成分遮断回路１の出力信号の中心レベル間における差によっては、通過するべき信号の振幅が不足することや、信号の両極性に対して通過、もしくは高域フィルタ特性を示してしまう場合がある。このバイアス供給回路６を付加することにより、さまざまな温度や信号レベルにおいてもダイオードＤ１の閾値に信号の中心レベルを合わせることが可能となり、本発明の適切な動作を可能とする。

入力されるＮＲＺ信号において、ビットレート検出回路の出力の安定性は、信号のマーク率や同符号連続特性に依存する。ビットレート判定を行う場合の判定閾値は、これらの信号特性および回路素子特性のばらつきを考慮した上で決定される。しかし、この不安定性要素の存在は、従来例においてもエッジ部の検出を行うため、本発明との本質的な差異にならない。

本発明のビットレート電圧変換回路の原理構成のブロック図である。 実施例１のビットレート電圧変換回路の回路図である。 図２のビットレート電圧変換回路の動作波形図である。 実施例２のビットレート電圧変換回路の回路図である。 実施例３のビットレート電圧変換回路の回路図である。 従来の自動複数速度光信号受信回路の構成のブロック図である。 従来例１のビットレート検出回路のブロック図である。 図７のビットレート検出回路の動作波形図である。 従来例２のビットレート検出回路のブロック図である。 図９のビットレート検出回路の動作波形図である。

符号の説明

１：直流成分遮断回路
２：信号変換回路
３：直流成分検出回路
４：バッファ回路
５：マルチレベルコンパレータ
６：安定化バイアス供給回路
１１：フォトダイオード
１２：マルチレート対応プリアンプ
１３：リミッティングアンプ
１４：ビットレート検出回路
２１：比較回路
２２：微分回路
２３：ワンショットマルチバイブレータ
２４：ローパスフィルタ
３１：遅延回路
３２：排他的論理和回路
３３：ローパスフィルタ

Claims (5)

1. ＮＲＺの信号を入力する入力端子と、該入力端子の後段に接続され、前記信号の直流成分を遮断する直流成分遮断回路と、該直流成分遮断回路の出力側に接続され、入力した信号の一方の極性に対しては該信号を通過させ他方の極性に対しては高域フィルタとして働く信号変換回路と、該信号変換回路の出力側に接続され、入力した信号の直流成分を抽出する直流成分検出回路と、を具備し、前記入力端子に同じ振幅で異なるビットレートの２つ以上のＮＲＺ信号を入力させたとき、高速ビットレート信号を低レベル電圧、低速ビットレート信号を高レベル電圧として出力するようにしたことを特徴とするビットレート電圧変換回路。
2. 請求項１に記載のビットレート電圧変換回路において、
   前記信号変換回路は、入力側と出力側の間に接続されたダイオードと容量性素子との並列接続回路と、該並列接続回路の前記出力側と接地との間に接続された抵抗性素子とからなることを特徴とするビットレート電圧変換回路。
3. 請求項１に記載のビットレート電圧変換回路において、
   前記信号変換回路と前記直流成分検出回路との間にバッファ回路を接続したことを特徴とするビットレート電圧変換回路。
4. 請求項１に記載のビットレート電圧変換回路において、
   前記直流成分検出回路の出力側に、複数の電圧レベルを量子化するマルチレベルコンパレータを接続した特徴とするビットレート電圧変換回路。
5. 請求項２に記載のビットレート電圧変換回路において、
   前記並列接続回路の前記入力側と接地との間に、前記並列接続回路にバイアスを供給するバイアス供給回路を接続したことを特徴とするビットレート電圧変換回路。

Images